專利名稱：計數器電路結構及其應用的電子裝置的制作方法
技術領域：
本發明涉及一種計數器電路結構，特別是涉及一種適用于計算數字信號的 信號寬度的計數器電路結構，及其應用的電子裝置。
背景技術：
數字邏輯電路中，計數器(Timer counter)電路結構為一種應用相當廣 泛的電路種類。計數器電路常被應用于譯碼系統中，作為數字信號的信號寬度 計算器制。請參閱圖1、 2、 3，圖1以及圖2為現有技術的計數器電路結構1 的系統結構示意圖，圖2為圖1的計數器模塊10的電路結構示意圖，圖3為 數字信號R與反相數字信號R'的時序示意圖。圖1、 2的計數器電路結構1 適用于計算數字信號R的信號寬度。
所述的數字信號R的信號型態專指一不歸零(Non-return to zero, NRZ) 碼，其為連續的高準位(邏輯值二l)信號與低準位(邏輯值二0)信號所組成。 一般而言，紅外線遙控信號(Infra-red Remote-control signal)的信號型 態即為一種不歸零碼。遙控信號接收器(Receiver)接收紅外線遙控信號后， 必須對遙控信號譯碼，以解析出遙控信號所傳達的信息。
為了對數字信號R連續雙相計數，如圖1所示，計數器電路結構1包括一 計數器模塊10以及二緩存器模塊12、 14。計數器模塊10連續地對輸入的頻 率信號Clk計數。此外，計數器模塊10同時接收一致能信號En，致能信號En 依據外部是否輸入數字信號R來控制計數器模塊10是否進行計數。當外部尚 未輸入數字信號R時，致能信號En可控制計數器模塊10停止計數，以節省功 率消耗；當外部輸入數字信號R時，致能信號En再致動計數器模塊10計數。
圖2中，計數器模塊10包括了一與門100以及多個相互串接的計數器102、 104、 106、 108，其中各個計數器102、 104、 106、 108分別由一觸發器(Flip-f lop) 所構成。與門100同時輸入頻率信號Clk以及致能信號En，因此，當致能信 號En為高準位時，頻率信號Clk可被輸入計數器102、 104、 106、 108，以被
計數。緩存器模塊12、 14同時耦接于計數器模塊10，緩存器模塊12、 14分 別由多個閂鎖緩存器(Latch register)所構成，并分別由數字信號R與反相 數字信號R'所控制。當數字信號R與反相數字信號R'由高準位轉變為低準 位時，各個計數器102、 104、 106、 108的計數值即分別存取到緩存器模塊12、 14中。
接著，進一步利用圖3的數字信號R與反相數字信號R'的時序，配合說 明計數器電路結構1的運作機制。計數器模塊10持續對輸入的頻率信號Clk 計數，當時間T4。 仁時，計數器模塊10持續對頻率信號Clk計數，當時間 T二L時，計數器模塊10相當于計算了信號寬度！Y。相對于頻率信號Clk的周期 數，此時，反相數字信號R'由高準位轉變為低準位，計數器模塊10即將計 算的數值儲存至內存模塊14中，而計數器102、 104、 106、 108并被重置以重 新計數。當時間T二tr"時，計數器模塊10持續對頻率信號Clk計數，當時間 T二h時，計數器模塊10相當于計算了信號寬度K相對于頻率信號Clk的周期 數，此時，數字信號R由高準位轉變為低準位，計數器模塊10所計算的數值 即被存取至緩存器模塊12中，而計數器102、 104、 106、 108并被重置以重新 計數。同樣地，當時間T^3時，計數器模塊10計算了數字信號R信號寬度Tu 相對于頻率信號Clk的周期數，此時，反相數字信號R'由高準位轉變為低準 位，計數器模塊10所計算的數值即被存取至緩存器模塊14中，且計數器102、 104、 106、 108又被重置以重新計數。簡單來說，緩存器模塊12、 14分別計 算數字信號R與反相數字信號R'的高準位信號寬度，進而達到對數字信號R 高低準位信號連續計數的目的。
上述現有技術的計數器電路結構1必須利用一個計數器模塊10與兩個緩 存器模塊12、 14來實現，因此，當位數增加時，其中使用的邏輯電路組件數 量將隨位數的三倍增加，致使計數器電路結構1所占用集成電路芯片的面積與 消耗功率也同時提高。隨著數字電路結構日益復雜化，復加以集成電路芯片小 型化趨勢的要求，需要運用設計巧思進一步改進計數器電路結構，使計數器電 路結構更符合集成電路設計的要求。
發明內容
本發明所要解決的問題在于，提供一種計數器(Timer counter)電路結
構及其應用的電子裝置，其通過--第一計數器模塊與一第二計數器模塊分別計 算數字信號高準位與低準位的信號寬度數值，可簡化計數器電路結構的邏輯電 路。
本發明公開了一種計數器電路結構，適用于計算一數字信號相對于一頻率 信號的周期數，其中該數字信號的信號型態為一不歸零碼，該計數器電路結構 包括
一第一計數器模塊，接收該數字信號以及該頻率信號，該第一計數器模塊 于該數字信號為高準位時，計算該數字信號的信號寬度相對于該頻率信號的周 期數；以及
一第二計數器模塊，接收該數字信號的反相信號以及該頻率信號，該第二 計數器模塊于該數字信號的反相信號為高準位時，計算該數字信號的反相信號 的信號寬度相對于該頻率信號的周期數。
所述的計數器電路結構，還包括一反相器，以接收該數字信號，并產生該 數字信號的反相信號輸出至該第二計數器模塊，該第一計數器模塊以及該第二 計數器模塊分別包括多個相互串接的計數器，該第一計數器模塊及該第二計數 器模塊分別所具有的該多個計數器分別計算該數字信號的高準位信號寬度相 對于該頻率信號的周期數，以及該數字信號的反相信號的高準位信號寬度相對 于該頻率信號的周期數，其中該多個計數器分別由一觸發器所構成。
該第一計數器模塊以及該第二計數器模塊分別具有一第一計數控制單元 以及一第二計數控制單元，該第一計數控制單元以及該第二計數控制單元分別 控制該頻率信號分別于該數字信號以及該數字信號的反相信號為高準位時，輸 入該第一計數器模塊以及該第二計數器模塊各自的多個計數器。
該第一計數控制單元接收該數字信號以及該頻率信號，當該數字信號由低 準位轉變為高準位時，該第一計數控制單元控制該頻率信號開始輸入該第一計 數器模塊的該多個計數器，該第一計數器模塊的該多個計數器開始計算該頻率 信號的周期數。
當該數字信號由高準位轉變為低準位時，該第一計數控制單元控制該頻率 信號停止輸入該第一計數器模塊的該多個計數器，該第一計數器模塊的該多個 計數器即停止計數。
該第二計數控制單元接收該數字信號的反相信號以及該頻率信號，當該數
字信號的反相信號由低準位轉變為高準位時，該第二計數控制單元控制該頻率 信號開始輸入該第二計數器模塊的該多個計數器，該第二計數器模塊的該多個 計數器開始計算該頻率信號的周期數。
當該數字信號的反相信號由高準位轉變為低準位時，該第二計數控制單元 控制該頻率信號停止輸入該第二計數器模塊的該多個計數器，該第二計數器模 塊的該多個計數器即停止計數。
該第一計數控制單元以及該第二計數單元分別包括一與門電路。
本發明還公開了一種電子裝置，包括
一接收模塊，接收一前置信號，并將該前置信號轉換為該數字信號輸出至 該計數器電路結構；以及
一頻率產生模塊，產生該頻率信號輸出至該計數器電路結構。
所述的電子裝置，還包括一第一噪聲抑制模塊以及一第二噪聲抑制模塊， 該第一噪聲抑制模塊耦接于該接收模塊以及該第一計數器模塊之間，該第二噪 聲抑制模塊耦接于該接收模塊以及該第二計數器模塊之間，該第一噪聲抑制模 塊以及該第二噪聲抑制模塊抑制該數字信號的信號噪聲。
所述的電子裝置，為一紅外線遙控信號接收器。
本發明的計數器電路結構與電子裝置利用一第一計數器模塊以及一第二 計數器模塊分別計算數字信號的高、低準位信號寬度相對于頻率信號的周期 數，以達到對數字信號連續雙相計數的目的。相對于現有技術以一計數器模塊 以及二緩存器模塊所組成的電路結構，本發明的計數器電路結構明顯地較為簡 化，而可減少電路結構的邏輯電路組件用量，可進而降低電路結構所占用的面 積與消耗的功率，從而更利于集成電路的應用。
以上的概述與接下來的詳細說明及附圖，皆是為了能進一步說明本發明為 達成預定目的所采取的方式、手段及功效。而有關本發明的其它目的及優點， 將在后續的說明及圖式中加以闡述。
圖1為現有技術的計數器電路結構的系統結構示意圖； 圖2為圖1的計數器模塊的電路結構示意圖3為圖1及圖2的數字信號R與反相數字信號R'的時序示意圖4為本發明的計數器電路結構的系統結構示意圖5為本發明的計數器電路結構的一實施例的系統結構示意圖；以及
圖6為本發明的電子裝置的系統結構示意圖。
其中，附圖標記.-
1、 2:計數器電路結構 10:計數器模塊
100:與門
102、 104、 106、 108、 202、 204、 206、 208、 222、 224、 226、 228:計數
12、 14:緩存器模塊 200:第一計數控制單元 220:第二計數控制單元 32:接收模塊
36:第二噪聲抑制模塊 Clk:頻率信號
Ou、 012、 013、 014、 021、 022、 023、 0
P:前置信號 R':反相數字信號
24:
第一計數器模塊 第二計數器模塊 反相器
第一噪聲抑制模塊 頻率產生模塊 致能信號
20 22 24 34 38 En 輸出埠
R.-數字信號
具體實施例方式
本發明基于以觸發器(Flip-flop)所構成的計數器具備暫存數值的功能， 因此，針對信號的連續雙相計數，是利用兩組計數器分別計算高準位(邏輯值 =1)與低準位(邏輯值=0)的信號寬度，以簡化現有技術的計數器電路結構。
首先，請參閱圖4，該圖為本發明的計數器電路結構2的系統結構示意圖。 此計數器電路結構2適用于計算一數字信號R相對于一頻率信號Clk的周期 數，所述的數字信號R的信號型態專指一不歸零(Non-return to zero, NRZ) 碼，其為連續的高準位(邏輯值=1)信號與低準位(邏輯值=0)信號所組成。
如圖4所示，計數器電路結構2包括一第一計數器模塊20以及一第二計 數器模塊22。第一計數器模塊20接收數字信號R以及頻率信號Clk。第一計 數器模塊20于數字信號R為高準位時，計算數字信號R的信號寬度相對于頻 率信號Clk的周期數。第二計數器模塊22接收反相數字信號R'以及頻率信 號Clk，所述的反相數字信號R'為數字信號R的反相信號。第二計數器模塊
22于反相數字信號R'為高準位時，計算反相數字信號R'的高準位信號寬度 相對于頻率信號Clk的周期數。因此，實際上，第二計數器模塊24相當于計 算數字信號R的低準位信號寬度相對于頻率信號Clk的周期數。
換言之，第一計數器模塊20與第二計數器模塊22分別被數字信號R與反 相數字信號R'的信號正緣(低準位轉變為高準位)觸發進行計數，且被數字 信號R與反相數字信號R'的信號負緣(高準位轉變為低準位)觸發停止計數。 因此，第一計數器模塊20計算數字信號R的高準位信號寬度相對于頻率信號 Clk的周期數，相反地，第二計數器模塊22計算數字信號R'的低準位信號寬 度相對于頻率信號Clk的周期數，從而數字信號R可被第一計數器模塊20以 及第二計數器模塊22所連續計數。
接著，請參閱圖5，該圖為本發明的計數器電路結構2的一實施例的系統 結構示意圖。如圖5所示，第一計數器模塊20包括一第一計數控制單元200 以及多個相互串接的計數器202、 204、 206、 208，第二計數器模塊22包括一 第二計數控制單元220以及多個相互串接的計數器222、 224、 226、 228。第 一計數器模塊20與第二計數器模塊22分別具有的計數器個數及其連接方法視 位數而設置，圖中以四計數器為例，但并非用以限制本發明的范圍。
計數器202、 204、 206、 208、 222、 224、 226、 228分別由觸發器所構成。 計數器202、 204、 206、 208以及計數器222、 224、 226、 228分別計算數字信 號R以及反相數字信號R'高準位的信號寬度相對于頻率信號Clk的周期數， 并分別通過輸出端口 Ou、 012、 013、 014以及輸出端口 021、 022、 023、 024將計數值輸出。
如圖5所示，計數器電路結構2還包括一反相器24，反相器24接收數字 信號R，并將數字信號R的邏輯值反相以產生反相數字信號R'。第一計數控 制單元200接收數字信號R以及頻率信號Clk，當數字信號R由低準位轉變為 高準位時(如圖3的時間T二t卜"處)，第一計數控制單元200控制頻率信號 Clk開始輸入計數器202、 204、 206、 208，從而各個計數器202、 204、 206、 208開始計算輸入的頻率信號Clk周期數。當數字信號R由高準位轉變為低準 位時(如圖3的時間T二&處)，第一計數控制單元200控制頻率信號Clk停 止輸入計數器202、 204、 206、 208，從而各個計數器202、 204、 206、 208停
止計數。而計數器202、 204、 206、 208所計算的數值由輸出端口 Oh、 012、 On、 (V被存取，之后，計數器202、 204、 206、 208并被重置(Reset)清除計數 值，以重新計數。計數器的計數值重置為公知技術，因此，在此不作贅述。
第二計數控制單元220接收反相數字信號R'以及頻率信號，當反相數字 信號R'由低準位轉變為高準位時(如圖3中時間T^t。、"處)，第二計數控 制單元220即控制頻率信號Clk輸入計數器222、 224、 226、 228，從而各個 計數器222、 224、 226、 228開始計算頻率信號Clk的周期數。當反相數字信 號R'由低準位轉變為高準位時(如圖3中時間T4h t3處)，第二計數控制 單元220即控制頻率信號Clk停止輸入計數器222、 224、 226、 228，從而各 個計數器222、 224、 226、 228停止計數。而計數器222、 224、 226、 228所計 算的數值由輸出端口 021、 022、 (k、 Om被存取，之后，計數器222、 224、 226、 228并被重置(Reset)清除計數值，以重新計數。
所述的第一計數控制單元200以及第二計數控制單元220可分別包括一與 門電路，以分別利用數字信號R與反相數字信號R'的邏輯值變化來控制頻率 信號Clk的輸出。
更進一歩，所述的計數器電路結構2可應用于一電子裝置中。請參閱圖6， 該圖為本發明的電子裝置3的系統結構示意圖。如圖6所示，電子裝置3包括 了一計數器電路結構2、 一接收模塊32、 一第一噪聲抑制模塊34、 一第二噪 聲抑制模塊36以及一頻率產生模塊38。計數器電路結構2設置有一第一計數 器模塊20以及一第二計數器模塊22。
接收模塊32接收一前置信號P，并將前置信號P轉換為數字信號R輸出， 此數字信號R的信號型態為一不歸零碼。頻率產生模塊38為一頻率產生電路， 用以產生一頻率信號Clk。第一計數器模塊20接收數字信號R以及頻率信號 Clk，第一計數器模塊20于數字信號R為高準位時，計算數字信號R的信號寬 度相對于頻率信號Clk的周期數。第二計數器模塊22接收反相數字信號R' 以及頻率信號Clk，第二計數器模塊22于反相數字信號R'為高準位時，計算 反相數字信號R的信號寬度相對于頻率信號Clk的周期數。因此，實際上，第 二計數器模塊24用于計算數字信號R的低準位信號寬度相對于頻率信號Clk 的周期數。
所述的電子裝置3可為一紅外線遙控信號(Infra- red remote control
signal)接收器(Receiver)，前置信號P為由一遙控器所輸出的紅外線遙控 信號。所述的接收模塊32由光傳感器與光電轉換電路所共同構成，以將紅外 線信號型態的前置信號P轉換為電子信號型態的數字信號R。
圖6中，第一噪聲抑制模塊34設置于接收模塊32與第一計數器模塊20 之間，第二噪聲抑制模塊36設置于接收模塊32與第二計數器模塊22之間。 第一噪聲抑制模塊34與第二噪聲抑制模塊36作為抑制數字信號R信號噪聲的 機制，以避免噪聲干擾，提高信號穩定度。又，所述的第一噪聲抑制模塊34 以及第二噪聲抑制模塊36可分別利用濾波器電路來實現。
再者，電子裝置3還包括一處理器(圖中未示)，所述的處理器存取第一 計數器模塊20與第二計數器模塊22所計算的數值，以進一步將數字信號R 譯碼，從而解析出數字信號R所傳輸的信息。
通過上述實例可知，本發明的計數器電路結構利用一第一計數器模塊以及 一第二計數器模塊分別計算數字信號的高、低準位信號寬度相對于頻率信號的 周期數，以達到對數字信號連續雙相計數的目的。相對于現有技術以一計數器 模塊以及二緩存器模塊所組成的電路結構，本發明的計數器電路結構明顯地較 為簡化，而可減少電路結構的邏輯電路組件用量，可進而降低電路結構所占用 的面積與消耗的功率，從而更利于集成電路的應用。
以上所述，僅為本發明的具體實施例的詳細說明及附圖，并非用以限制本 發明，本發明的所有范圍應以下述的權利要求書為準，任何本領域的普通技術 人員在本發明的領域內，可輕易思及的變化或修改皆可涵蓋在以下本案所界定
的專利范圍。
權利要求
1、一種計數器電路結構，其特征在于，適用于計算一數字信號相對于一頻率信號的周期數，其中該數字信號的信號型態為一不歸零碼，該計數器電路結構包括一第一計數器模塊，接收該數字信號以及該頻率信號，該第一計數器模塊于該數字信號為高準位時，計算該數字信號的信號寬度相對于該頻率信號的周期數；以及一第二計數器模塊，接收該數字信號的反相信號以及該頻率信號，該第二計數器模塊于該數字信號的反相信號為高準位時，計算該數字信號的反相信號的信號寬度相對于該頻率信號的周期數。
2、 如權利要求l所述的計數器電路結構，其特征在于，還包括一反相器， 以接收該數字信號，并產生該數字信號的反相信號輸出至該第二計數器模塊， 該第一計數器模塊以及該第二計數器模塊分別包括多個相互串接的計數器，該 第一計數器模塊及該第二計數器模塊分別所具有的該多個計數器分別計算該 數字信號的高準位信號寬度相對于該頻率信號的周期數，以及該數字信號的反 相信號的高準位信號寬度相對于該頻率信號的周期數，其中該多個計數器分別 由一觸發器所構成。
3、 如權利要求2所述的計數器電路結構，其特征在于，該第一計數器模 塊以及該第二計數器模塊分別具有一第一計數控制單元以及一第二計數控制 單元，該第一計數控制單元以及該第二計數控制單元分別控制該頻率信號分別 于該數字信號以及該數字信號的反相信號為高準位時，輸入該第一計數器模塊 以及該第二計數器模塊各自的多個計數器。
4、 如權利要求3所述的計數器電路結構，其特征在于，該第一計數控制 單元接收該數字信號以及該頻率信號，當該數字信號由低準位轉變為高準位 時，該第一計數控制單元控制該頻率信號開始輸入該第一計數器模塊的該多個 計數器，該第一計數器模塊的該多個計數器開始計算該頻率信號的周期數。
5、 如權利要求4所述的計數器電路結構，其特征在于，當該數字信號由 高準位轉變為低準位時，該第一計數控制單元控制該頻率信號停止輸入該第一 計數器模塊的該多個計數器，該第一計數器模塊的該多個計數器即停止計數。
6、 如權利要求3所述的計數器電路結構，其特征在于，該第二計數控制 單元接收該數字信號的反相信號以及該頻率信號，當該數字信號的反相信號由 低準位轉變為高準位時，該第二計數控制單元控制該頻率信號開始輸入該第二 計數器模塊的該多個計數器，該第二計數器模塊的該多個計數器開始計算該頻 率信號的周期數。
7、 如權利要求6所述的計數器電路結構，其特征在于，當該數字信號的 反相信號由高準位轉變為低準位時，該第二計數控制單元控制該頻率信號停止 輸入該第二計數器模塊的該多個計數器，該第二計數器模塊的該多個計數器即 停止計數。
8、 如權利要求3所述的計數器電路結構，其特征在于，該第一計數控制 單元以及該第二計數單元分別包括一與門電路。
9、 一種電子裝置，其特征在于，具有如權利要求1所述的計數器電路結 構，該電子裝置還包括一接收模塊，接收一前置信號，并將該前置信號轉換為該數字信號輸出至 該計數器電路結構；以及一頻率產生模塊，產生該頻率信號輸出至該計數器電路結構。
10、 如權利要求9所述的電子裝置，其特征在于，還包括一第一噪聲抑制 模塊以及一第二噪聲抑制模塊，該第一噪聲抑制模塊耦接于該接收模塊以及該 第一計數器模塊之間，該第二噪聲抑制模塊耦接于該接收模塊以及該第二計數 器模塊之間，該第一噪聲抑制模塊以及該第二噪聲抑制模塊抑制該數字信號的 信號噪聲。
11、如權利要求9所述的電子裝置，其特征在于，為一紅外線遙控信號接 收器。
全文摘要
本發明公開了一種計數器電路結構及其應用的電子裝置，適用于計算一數字信號相對于一頻率信號的周期數，其中該數字信號的信號型態為一不歸零碼，該計數器電路結構包括一第一計數器模塊，接收該數字信號以及該頻率信號，該第一計數器模塊于該數字信號為高準位時，計算該數字信號的信號寬度相對于該頻率信號的周期數；以及一第二計數器模塊，接收該數字信號的反相信號以及該頻率信號，該第二計數器模塊于該數字信號的反相信號為高準位時，計算該數字信號的反相信號的信號寬度相對于該頻率信號的周期數。本發明的計數器電路結構簡化，可減少邏輯電路組件用量，進而降低電路結構所占用的面積與消耗的功率，更利于集成電路的應用。
文檔編號H03K23/00GK101355360SQ20071013006
公開日2009年1月28日 申請日期2007年7月25日 優先權日2007年7月25日
發明者楊千柏, 鄭文平 申請人:盛群半導體股份有限公司