專利名稱：采用高階無源網絡的總和增量調制器的制作方法
技術領域：
本發明涉及一種采用高階無源網絡的總和增量調制器，屬于信號處理和通信裝置技術領域。
背景技術：
目前，總和增量調制器——俗稱∑-Δ調制器，已經被廣泛地應用于音頻編碼、小數頻率合成、ADC設計、數字功率放大器等多種應用場合，發揮著重要作用。現有技術中使用的總和增量調制器系統，依然采用積分器結構，在實際系統中理想積分器的較難實現。雖然在理論上可以用運算放大器電路來實現積分器，然而由于運算放大器的非理想特性的影響，特別是在超高速信號處理的情況下，接近理想特性的運算放大器同樣難以實現，很大程度上影響了積分器的實現，從而大大降低了總和增量調制器的性能。為了提高總和增量調制器的性能，可以提高總和增量調制器的階數，常規的二階或高階總和增量調制器往往采用雙環或多環的形式，二階或高階系統雖然在性能上有了提高，但是復雜性程度比一階系統大了很多，系統的系數設置上也有比較高的要求，否則會引起系統的不穩定，尤其對系統中的各個部分都有同樣的速度要求，在高速信號處理的場合實現難度更為加大。目前，還有很多實際使用中的總和增量調制器，是通過開關電容網絡構成的離散系統來實現的，這種形式的電路可控制性強，可以達到很高的精度，但是其中的延時器等電路所涉及到的開關電容網絡，依然需要高增益的運算放大器，所以在高速應用場合也受到了和連續總和增量調制器一樣的限制，而且其中大量開關、電容的充放電時間也對系統速度的提高造成極大地限制。總之，在現有技術中，無論是連續形式的總和增量調制器，還是離散形式的總和增量調制器，由于對運算放大器以及開關、電容的高度依賴，使得其信號處理速度的提高受到了很大的限制，影響了總和增量調制器在高速信號處理系統中的應用。
發明內容
技術問題本發明的目的是提供一種采用高階無源網絡的總和增量調制器，突破現有技術中運算放大器以及開關電容電路對總和增量調制器的處理速度的限制，提高總和增量調制器的信號處理速度。
技術方案為達到上述目的，本發明的采用高階無源網絡的總和增量調制器，由減法器、判決器、1位數模轉換器和一個高階無源網絡構成，其中減法器的被減數輸入端是本調制器的輸入端，減法器的減數輸入端接1位數模轉換器的輸出端；減法器的輸出端接高階無源網絡的輸入端，高階無源網絡的輸出端接判決器的輸入端，判決器的輸出端接1位數模轉換器的輸入端，判決器的輸出端為本總和增量調制器的輸出端。本發明用可實現的高階無源網絡，替代常見的連續時間總和增量調制器中的積分器，避免了現有技術在總和增量調制器設計中，由于積分器實現上的問題而帶來的困難，突破運算放大器以及開關電容電路對調制器的限制，使總和增量調制器的速度不再受制于運算放大器的性能，提高了總和增量調制器的處理速度。同時在結構上也比常規的二階總和增量調制器要簡單得多，其效果要遠遠高于單個積分器構成的一階調制器，實現了單環高階。在實際使用時，還可在電路中串接一般簡單的放大器來提高高階無源網絡的輸出電壓，以保證后面的判決器的工作，確保系統可以在超高速下工作。本發明的總和增量調制器調制器的輸出可以表示為Y(s)=H(s)1+H(s)X(s)+11+H(s)E(s)]]>其中第一部分為系統對信號的傳輸函數，第二部分為系統對噪聲的傳輸函數。
本發明所述的高階無源網絡可以采用簡單的二階RLC或RC網絡，當所述高階無源網絡是二階RLC網絡時，所述二階RLC網絡的輸入端與地之間順序串接電感、電阻和電容，電感與電阻的連接點是所述二階RLC網絡的輸出端。當所述高階無源網絡是二階RC網絡時，所述二階RC網絡的輸入端與地之間順序串接第一電阻，、第二電阻、第三電阻，與第二電容，在第一電阻和第二電阻的連接點與地之間連接有第一電容，第二電阻與第三電阻的連接點是所述二階RC網絡的輸出端。
無源網絡中的電路元件的參數計算方法可以采用等效傳輸函數法，也可以采樣計算機數值仿真優化搜索以得到最佳系統參數。
有益效果本發明的采用高階無源網絡的總和增量調制器，通過用簡單、易于實現的無源網絡，替代常規的總和增量調制器中的積分器系統，擺脫了現有技術中積分器、運算放大器及開關電容電路對總和增量調制器信號處理速度的限制，實現了總和增量調制器的單環高階、超高速運行，而且整個系統結構簡單、易于實現，功耗小、穩定性好，能夠實現總和增量調制器在超高速系統的應用。
圖1為常見一階總和增量調制器系統框圖。
圖2為常見二階總和增量調制器系統框圖。
圖3為本發明的原理框圖。
圖4為本發明的二階RLC網絡實現形式。
圖5為本發明的二階R C網絡實現形式。
圖6為本發明采用二階RLC無源網絡時仿真得到的輸出功率譜密度圖。
圖7為本發明采用二階R C無源網絡時仿真得到的輸出功率譜密度圖。
以上的圖中有減法器1、高階無源網絡2、判決器3、1位數模轉換器4。
具體實施例方式
下面結合附圖與具體實施方式
對本發明作進一步詳細描述。
參見圖1、圖2。圖1所示的常見一階總和增量調制器由減法器、積分器、判決器和1位數字-模擬轉換器組成；圖2所示的常見二階總和增量調制器也由減法器、積分器、判決器和1位數模轉換器組成，該調制器采用雙環的形式。
參見圖3。圖3為本發明的原理框圖，本發明的采用高階無源網絡的總和增量調制器，包括減法器1、判決器3、1位數模轉換器4和高階無源網絡2，其中減法器1的被減數輸入端接本總和增量調制器的輸入端IN0，減法器1的減數輸入端接1位數模轉換器4的輸出端；減法器1的輸出端接高階無源網絡2的輸入端，高階無源網絡2的輸出端接判決器3的輸入端，判決器3的輸出端分別接1位數模轉換器4的輸入端，判決器3的輸出端為本總和增量調制器的輸出端OUT0。
參見圖4和圖6。圖4為本發明的一個具體實施例的電路圖，在本實施例中所述高階無源網絡采用二階RLC網絡，該二階RLC網絡的輸入端IN1和地之間，順序串接電感L、電阻R和電容C，電感L與電阻R的連接點是所述網絡的輸出端OUT1，該網絡的輸入端IN1接減法器1的輸出端，該網絡的輸出端OUT2接判決器3的輸入端。在該網絡中，電阻R和電容C的位置可以交換。該網絡的傳輸函數為HRLC(s)=1+RCsLCs2+(R+Rd)Cs+1]]>二階RLC網絡的電路元件的參數確定方法，可以采用傳輸函數等效法，根據圖2所示的常見二階總和增量調制器系統的信號傳輸函數，得到本實施例的等效高階無源網絡的理想化的傳輸函數為(s)=-2Tss+-1+0.5Tss(Tss)21+1.5Tss(Tss)2]]>本實施例中的參數選取原則是，盡量接近理想化的傳輸函數，以達到近似最佳效果。作為本實施例的優選方案，所述二階RLC網絡工作于1GHz時鐘狀態的元件參數為R＝15Ω，C＝100pF，L＝10μH。圖6為本優選方案在處理1.7MHz信號時仿真得到的輸出功率譜密度圖，圖中，橫坐標為頻率，縱坐標為信號的強度，可以看出在1.7MHz處有一個非常強的信號分量，而低頻端的噪聲電平得到了明顯的壓制，在超采樣率為50倍的條件下，10MHz以下的頻段中計算信號的信噪比可以達到67dB，完全達到了二階調制的效果。
參見圖5和圖7。圖5為本發明的另一個具體實施例電路圖，在該實施例中，所述高階無源網絡采用二階RC網絡，其中所述高階無源網絡采用二階RC網絡，其中所述二階RC網絡的輸入端IN2和地之間，順序串接第一電阻R1、第二電阻R2、第三電阻R3與第二電容C2，在第一電阻R1和第二電阻R2的連接點與地之間連接有第一電容C1，第二電阻R2與第三電阻R3的連接點是所述二階RC網絡的輸出端OUT2。在該網絡中，第三電阻R3和第二電容C2的位置可以交換。該網絡的傳輸函數為HRC(s)=1+R2C2sR1(R2+R3)C1C2s2+[R1C1+(R1+R2+R3)C2]s+1]]>在這一實施例中電路元件的參數確定方法，采用計算機數值仿真優化搜索法，將總和增量調制器系統的輸出的信噪比作為目標函數，同時考慮到實際工程中的一些制約因素，通過計算機數值仿真最優搜尋，尋找合適的系統參數。這種形式的無源網絡更加適合于在集成電路片內實現全集成化的結構。作為這一實施例的優選方案，所述二階RC網絡工作于1GHz時鐘狀態的元件參數為R1＝10kΩ，R2＝750Ω，R3＝20kΩ，C1＝10pF，C2＝2pF。圖7為這一優選方案在處理1.7MHz信號時仿真得到的輸出功率譜密度圖，圖中的坐標含義同圖6，從圖中可以看出在1.7MHz處有一個非常強的信號分量，而低頻端的噪聲電平得到了明顯的壓制，在超采樣率50倍的條件下，10MHz以下的頻段中計算信號的信噪比也達到了65dB，也完全達到了二階調制的效果。
本發明的電路的制作工作，可以通過現有技術的CMOS工藝實現。
權利要求
1.一種采用高階無源網絡的總和增量調制器，包括減法器(1)、判決器(3)和1位數模轉換器(4)，其特征在于，它還包括高階無源網絡(2)，其中本調制器的輸入端(INO)是減法器(1)的被減數輸入端，減法器(1)的減數輸入端接1位數模轉換器(4)的輸出端，減法器(1)的輸出端接高階無源網絡(2)的輸入端，高階無源網絡(2)的輸出端接判決器(3)的輸入端，判決器(3)的輸出端接1位數模轉換器(4)的輸入端，判決器(3)的輸出端是本調制器的輸出端(OUT0)。
2.如權利要求1所述的采用高階無源網絡的總和增量調制器，其特征在于，所述高階無源網絡(2)是二階RLC網絡，其中所述二階RLC網絡的輸入端(IN1)與地之間順序串接電感(L)、電阻(R)和電容(C)，電感(L)與電阻(R)的連接點是所述二階RLC網絡的輸出端(OUT1)。
3.如權利要求1所述的采用高階無源網絡的總和增量調制器，其特征在于，所述高階無源網絡(2)是二階RC網絡，其中所述二階RC網絡的輸入端(IN2)與地之間順序串接第一電阻(R1)、第二電阻(R2)、第三電阻(R3)與第二電容(C2)，在第一電阻(R1)和第二電阻(R2)的連接點與地之間連接有第一電容(C1)，第二電阻(R2)與第三電阻(R3)的連接點是所述二階RC網絡的輸出端(OUT2)。
4.如權利要求2所述的采用高階無源網絡的總和增量調制器，特征在于，所述二階RLC網絡工作于1GHz時鐘狀態的參數為R＝15Ω，C＝100pF，L＝l0μH。
5.如權利要求3所述的采用高階無源網絡的總和增量調制器，特征在于，所述二階RC網絡工作于1GHz時鐘狀態的參數為R1＝10kΩ，R2＝750Ω，R3＝20kΩ，C1＝10pF，C2＝2pF。
全文摘要
采用高階無源網絡的總和增量調制器，屬于信號處理和通信裝置技術領域，由減法器、判決器、1位數模轉換器和一個高階無源網絡構成，減法器的被減數輸入端是本調制器的輸入端，減法器的減數輸入端接1位數模轉換器的輸出端；高階無源網絡的輸入端、輸出端分別對應連接減法器的輸出端和判決器的輸入端，判決器的輸出端分別接1位數模轉換器的輸入端和本調制器的輸出端。該調制器解決了現有技術中的積分器以及開關電容電路，對總和增量調制器信號處理速度的限制，實現了總和增量調制器的單環高階、超高速運行。整個系統易于實現、結構簡單、功耗小、穩定性好，能夠實現總和增量調制器在超高速系統中的應用。
文檔編號H03H7/00GK101018059SQ20071002038
公開日2007年8月15日 申請日期2007年2月16日 優先權日2007年2月16日
發明者孟橋, 王夫月, 梁勇, 王靜波, 高彬, 王瓊 申請人:東南大學