專利名稱：單片lna支持ic的制作方法
技術領域：
本發明涉及低噪聲放大器(LNA)，具體涉及單片支持集成電路 (IC)，用于并入LNA中以進行控制，尤其是為處理接收信號而控制 并入LNA中的FET的偏置。
背景技術：
LNA是用于通信系統中以放大由天線捕獲的非常微弱的信號的 公知類型的電子放大器。典型地，LNA位于天線處，并被設計為給接 收信號添加非常小的噪聲。LNA將接收信號放大至連在LNA上的后續 接收裝備所需要的電平。還可以將LNA稱為信號增強器。
一個已知的LNA應用是接收并放大直接廣播衛星(DBS)信號， 可以將適于該應用的LNA稱作DBSLNA。典型地，DBS LNA包括用于 處理射頻(RF)信號的多個FET (其可以為GaAsFET)。例如，DBS LNA可適于接收具有兩個不同極化的信號，并且兩個FET可用于選擇
對輸入信號極化中的哪一個進行放大并將其傳給后續的連接裝備。此 外，可以將FET布置在主動混合器電路中，以接收RF輸入，FET的柵 極或漏極由來自LNA中的本地振蕩器的信號驅動。然后，主動混頻電 路能夠輸出(也就是提取)中頻(IF)信號。
典型地，需要DBS LNA檢測覆蓋寬頻范圍的非常低電平的RF信 號，并提供高通道至通道(channd-to-channel)隔離。DBS LAN還應 該能夠在引入可忽略的噪聲的同時放大接收信號，并且可控地在不同 的輸入信號極化(如上所述)之間進行選擇。己知DBSLAN可控地進 行頻帶切換，以便能夠在增大的頻率范圍上接收和處理信號。已知DBS LAN能夠進行下變頻，也就是能夠接收特定頻率的輸入信號，并輸出 相應的低頻率信號。已知DBSLAN的另一特征是電纜驅動，也就是通 過用于將LNA的RF輸出向下饋送至連接裝置(例如"機頂盒")的同
一RF電纜給LNA供電并控審IJLNA 。
在過去，DBSLNA典型地在印刷電路板(PCB)上結合了多個分 離的內部電路模塊，這些模塊包括提供FET偏置控制和保護級的模 塊-，被布置為產生供FET控制使用的負電源電壓的模塊；被布置為檢 測供極化切換控制使用的DC輸入電壓的電平的模塊；被布置為檢測供 頻帶切換控制使用的AC輸入電壓的模塊；被布置為控制將電源切換至 本地振蕩器的模塊；以及被布置為提供調節電源的模塊。在己知的 LAN中，這樣的多個分離的模塊不得不容納在相對大面積的PCB上， 并占用總的LNAPCB面積的50。/。或更多。這已經增加了整個LAN的成 本，該成本不僅與分離的組件和PCB (其典型地由昂貴的低損耗RF材 料制成)相關聯，還與LNA外殼材料(合金和塑料)相關聯。
發明內容
根據本發明的第一方面，提供了一種低噪聲放大器(LNA)，包
括
多個FET，被布置為處理放大器接收到的信號； 電源輸入端，被布置為接收用以操作LNA的電源；以及 單片支持集成電路(ic)， 其中，單片支持IC包括
FET控制電路，被布置為監視并控制每個FET的漏極電流；
FET選擇電路，被布置為檢測提供至電源輸入端的電壓信號的DC 分量的電平，并根據所檢測的DC電平將FET選擇信號提供給FET控制 電路，FET控制電路響應于FET選擇信號而禁用所選的多個FET中的兩 個FET的其中之一；
電壓調節器電路，連接至電源輸入端，并適于根據(使用)到電 源輸入端的電壓信號產生調節后的輸出電壓；以及
負電源發生器電路，連接以接收調節后的輸出電壓，并被布置為 根據(使用)調節后的輸出電壓產生負電源電壓并將該負電源電壓提 供給FET控制電路，FET控制電路被布置為使用負電源電壓來給FET
提供負柵極驅動電壓。
電源輸入端可以是諸如RF信號輸出端之類的信號輸出端，LNA被 布置為從所述信號輸出端輸出放大的信號，以便連接至信號輸出端的 設備接收。
在某些實施例中，FET是GaAs FET。
LNA還可以包括用于調整所述FET的漏極電流的裝置，并且該調 整裝置可以包括電阻器，其電阻確定FET的漏極電流。該電流可以 在設計期間設定，或者在LNA制造期間調整(以設置增益、IP3等)。 在某些實施例中，該電阻器連接在地與FET控制電路之間。
在某些實施例中，FET控制電路被布置為控制每個FET的漏極電 流、漏極電壓、柵極電流和柵極電壓。
負電源發生器可以被布置為將負電源電壓提供給單片支持IC外 部的LNA中的至少一個組件。這樣的外部電路的示例包括備選的主動 混合器、MIMIC本地振蕩器支持等。
電壓調節器電路可以被布置為提供需要用于操作單片支持IC外 部的LNA中的組件的所有電源。
LNA還可以包括兩個本地振蕩器，單片支持IC還可以包括
AC信號檢測電路，被布置為檢測提供至電源輸入端的電壓信號 的AC分量，根據所檢測的AC分量提供AC分量檢測信號；以及
本地振蕩器(LO)控制電路，被布置為接收AC分量檢測信號， 并根據接收到的AC分量檢測信號選擇性地操作兩個本地振蕩器中的 一個。
在某些實施例中，本地振蕩器控制信號被布置為通過選擇性地 將電源切換至本地振蕩器，來選擇性地操作本地振蕩器。
本地振蕩器可以是MIMIC振蕩器，其中的每一個都要求柵極驅動 操作，其中LO控制電路可以通過切換柵極驅動來選擇性地操作LO。 在一些實施例中，LO操作的選擇被布置為確定LNA的操作頻帶。 在某些實施例中，FET控制電路被布置為如果出現故障條件， 則限制每個FET的漏極電流。例如，FET控制電路可以被布置為將 故障條件下的漏極電流的增長限制為不超過20%。
例如，故障條件可以為FET柵極短路；FET漏極短路；任何其
它負載故障。
在某些實施例中，FET具有各自的額定電壓，FET控制電路被布 置為給FET提供柵極驅動電壓，以及調節每個柵極驅動電壓，以使 得每個柵極驅動電壓在各個FET的額定電壓之內。
在一些實施例中，FET控制電路響應于FET選擇電路而選擇性地 禁用的兩個FET包括第一FET，被布置為處理具有第一極化的接收 的信號；以及第二FET，被布置為處理具有第二極化的接收信號，由 此所述FET選擇電路通過選擇性地禁用第一或第二FET來控制LNA放 大哪個接收信號極化。
FET控制電路可以被布置為通過施加柵極電壓以切斷流過FET 的漏極電流來禁用所選的FET。
FET控制電路還可以被布置為禁用至取消選定的FET的漏極電源 (即，將漏極管腳切換至開路，允許將活動的或不活動的FET漏極接 線在一起)。
備選地，FET控制電路可以被布置為通過禁用該FET的漏極電 源以及給FET施加柵極電壓以將其驅動至低電阻狀態，禁用所選的 FET。
在某些實施例中，FET選擇電路包括用于抑制干擾信號的裝置， 其中干擾信號包含在提供至電源輸入端的、附加在DC分量上的電壓信
號中。用于抑制干擾信號的裝置包括下列中的至少一個濾波器；以 及延遲電路。
AC信號檢測電路可以包括用于抑制干擾信號的裝置，其中干擾
信號包含在提供至電源輸入端的、附加在AC分量上的電壓信號中。 AC信號檢測裝置的用于寄存干擾信號的裝置包括下列中的至少
一個濾波器；電平檢測器；調制檢測器；以及延遲電路。
在某些實施例中，電壓調節器電路包括過溫保護裝置(即，如
果出現過溫條件，則應該將調節器的輸出禁用或切換至O)。
電壓調節器電路可以包括過流保護裝置(也就是高于預定限制
的負載應使得調節器的輸出電壓下降，同時輸出電流保持在安全限度 之內)。
應理解，發明的LNA在其最廣泛的意義中并不局限于使用特定類 型的電壓調節器電路。換言之，本發明的實施例可以包括各種類型的 電壓調節器電路。例如，電壓調節器電路可以采用線性調節器技術。 在某些實施例中，電壓調節器采用切換模式轉換技術(即，其可以包 括切換模式轉換器)。切換模式轉換器可以使用感應器作為主要能量傳 遞組件。備選地，切換模式轉換器可以使用電容器作為主要能量傳遞 組件。
LNA可以包括位于單片支持IC的外部、并被布置為承載校準電流 的校準電阻器，其中，FET控制電路被布置為監視至少一個FET的漏 極電流并通過一對晶體管監視校準電流，將該晶體管對中的一個布置 為承載漏極電流，另一個布置為承載校準電流。
在某些實施例中，所述一對晶體管是成比例的(即，FET監視電 流是小于實際FET電流的設置比例)，以允許校準電流遠小于FET電流
然而仍精確地控制它。
FET控制電路可以被布置為將獨立漏極電流和漏極電壓控制提 供給FET中的至少兩個。
LNA還可以包括混合器校準電阻器，位于單片支持IC外部，并 被布置為承載混合器校準電流，FET控制電路適于監視混合器的校準 電流。
FET控制電路可以被布置為通過一對被布置為承載各自電流的 晶體管，監視混合器FET的漏極電流和混合器的校準電流。
在某些實施例中，LNA包括第一、第二、第三和第四FET， FET 控制電路被布置為..根據檢測到的DC電平選擇性地禁用第一和第二 FET，并將第四FET布置在混合器配置中。可以將第三FET布置在放大 器配置中。
根據本發明另一方面，提供了一種如權利要求38所限定的單片支 持IC。
體現本發明的LNA可以是DBS LNA。
可以認識到，發明的某些實施例提供了優點通過將所有電源和 低頻(LF)功能合并到一個單片支持IC中，可以極大降低DBS LNA
的成本。
在單個IC中集成所有LF功能允許通過消除設備到設備的接線來 節省實際的PCB面積。通過解決方案改進消除對任意支持組件的需要， 因而有可能進一步節約成本。
從以下描述中將認識到本發明的實施例所提供的其他的優點。
現在將參考附圖，作為示例對本發明的實施例予以說明，附圖中
圖1是體現本發明的DBSLNA的一部分的示意圖2是體現本發明的另一DBSLNA的一部件的更詳細的框圖3是體現本發明的來自單片支持IC的FET偏置控制電路的電路
圖4是體現本發明的合并在單片支持IC中的極化檢測器的電路
圖5是體現本發明的來自單片支持IC的負電源發生器的電路圖； 圖6是標準NMOS晶體管的圖7是本發明實施例中使用的隔離的NMOS晶體管的結構的圖； 圖8是體現本發明的單片支持IC的檢音器的電路圖； 圖9是體現本發明的來自單片支持IC的電源調節器的電路圖；和 圖10是體現本發明的來自單片支持IC的參考和偏置電壓發生器 的電路圖。
具體實施例方式
現在參照圖l，圖1示出了體現本發明的DBSLNA的一部分，其結 合了本身也是本發明實施例的單片支持IC 1。除了支持IC l之外，LNA 還包括多個外部組件，包括四個FET: Fl、 F2、 F3和F4，以及兩個校 準電阻器R1和R2。將用于操作LNA的電源提供至電源輸入端子IO，并 且支持IC l包括電壓調節器4，其中電壓調節器4被布置為根據用于給 片內和片外組件提供電源的電源輸入端產生調節后的電壓電源。支持 IC 1包括FET控制電路2， FET控制電路2被布置為監視并控制每個FET
的漏極電流，并且通常被布置為給所有外部FET設置偏置條件(根據 偏置電流和偏置電壓)。可以將該FET控制電路2看作包括被布置為分 別控制FETF1、 F2和F3的偏置的第一、第二和第三級21、 22和23。第 四級24控制被布置在混合器配置(圖中未示出)中的FETF4的偏置， 以接收RF輸入信號和來自LNA的兩個本地振蕩器(本地振蕩器在圖中 未示出)其中之一的信號并產生中頻信號。FET控制電路還包括FET 偏置電流控制級25，其控制FETF1、 F2和F3的偏置電流。該偏置電流 控制級25連接至校準電流流經的外部校準電阻器R1。偏置電流控制級 25感測該校準電流，下面將更詳細地描述這個特征。FET控制電路還 包括混合器偏置電流控制級26，其被布置為感測流經第二校準電阻 器R2的混合器校準電流，以及提供對流經混合器FETF4的偏置電流的 獨立控制。
單片支持IC還包括極化控制電路3，還可以將其描述為FET選擇 電路。電路3被布置為檢測提供至電源輸入端10的電壓信號的DC分量 的電平，以便根據檢測到的DC電平給FET控制電路2提供FET選擇控制 信號。在本示例中，根據檢測到的電源輸入端10上DC的電平，極化控 制電路3啟用FET F1和F2中的一個或另一個(當然，還可以將其描述 為選擇地禁用這兩個FET中的一個)。FETF1被布置為處理至LNA的一
個輸入信號極化，第二FETF2被布置為處理不同的極化。因此，極化 控制電路3能夠根據施加到電源輸入端10的電壓的DC分量來確定LNA
放大輸入信號的哪個極化。在某些實施例中，該電源輸入端還是來自 LNA的RF輸出端，并通過下游連接的裝備將用于選擇信號極化的DC 分量提供給LNA。單片支持IC還包括負電源發生器電路5，發生器電 路5被布置為利用來自調節器4的調節后的輸出電壓產生負電源。將該 負電源提供給FET控制電路，該FET控制電路旋即能夠將負控制電壓 提供給外部FET。在某些實施例中，負電源發生器5還被布置為給支持 IC1外部的LNA中的其它組件提供負電源。
圖1中的支持IC還包括檢音器電路6，檢音器電路6被布置為檢測 在提供給電源輸入端10的信號上是否存在AC控制分量(即控制音)。 然后，檢音器電路6將檢測信號提供給本地振蕩器電源切換電路7，本
地振蕩器電源切換電路7根據控制音的存在與或將來自電壓調節器4的 調節電源饋送至一對輸出端子71、 72中的一個。端子71被布置為向合 并在LNA中的高頻帶本地振蕩器提供電源，端子72給第二個(低頻帶) 本地振蕩器提供電源。
現在將更詳細地描述圖1中的LNA。如上所述，圖l是包括完整的 單片LF支持IC 1的單個通用DBS LNA 100中的組件的框圖。模塊包括 FET控制2 (提供偏置控制和FET電流設置)、極化切換控制3、負電源 發生器5、檢音器6、 LO切換7、內部電壓參考和電源調節器4。
FET偏置控制級保護和控制處理RF信號所需要的幾個GaAs FET Fl-F4的操作，其中在某些實施例中RF信號可以在5-15GHz的范圍內。 這些損耗模式FET需要良好調制的漏極電壓電源、漏極電流監視和控 制、過壓和過壓保護柵極驅動器(必須是接地電勢以下的源電壓的電 纜)。
通常需要對FET漏極操作電流進行用戶控制，以控制噪聲性能和 增益。本發明的實施例通過允許用戶利用建立校準電流的單個外部電 阻器R1 (還被稱為RcalA)設置漏極電流，部分地遵循先前的部分集 成嘗試。然而，來自這些先前嘗試的集成的經驗己經表明，使(高) 漏極電流監視電阻器與(低)校準電流調節器相匹配的任務導致了過 度大的內部組件。在本發明的某些實施例中，使用成比例的雙極性或 金屬氧化物場效應晶體管晶體管執行匹配任務，這導致顯著的管芯區 節省而不失精確度。
許多類型的DBS LNA必須滿足可操作用于在兩個輸入信號極化 之間(典型地，在垂直和水平之間，或在順時針方向與逆時針方向之 間)進行選擇的要求。這是通過選擇性地啟用兩個輸入放大器FET(每 個僅接收和放大一個極化)的其中之一來完成的。將來自兩個FET的 輸出添加然后饋送至下一個RF放大器級。因為如果要維持隔離(兩個 極化之間)、增益和噪聲性能，則必須小心維持/控制輸入和輸出RF阻 抗，所以啟用和禁用這些級是復雜的操作。在本發明的實施例中，將 兩個設計變體開發為支持這一選擇。本發明的實施例所采用的第一技 術通過將適當FET的柵極驅動至較大的、但受控的負電壓，并完全切
斷設備中的所有漏極電流來禁用不需要的極化。還通過允許使用兩個 漏極的直接連接添加兩個極化信號來禁用漏極電源。在備選實施例中， 第二變體再次通過禁用漏極電源來禁用不需要的極化，它還將適當
FET的柵極驅動至OV。因此，作為損耗模式設備，將FET驅動至低電 阻狀態(而不是如采用第一方法的開路)。LNA設計者可能更傾向于 由該備選極化控制所給出的阻抗匹配的一致性。可以通過經由RF向下 饋送電纜提供的DC電源電壓的變體來控制DBS LNA的極化。常見電 平是13V輸入或18V輸入，以選擇兩個極化中的一個。在本發明的實施 例中，通過將電源調節集成到支持IC中，該極化信號不需要封裝上的 任意額外輸入管腳即可用。在本發明的實施例中執行額外任務，以允 許該節省在不使用任何外部組件的情況下就能有效地濾除所有不需要 的系統噪聲和備選的控制信號。因為電纜電壓降和控制器不準確度的 容差可以將所需要的控制信號的閾值范圍減小至像14.2V至15.2V—樣 小，所以這是一項重要的任務。此外，該能力是在存在AC控制信號以 及在幅度上高于剩余檢測范圍的噪聲的情況下提供的。本發明的實施 例使用濾波器和延遲電路的組合，以使用可接受尺寸的集成組件完成 精確DC輸入電平檢測的困難任務。
已經指出，某些實施例中所支持的GaAs放大器FET是損耗模式設
備，該損耗模式設備需要低于(更負)接地的電源來進行控制。因為 常見的RF/DC供電電纜不能直接提供這樣的電源，所以必須在DBS LNA中產生這樣的電源。本發明實施例中的支持IC不需要任何外部組 件就能提供了這樣的電源。它還可以使得LNA設計者可以使用電源來 使用初始實現沒有立即滿足的其它/新特征。在某些實施例中，負電源 發生器使用標準電容器電荷泵泵電路。在操作于極高頻OlMHz)時， 負電源發生器可以不需要外部泵電容器就為柵極驅動器和任何外部需 求提供充足的電流。在某些實施例中，調節其輸出并限制電流，以保 證外部FET不會被過度的柵極-源極和柵極-漏極電壓破壞。為了能夠在 IC處理中集成下方地電路(其中，在IC處理中將管芯基板接線到地)， 隔離擴散(以下描述的)的新使用是必需的。在沒有這些技術的情況 下，許多額外的封裝管腳和內部組件將是必要的。體現本發明的某些單片支持IC能夠支持包括頻帶切換的DBS LNA。這是通過啟用兩個本地振蕩器之一而實現的。用于在帶寬之間 進行選擇的信號是添加到LNA的DC饋送中的低頻(例如22kHz)音。 因此，可以將向下饋送的電纜布置為使接收到的RF信號、既給LNA 供電又選擇極化的DC饋送、以及選擇接收頻帶的AC信號通過。音存 在可以選擇高頻帶，音不存在可以選擇低頻帶。如先前所提到的，為 了LNA控制，饋送電纜上可能存在其它的信號。可能存在的其它信號 是DiSEqC信號、MACAB信號、60Hz音(這些是用于可以共享相同饋 送電纜的其它設備的所有控制信號)、連同LNA自身所引起的電源噪 聲和干擾。在存在許多干擾源的情況下，必須可靠地檢測期望的音。 本發明的某些實施例使用濾波、電平選擇和調制檢測的組合，以在這 樣惡劣的環境中成功操作。不需要任何外部組件就能進行所有的信號 處理。因為直接將輸入信號從電源輸入端送到IC，所以不要求檢音器 有輸入或濾波器組件管腳。
在體現本發明的特定實施例中，用于控制兩個本地振蕩器的DC 電源的高側開關激活頻帶切換。備選地，還可以通過MIMIC設備的柵 極控制來完成頻帶切換。本地振蕩器電源切換可能出問題。由于RF穩 定性的原因，必須對給本地振蕩器的電源進行重度去耦合。在給電源 平滑電容器充電時，切換電源將由此產生顯著的電源電流瞬變。因為 這些電流源自對通常具有不良(高)源極阻抗的LNA的DC輸入，所以 本地振蕩器切換可以在DC饋送上導致大電壓瞬變。由于瞬變擾亂用于 初始化切花的相同音信號輸入，因此這可能引起問題。本發明的實施 例控制本地振蕩器電源以完全消除電源電流瞬變的方式進行切換。這 是使用選通、延遲電路和上升時間控制的組合來進行的。
將電源調節器集成到DBSLNA控制器(即，單片支持IC)中是減 少封裝管腳數目和組件間接線的重要部分。輸入到LNA中的電源是帶 有高電平噪聲和干擾的可變電壓的DC饋送。需要高性能調節器使用該 源來給放大器GaAs FET、本地振蕩器和存在于大多數LNA中的后混頻 (post-mixer)放大器提供低噪聲DC。該調節器必須是穩定的，提供 高輸入噪聲抑制(尤其在22kHz處)并經受得住故障(過電流和過溫
度)而不造成永久性破壞。在本發明的實施例中，將調節器鏈接到電 壓參考，該電壓參考為極化檢測器和調節器提供校準電壓以及過溫檢 測。調節器通過將電流的限定部分與內部參考電流進行比較來檢測過 電流。這項技術避免了將電阻器放置在高電流輸入或輸出通路中的、 可能使輸出調節或最小輸入操作電壓惡化的需要。
某些實施例利用采取QFN (方形扁平無引腳)表面裝配封裝的形 式的單片支持IC。在某些實例中，采用上述方式集成所有LF功能已經 將要求的管腳數目減少到僅16個管腳。這允許使用微小的3mmX3mm X0.8mm的封裝執行DBS LNA中所需要的所有低LF功能。在該封裝 中，將IC管芯裝配在金屬墊上，金屬墊的背面朝向PCB。將該墊焊接 在雙面PCB的頂層金屬的下面。還必須將PCB的鄰近IC的相反側金屬 化，并且應該利用兩個或更多個電鍍的通孔饋通連接兩個金屬走線。 此外，應該將PCB穩固地保持在鄰近IC裝配點的金屬合金外殼對面。 該裝配布置將保證與IC的周圍熱電阻的接合將足夠低以耗散電源的 線性調節器中的任何功率損耗。在以該方式裝配時，描述的實現完成 了與僅30。C/W的周圍熱電阻的接合。
圖2提供了本發明的示例的更詳細的框圖。圖2示出了在LNA中使 用的單片支持IC的主要電路模塊，以及IC支持且需要的外部組件。IC 支持四個外部GaAs FET， JA1、 JA2、 JA3和JM。將兩個FET (JA1和 JA2)用作輸入放大器，每一個用于任一輸入信號極化狀態，在任何 一個時刻將只有一個是開的。給第三FET JA3永久供電，并將其用作 放大器。將第四FETJM用作混合器。用戶使用兩個"校準"電阻器R1、 R2來設置放大器FET和混合器FET的漏極電流。IC為低頻帶和高頻帶 這兩個本地振蕩器提供電源輸出。IC還給任何需要的IF頻帶放大器提 供電源。從內部調節器4通過管腳Vin給所有電路供電。該管腳不僅起 到電源輸入端的作用，還饋給用于極化狀態控制的電壓比較器3和用于 低頻帶/高頻帶控制的檢音器6。下面將更詳細地描述電路模塊。
FET偏置控制電路2控制四個外部GaAs FET中每個的操作條件， 并由圖3 (分為圖3a和圖3b，由字母a-p指示兩半之間的互連)示出。 FET偏置控制電路2提供了穩定的、電流限制的漏極電壓電源。FET偏
置控制電路2檢測每個FET的漏極電流并調整關聯的柵極驅動，以強制 FET操作于請求的漏極電流。在本示例中，FET偏置控制電路2提供了 切換極化控制的"零-柵極電壓"。通過查看圖3中的FET偏置級-3，最容 易地描述了電路的主要元件，其中FET偏置級-3使用了管腳D3、 G3和 RcdA，以及內部金屬氧化物場效應晶體管M47至M67。
通過連接至M50的源極的內部電壓參考設置D3輸出電壓。M50用 于補償M51的操作源極-漏極電壓降，其中M51在很大程度上提供了管 腳D3的輸出電流(99%)。該補償包括處理散布、溫度和負載電流 的影響。為了使負載電流補償精確，饋送至M50 (通過M49)的電流 必須與D3的期望輸出電流成某一固定比例(在這種情況下，因為M51 比M50寬100倍，所以是百分之一)。
利用類似的技術，M66和M64—起工作以便給從管腳RcalA接地的 外部電阻器強加相同的參考電壓(盡管這里完成的補償僅覆蓋處理散 布和溫度影響)。由此創建的參考電路通過M63和M61 (尺寸比例5: 1) 然后通過M62和M57 (比例l: 1)反射回來，以創建在M57的漏極流 動的、Rcal管腳電流的五分之一的電流。
盡管M53與M51小100倍，但是1^53還是釆用與]^51相同的柵極-源極電壓進行操作，并因此使與M51的漏極電流相關的漏極電流流過 (但是小100倍)。這是由M52和M54 (尺寸比例5: 1)反射回來的， 以提供m的輸出電流的l/500的電流。M54的漏極饋給M57的漏極，因 此在該節點上的電壓取決于兩個電流源之差， 一個源由RcalA設置， 另一個源與D3輸出電流相關。因此，如果經由管腳D3提供的負載電流 比Rcal電流大100倍，則M54的漏極電流將大于M57的漏極電流，并且 公共漏極上的電壓將正向擺動。如果D3上的負載電流太小，則擺動將 是負的。
金屬氧化物場效應晶體管M48和M55利用M47和M56組成簡單的 微分放大器，其中M47為M48和M55的公共源極提供恒定電流，M56 起到M55的恒定電流漏極負載的作用(注意，M56源自負電源，以啟 用對接地源極損耗模式設備的正確控制)。當M55的柵極變成正的時， 該設備關閉并且其漏極變成負的，從而將G3管腳驅動為低。當M55的
柵極變成負的時，其漏極變成正的，從而將G3管腳驅動為高。因此，
當D3上的負載電流過高時(即，外部N-通道損耗模式FET通過太多的 電流)，則將G3的管腳驅動為低(關閉外部FET)。該控制系統將外部 FET所通過的電流匹配為與通過RcalA的電流成固定的比例。提供給 G3管腳的電流來源于兩個電流源M47和M56的其中之一。這意味著， 將外部FET的最大柵極驅動限定為明確且安全的電平。
如果外部FET或其布線出現障礙，并且其通過不可控制的漏極電 流，則M54和M57的公共漏極上的電壓正向擺動。這開啟了M59和 M58，則將M51的柵極下拉至需要用以停止過多的電流流動的任何電 壓。這起到了有效電流限制的作用，將來自D3的過載電流限定為僅在 邊上高于正常操作電壓的電平。
與D1/G1和D2/G2有關的圖3中電路中的級與上述的第三級的不 同之處僅在于它們包括用以添加保證了在任何一個時刻僅兩個階段 中的一個起作用的極化切換的電路。所有其它特征都是相同的，并使 用相同的RcalA參考電流作為標準。級DM/GM的不同之處在于它使 用更低(Vcc限定的)的參考電壓來設置DM電壓，并且它還具有專用 漏極電流控制(通過RcalM)。
先前嘗試的集成的實現已經使用電阻器來感測漏極電流和Rcal電 流，然而因為在值上存在巨大的差異，所以這樣的電阻器必須很大或 者遭受不良匹配。在本發明的實施例中(如圖3中所示的設計)，使用 雙極性或金屬氧化物場效應晶體管(可以將其匹配得很好，僅在面積 上有所不同)以高精度感測這些不同的電流。利用上述方法，可以得 到大面積節省和其它優點(例如更大的動態范圍)。
現在將參考圖4，描述來自圖2的極化檢測器電路3。將施加到Vin 管腳的電壓向下分開，然后饋送至極化電壓檢測器(在Vpo1—in處)。 這里，將電壓饋送至使用金屬氧化物場效應晶體管M7至M12構造的組 合的積分器/比較器電路中。M7和M8構成差分對，對輸入電壓與參考 電壓進行比較。通過電容器C1反饋放大器的輸出，以給出帶有R3的積 分函數。該電路提供了輸出，該輸出是將DC輸入電平與參考進行比較 的結果。當輸入具有使得輸入在閾值電平附近變化的AC干擾時，組合的積分器剝去中頻至高頻噪聲，從而允許對DC輸入電平的精確分辨
率。在本實現中，已經將檢測器的DC閾值設置在14.2V至15.2V的范圍 內，但是通過改變輸入除法器的比例能夠很容易調整該電平。
比較器的輸出用于操作兩個切換的電流源(M15和M18)中的一 個，根據比較器輸出狀態將電容器(C3)充電為Gnd或Vcc。由于將這 些電流源制作的非常小，因而產生了進一步提高Vin噪聲免疫力的顯著 延遲。
然后，將延遲電路的輸出饋送至包括M19至M30的Schmitt觸發器 電路，Schmitt觸發器根據C3上的慢變化電壓提供無抖動輸出。將該輸 出饋送至FET偏置控制電路2，以實行對FET級1和2的操作模式的控 制。在本實現中，通過將漏極輸出開路和柵極輸出切換到Gnd電勢， 來禁用不需要的級。這將強制外部設備呈現非常低的漏極-源極電阻并 且無增益。在備選實現中(可通過對當前電路的簡單修改來實現)，可 以通過將漏極輸出開路和柵極輸出切換到足以完全切斷外部FET的負
電壓(典型地-2V)，禁用不需要的級。這將強制外部設備呈現非常高
的漏極-源極電阻并且沒有增益。
圖5中詳細示出了負電源發生器電路5。負電源發生器電路5基于 簡單的電荷泵電路。金屬氧化物場效應晶體管M3至M15構成了運行于 約10MHz的2相方波輸出振蕩器。金屬氧化物場效應晶體管M16至M20 組成了電平翻譯器，為N-通道設備提供軌對軌的柵極驅動，其中N-通 道設備的源極連接至負電源輸出。金屬氧化物場效應晶體管M21至 M24使用這些柵極驅動信號來產生非重疊驅動信號至M32和M33，該 電荷泵輸出使整流器晶體管同步。金屬氧化物場效應晶體管M25至 M28產生延遲的驅動信號，其與整流器驅動電路中的延遲相匹配。金 屬氧化物場效應晶體管M29和M30使用該驅動產生方波電壓，該方波 電壓在經電容器C4耦合并經M32和M33整流時，在管腳Csub上產生負 電源。通過包括M36至M39的差分放大器，將產生的負輸出電壓與電 壓參考進行比較，其中差分放大器的輸出通過M31調制驅動C4的方波
信號的振幅，以調節發生器的輸出。
應該注意與負電源連接的Nmos晶體管。由于最小化熱電阻，因此
將該IC的基板連接到Gnd是至關重要的。該制約意味著，任何與負電 源關聯的IC組件必須操作于基板電壓(0)以下。通常，這將妨礙組件 與組件的隔離。為該實現所選擇的過程包括選擇N一Well隔離的Nmos 晶體管。將其開發為允許將晶體管的Bulk端子偏置于比基板更大的正 電壓處，從而消除以比基板更正的源極電壓操作的設備上的性能(gm， Rds (on))惡化。圖6示出了用于標準Nmos晶體管的結構。應注意， 只有一個摻雜過程是產生設備的所有接合所必需的。此外，晶片基板 構成了FET本身，在升高源極電壓時降低了性能。
圖7示出了發明實施例中隔離的Nmos晶體管的結構，將該結構布 置為當以升高的源極電壓操作時，消除標準設備的性能惡化。在這 種結構中，目前將晶體管組成在P-Wdl中，其中必須使用N一Wdl來將 P-Well與P-基板隔離。通常，將源極與Bulk (P-Well)接線在一起，通 常將N—WelI接線到P-Well或比源極/Bulk更正的某一適宜的電壓源。在 Bulk/本體始終處于源極電勢處的情況下，不管基板上的源極電勢是多 少，該晶體管仍將工作良好。
然而，將理解的是，可以采用另一方式來使用該結構。如果N-Well 與基板連接，則可以允許P-Wdl變得更負而不妨礙晶體管隔離。因此， 這些隔離的Nmos晶體管可用于構造以低于(更負)基板電勢的電壓操 作的電路。本發明的實施例中使用了該能力。它不僅允許在不使用任 何外部組件的情況下在芯片上構建負電源發生器，還允許有效(活動 的)柵極驅動器用于場效應晶體管偏置控制電路。接地的基板和減小 的管腳數目允許使用標準裝配和低成本封裝，同時仍然實現低熱電阻 并從而實現高功率耗散能力。
圖8中示出了檢音器電路6 (再次將圖8分為利用a-e互連的圖8a和 圖8b)。某些實施例的支持芯片支持LNA頻帶切換，LNA頻帶切換由 疊加在給單元供電的Vin上的低頻音信號(在本實現中，為22kHz)的 存在與或來控制。晶體管M2至M8構成AC耦合放大器，該放大器在Vin 線上獲得任何音信號，并將其放大至高達適于進一步處理的電平。然 后該信號進入包括M9至M24的窗比較器中，窗比較器感測輸入信號電
平，根據輸入放大器的瞬時輸出電平給出邏輯輸出(高或低)。邏輯輸
出采用被饋送至C4的電流的形式，在音存在的情況下上拉，在音不存
在的情況下拉。通過使輸出電流與C4的值相比適當地小，可以使檢測
器為干擾的短突發或針對其它控制系統的輸入流而將少量電荷注入電 容器中。因此，使得檢測器不受普通線性干擾源的影響。因為改變了
輸入音電平，所以通過包括M26至M39的Schmitt觸發器感測C4上的電 壓，該Schmitt觸發器產生無抖動的輸出轉變。晶體管M40至M53構成 受檢音器控制的兩個高側驅動器級。兩個高側驅動器相互鏈接以保證 在任何一個時刻僅一個可以是活動的，因此切換轉變較為緩慢(在Vin 電源-控制音信號的源上，最小化電流改變所導致的干擾)。在本實現 中，這些驅動器可以以高達50mA為源，并因此可以直接驅動大多數本 地振蕩器電路。
在圖9中詳細示出了圖2中所示的LNA中的電源調節器電路4。 該集成的電源調節器(在支持IC上)允許消除設備至設備的接線， 節省PCB板空間和封裝管腳。在本實現中，調節器產生5V電源，電流 限于120mA，使用分離的2V能帶間隙參考作為Vout控制。(該參考還
在過高管芯溫度的情況下促使調節器關閉。)
接線為差分放大器的晶體管M10和M11將2V的參考與調節器輸 出的向下分開的版本進行比較。通過電源輸出設備M20，該放大器補 償Vout處的任何電壓誤差。公共柵極和源極與M20連接的M19提供一 小部分輸出電流(1/600)，利用M13至M15反射回該設備的漏極電流， 并將其與M17所提供的參考電流進行比較。如果輸出相關的電流小于 參考，則允許調節器正常操作。如果大于，則將M12的柵極上拉，開 啟FET，然后FET將M20的柵極下拉，以將輸出電流減少至安全電平。 注意，該電流限制控制方法避免了對于在輸出電流通路中在物理上放 置大的低值電阻器的需要，從而節省管芯面積并改進了調節器下降 (dropout)性能(最壞情況下，Vin至Vout的電壓降)。
通過關閉輸入激活的金屬氧化物場效應晶體管M3，其漏極與M12 的漏極接線，以按照命令禁用調節器。該輸入用于在過高管芯溫度的 情況下禁用調節器。
圖10中詳細示出了圖2中的參考和偏置發生器電路。該電路提供
了2V分流參考和偏置發生器，提供給所有其它電路模塊供電。因為在 設計中該電路必須在其它任何電路之前起作用，所以直接從Vin經由高 值電阻器R8給該電路供電。
雙極性晶體管Q1和Q2用于構成標準1.25V能帶間隙元件，使用R1 和R2使得該能帶間隙元件往上增加，以提供所需的2V參考。金屬氧化 物場效應晶體管M1至M7向誤差放大器和M9至M15提供低噪聲溫度 補償的偏置電流參考。該偏置參考為所有先前描述的IC模塊提供電流 源。
利用由晶體管M18至M24組成的比較器，將Q3的負溫度系數Vbe 與Q2的發射極的正溫度系數節點電壓進行比較。該電路被設計為當 管芯溫度穿過預設限制(在本實施例中為150。)時，切換(toggle)其 輸出，其中該預設限制是作為最大安全操作溫度選擇的。
權利要求
l、一種低噪聲放大器(LNA)，包括多個FET，被布置為處理由放大器接收的信號；電源輸入端，被布置為接收用以操作LNA的電能；以及單片支持集成電路(IC)，其中，所述單片支持IC包括FET控制電路，被布置為監視并控制每個FET的漏極電流；FET選擇電路，被布置為檢測提供至電源輸入端的電壓信號的DC分量的電平，并根據所檢測的DC電平給所述FET控制電路提供FET選擇信號，所述FET控制電路響應于所述FET選擇信號而禁用所選的多個FET中的兩個FET的其中之一；電壓調節電路，連接至電源輸入端，并適于根據到所述電源輸入端的電壓信號產生調節后的輸出電壓；以及負電源發生器電路，連接以接收調節后的輸出電壓，并被布置為根據調節后的輸出電壓產生負電源電壓，并將所述負電源電壓提供給FET控制電路，將所述FET控制電路布置為使用所述負電源電壓來給FET提供負柵極驅動電壓。
2、 根據權利要求1所述的LNA，其中，所述電源輸入端是信號輸 出端，所述LNA被布置為從所述信號輸出端輸出放大的信號，以便連接至所述信號輸出端的設備接收。
3. 根據權利要求2所述的LNA，其中，所述信號輸出端是RF信號輸出端。
4、 根據前述任一權利要求所述的LNA，其中，所述FET是GaAsFET。
5、 根據前述任一權利要求所述的LNA，還包括用于調整所述FET的漏極電流的裝置。
6、 根據權利要求5所述的LNA，其中，所述用于調整的裝置包括 電阻器，其電阻確定FET的漏極電流。
7、 根據權利要求6所述的LNA，其中，所述電阻器連接在地和FET控制電路之間。
8、 根據前述任一權利要求所述的LNA，其中，FET控制電路被布 置為控制每個FET的漏極電流、漏極電壓、柵極電流和柵極電壓。
9、 根據前述任一權利要求所述的LNA，其中，負電源發生器被 布置為將負電源電壓提供給單片支持IC外部的LNA中的至少一個組件。
10、 根據前述任一權利要求所述的LNA，其中，電壓調節器電路 被布置為提供用于操作單片支持IC外部的LNA的組件所需要的所有 電源。
11、 根據前述任一權利要求所述的LNA，還包括兩個本地振蕩器， 其中，所述單片支持IC還包括AC信號檢測電路，被布置為檢測提供至電源輸入端的電壓信號 的AC分量，并根據所檢測的AC分量提供AC分量檢測信號；以及本地振蕩器(LO)控制電路，被布置為接收AC分量檢測信號， 并根據接收到的AC分量檢測信號選擇地操作兩個本地振蕩器中的一個。
12、 根據權利要求11所述的LNA，其中，所述本地振蕩器控制信 號被布置為通過選擇性地將電源切換至本地振蕩器，來選擇性地操 作本地振蕩器。
13、 根據權利要求11所述的LNA，其中，所述本地振蕩器是MIMIC 振蕩器，每個MIMIC振蕩器要求柵極驅動操作，以及其中LO控制電路 通過切換柵極驅動來選擇性地操作LO。
14、 根據權利要求11至13中任一項所述的LNA，其中，將LO操作 的選擇布置為確定LNA的操作頻帶。
15、 根據前述任一權利要求所述的LNA，其中，所述FET控制電 路被布置為如果發生故障條件，則限制每個FET的漏極電流。
16、 根據權利要求15所述的LNA，其中，所述FET控制電路被布 置為將故障條件下的漏極電流的增長限制為不超過20%。
17、 根據權利要求15或16之一所述的LNA，其中，所述故障條件選自包括下列條件的列表FET柵極短路；FET漏極短路；任何其它 負載故障。
18、 根據前述任一權利要求所述的LNA，其中，所述FET具有各 自的額定電壓，并且所述FET控制電路被布置為給所述FET提供柵 極驅動電壓，并調節每個柵極驅動電壓，以使得每個柵極驅動電壓在 各個FET的額定電壓之內。
19、 根據前述任一權利要求所述的LNA，其中，所述FET控制電 路響應于FET選擇電路而選擇性地禁用的兩個FET包括第一FET，被 布置為處理具有第一極化的接收信號；第二FET，被布置為處理具有 第二極化的接收信號，由此所述FET選擇電路通過選擇性地禁用第一 或第二FET來控制LNA放大哪個接收信號極化。
20、 根據前述任一權利要求所述的LNA，其中，所述FET控制電 路被布置為通過施加柵極電壓以切斷流過FET的漏極電流，來禁用 所選的FET。
21、 根據權利要求20所述的LNA，其中，所述FET控制電路還被 布置為禁用至所選FET的漏極電源。
22、 根據權利要求1至19中任一所述的LNA，其中，所述FET控制 電路被布置為通過禁用所述FET的漏極電源以及給所述FET施加柵 極電壓以將其驅動至低電阻狀態，禁用所選的FET。
23、 根據前述任一權利要求所述的LNA，其中，所述FET選擇電 路包括..用于抑制千擾信號的裝置，其中所述干擾信號包含在提供至 電源輸入端的附加在DC分量上的電壓信號中。
24、 根據權利要求23所述的LNA，其中，用于抑制干擾信號的裝置包括下列中的至少一個..濾波器；以及延遲電路。
25、 根據權利要求11至14中任一項或從屬于權利要求11的權利要 求15至24中任一項所述的LNA，其中，所述AC信號檢測電路包括用于 抑制干擾信號的裝置，其中所述干擾信號包含在提供至電源輸入端的 附加在AC分量上的電壓信號中。
26、 根據權利要求25所述的LNA，其中，所述AC信號檢測裝置的用于寄存干擾信號的裝置包括下列中的至少一個濾波器；電平檢 測器；調制檢測器；以及延遲電路。
27、 根據前述任一權利要求所述的LNA，其中，所述電壓調節器 電路包括過溫保護裝置。
28、 根據前述任一權利要求所述的LNA,其中，所述電壓調節器 電路包括過流保護裝置。
29、 根據前述任一權利要求所述的LNA，包括位于單片支持IC的 外部、并被布置為承載校準電流的校準電阻器，其中，所述FET控制 電路被布置為監視至少一個FET的漏極電流，并通過一對晶體管監視 校準電流，所述晶體管對中的一個被布置為承載漏極電流，另一個被 布置為承載校準電流。
30、 根據權利要求29所述的LNA，其中，所述一對晶體管是成比 例的。
31、 根據前述任一權利要求所述的LNA，其中，所述FET控制電路被布置為將獨立漏極電流和漏極電壓控制提供給FET中的至少兩 個。
32、 根據前述任一權利要求所述的LNA，包括被布置為混合器的FET。
33、 根據權利要求32所述的LNA，其中，所述FET控制電路被 布置為將獨立的漏極電流和漏極電流控制提供給混合器FET。
34、 根據權利要求33或權利要求34所述的FET，還包括混合 器校準電阻器，位于單片支持IC的外部，并被布置為承載混合器的校 準電流，所述FET控制電路適于監視所述混合器校準的電流。
35、 根據權利要求34所述的LNA，其中，所述FET控制電路被 布置為通過一對被布置為承載各自電流的晶體管，監視混合器FET 的漏極電流和混合器的校準電流。
36、 根據任一前述權利要求所述的LNA，包括第一、第二、第 三和第四FET，所述FET控制電路被布置為根據檢測到的DC電平 選擇性地禁用所述第一和第二FET,并將第四FET布置在混合器配置 中。
37、 根據權利要求36所述的LNA，其中，將第三FET布置在放 大器配置中。
38、 一種單片支持集成電路，用于根據前述任一權利要求所述的 LNA。
39、 參考附圖如以上充分描述的一種LNA。
40、 參考附圖如以上充分描述的一種單片支持IC。
全文摘要
一種低噪聲放大器(LNA)，包括多個FET(F1，F2，F3，F4)，被布置為處理放大器所接收的信號；電源輸入端(10)，被布置為用以操作LNA的電能；以及單片支持集成電路(IC)。單片支持IC包括FET控制電路(2)，被布置為監視并控制每個FET的漏極電流；FET選擇電路(3，24，22)，被布置為檢測提供至電源輸入端的電壓信號的DC分量的電平，并根據所檢測的DC電平向FET控制電路(2)提供FET選擇信號。
文檔編號H03F1/26GK101366172SQ200680050075
公開日2009年2月11日 申請日期2006年10月30日 優先權日2005年11月1日
發明者戴維·布萊德博瑞 申請人:賽特克斯半導體公司