專利名稱：大供電范圍的差動線路驅動器的制作方法
技術領域：
本發明涉及差動電壓aw區動器，M別涉; t^fM大供電電壓范圍的應
用中可能同時遇到高的和低的電壓差動輸入電壓信號(LVDS)的驅動器。
背景絲
LVDS是在本領域多年來公知的低壓、小功率差動技術。它定a TIA /EIA-644標準中并且比早先同樣vM^頁^/^知的4^W^(ECL)和RS 422/485 差動驅動器有所^。該改進-"^:包括更低的功率，在大約1.25V的大約350mV 偏移量的更4氐的差動電壓波動。 應用在爭^1^高的逸復，LVDS的高 速運算iMEi^該標準的655Mbps。
圖1示出具有3.5mA電流源的j的LVDS驅動器，該電流源通過H或 者匣式開關4被切換到^l交線電纜或者同軸(co-ax)傳輸線6。該傳3N^^皮等 于^亥傳^^的4^征阻抗的電阻R ^f止以卩JjhA^"(^。典型的^i^電多i^^有 大約100歐^^特征阻抗，因此R將為大約100歐姆。典型的co -ax ^*有 50到75歐#^|阻抗，因此R將為50或者75歐姆。
如果該晶體管4^P是N型MOSFET,并iU、 A高和B低，則Ql和Q4導 ifJLQ2和Q3各自關斷。該3.5mA電流8如圖被引導經過Q1 ，經過傳麟和 終端電阻器R并經過Q4接地。如果R是100歐姆那么將有+350mV的信號從 點10到12通過R和差動電壓接收器14的輸入端。當B點為高并且A點為低， 該電流經過Q2和Q3 ，應J^經過R生^AA 12到10的+350mV信號。在圖1 中，如果Q2和Q3導通，點10將為大約+1^JL^、12將為+U5伏。當Q4導 通時將有相似的狀態，其中點12將為+1伏iU、 10為+1.35伏。簡而言之，在 接收器14的輸入端將有大約+1.175伏的共模電壓(l <^上0.350伏的1/2)。 在示出的例子中，該共模電瓜在U75V，但是也可以#^應用需凌設計為其它 的電平。
圖1B示出的匣式開關則具有為p型MOSFET的上部晶體管。相似的運算
在該電路中發生，除了在該匣式開關的同一側的Al和Bl信號驅動裝置。當 A1為高且B1為低，Q5和Q7導通且Q6和Q8關斷。圖1C、 1D示出的該電 路以一種相似的方i^作。圖1C示出了在所有的匣式開關支線中的p型晶體 管，和圖1D示出了具有XM1NPN型晶體管的開關。相似的PNP型晶體管和 NPN、 PNP 、和甚至MOS晶體管的組合可肯^皮^^。以不同方i^且合的不同 有源H^的其它電^4f為精il^4貞域技術的扭^A員所知。
在圖1A中，如果點A驅動Q2和Q3 (這與B點和Ql、 Q4的關系是相似 的)都開或關，則該開關閾值或者晶體管和供電電M常將要迫使Q1和Q2非 對#^切樹也^1說不在同一個輸入電壓水平)。例如，B高且Q1、 Q4導通， Ql的源極可肯^1在大約+1.350￥，假iitjt Q4的漏極有+1.0V并財350mA通 過100歐姆的電阻R。在這樣的實例中，當B點下降，因為該源板處于不同的 電壓電平但是他們共享相同的柵極信號，因此Q1將在Q4之前很久就切換斷開。 而且，如果B點JE^走低時點A iE^皮驅高，Q3將在Q4關# Q2導通之前導 通。在這個狀態中，Q3和Q4將導通而Q1和Q2將關斷。在這樣的實施例中， 傳輸線6的兩個輸入端將-故同時驅4氐，導致該傳^上波形異常^N^收器14的 輸入端上的共模電平變化。簡而言之，在這個例子中，在點10和12上的該共 模電壓(兩點的平均值)將從1 U75伏擺動。這付號出賄兩個WJi并 且可能與差動信號的恰當^l^目干擾，從而將成為如下所述的電^^聲的來源。
差動接收器電路^:具有^f附的共微制比(CMRR )。在具有"狄的"共 才餅制比的電路的輸入端10和12上的^M共模信號將導致與來自差分輸入的 OUT信號相比更小的OUT信號。但是，在高頻共模信號的情況下，U共模 信號與該差動信號的接^1M目干擾的問題，將會引起數據錯誤，并且可能傳播 EML。
當該傳輸^1承載差動信號的^U支線時，后續的,產生反向電磁場，該 反向電磁場在該g自身的遠端趨于to匕J^目抵消。然而，與jtbt目反，，共模 信號顯i^ ^(i^a的兩個^上并JU殳有抵消Xi。對于共iii言號，)^i械中 ，的有^t^被消除。因此，由共模信號產生的電磁干擾實際JL^高的頻 率處增加，而工業則il4^^高的頻率。
^#共模信"!^、定不變#^1^"益。
該共模問題的一個解決方法是使匣電路中的驅動晶體管的開關對稱切換-
&目同的時間以W目同的^r入電壓電平。另一個方法是在提供最小化該消皿 果的裝置的同時M不同的開關閾值。
當相同的^^區動器與高電^M言號和供給電壓(例如TTL電路) 以及與LVDS信號和供給電壓-^^頓時，另一個問題出現了。當較低的條 電平被使用時，皿輸線連接到供電電壓的堆疊裝置上有電壓損失。這減少了 驅動到銜洛的可用電壓并減少了終端電阻兩端的可用輸出電壓信號。減少的驅 動也減少了該g的頻率容量。這一容量的損失部分地歸咎于減少的可用電流， 即用絲由相關裝置的樹導通電IS4區動該電容量的電流。它將有利于輛這 些多樣的信號電平并最小化該消M果。
美國專利6281714B1 ('715X^了在差動驅動器的一^4貞域中的眾多專利。 該'715專利指出了一些前面討^it的爭淪點和問題。該'715專利指出尤其是在 ^/^給電壓時，差動驅動器由于缺乏來自電源的驅動電流而必須慢下來。當供 電電壓低并且當閾值和在導通的MOSFET中的串聯電阻等的下降限制了在驅
上述問題當M^iU^。在j電5^^-^t狀態;另一種狀態:換'的:i^呈中，該，715 通過經由該匣式開關向該差動輸出端4^供額外的電^ft^區動從而解決了該變慢。 該額外電流與^W技術中的典型的電流源并列。然而，，通過經由該匣式開關 晶體管提供電流，由于該晶體管的"堆疊，，-一個在另一個^Ji，其中^/f門的電壓 ,加并且提供了供電電壓的下限，因此該'715專利仍然在低電源電壓電平具 有局限性。
LVDS電5^—^^^+2.4伏電源電壓和在大約+1到大約+1.4伏之間切換。 但是經常地，LVDS驅動^^b^其它的使用更高的電源電壓和更高的信號電 平的邏輯族產生的輸入信號。例如，驅動點A和B(顯然的來自真實或非真實的 電源)的0到+5V或者0到+3.6V的TTL信號可*&4區動LVDS ^4區動器。
從高電平邏輯族，如TTL ,以及從^il輯電平族，如LVDS和ECL(發射 ^M^邏輯)和RS 422/485電路，""^收信號將是有利的。
本發明在提供與供電電壓的ii^和范圍有關的好處的同時解決*技術中 的問題。
發明內容
鑒于上述背景技術，本發明在驅動連接到傳輸線的一個差動輸出端的差動 匣式開關的邏輯狀態轉換的過程中向差動輸出端提供補充或者附加的電流。差
動輸入信號驅動該匣式開關的輸入端，并^ltil^^換的過程中該補充電沐^Ll 接增加到該輸出端。以這種方式，通過供應該附加電流的電路的電壓降沒有增 加該開關或者其它的電源的電壓降。
在一個優逸的實施例中，串聯開關連接該差動輸入信號到該匣式開關的輸 入端，并JLii些開^A被"H吏肯^T入信號控制的。
在另一^Ht^的實施例中，本發明的電路和處現jt電源電壓變化時還提供
一個穩定的共才練出電平。 一個緩沖放大器^'J該差動輸出并提^"頓置信
號到J^i^下拉電流中之一，其中該實施例^#^亥差動輸出信號在一個穩定的 共模電壓電平。
那些精ii^域技術的^t^A員^^理解，盡管以下的詳細說明將要參考 i兌明性的實施例、附圖、和使用方法進一步說明，^a^L發明并不意p^局限
于這些實施例和使用方法。更確切地說，本發明涉及廣泛的范圍并且意欲凈ic^: 義為僅如在所附的相^要求中陳述的那樣。
本發明下面的描述引用這些附圖，其中
圖1A、 1B 、 1C和1D是_-^的差動匣式開關^4區動電路的*#^ 圖2是種'說明本發明的差動驅動電路；
圖3是4^']說明賄技術與本發明相比的局P艮性的波形圖；以及
圖4是種'H兌明本發明的一個妙完整的電路圖。
圖2是說明本發明的實施例的電路原理圖。例如，M者OUTP高，且 OUTM^^者OUTP低而OUTM高時，如果電源電壓是3.0V左右，則A點 可育M皮iS^^+1.6V左右。如果INP和INB 4切換并<^ 通過+1.5￥, / M目
W向，則Pl和P2辦關斷(如tt^T技術的電路中)并ju殳有電^a供給
輸出負載。相似的，B點可能位于+0,3V左右，并且當EVP和INB都為+l,5V 時，Nl和N2 ##導通。^il種情況下，該上拉晶體管將不向輸出^H供電流,
7
并且兩個下拉晶體管#1^拉低兩個輸出端。因為沒有電^14在于Nl和N2中， 這些晶體管的兩端也將不存在壓降，并且因此兩者可能進一步下降。例如， OUTM為0.4V并且如果N1下降O.IV,當沒有經過N1的電;;i4在時，OUTM 可能下降到0.3V。
然而，增加N3和N4以提供補充電^JijNl和N2來抵消上i^L果。例如， 如果OUTP為高并且OUTM為低，那么INP為高，導通N1關斷P1， INB為 低，導通P2而關斷N2。如果INB增^'J+1.5V， N2將導通而P2關斷。INP 下降到+L5V， Nl保持導通而Pl仍然不導通。此時，Nl和N2分別驅動OUTM 和OUTP為低。INB ^區動N4的柵極并提供驅動OUTM為高并抵消Nl仍然 ^i導通的^的電流。當EVP ■變低，Nl將關斷并且4^Mt OUTM為高而 OUTP為低的最終穩t泉。相似的，當相反的情;;LiLl時(INP變高和INB變 低)，N3將提供電流以驅動OUTP為高，抵消一部分N2保持導通的情況。
圖2中的電5^f^J N3和N4來解決上述討論的轉換問題。然而，另一個電 路可肯沐高于電源軌電壓的一半的不同的輸出共模電壓。^il種情況下，當輸 入端在切換電平處;Ut相等時，兩個輸出端可肯W^^I^M嘗的械，而不是 上面描述的下拉。在那種情況下，P3和P4是源協販器，其可以被加AiMl 供附加的下拉電流以抵消這個問題。
圖3說明了*技術中匣式開關的典型的輸出波形，VOUTl和^I本發明 的匣式開關的典型的輸出波形，VOUT2。正如以上的討論，VOUT1示出了大 約+(UV的下降30，和上述的邏輯電平轉換期間的電壓反彈32。 VOUT2示出 與向輸出端4^^補充電流的N3和N4源極多M器相同的波形。該M真實地除 去了任何下降狄彈，使該轉換單調、平穩、和更快，并且使更大的電壓供給 范圍成為可能。
在其它沒有示出的電路中，NMOS和PMOS晶體管都可以與雙極晶體 管結合用于匣式開關和補充電流源。
除了上述內容，本發明的一個優點是提高了差動驅動器的電路逸變，而且 該提高的i4^1在比^^支術的線^4區動器的電源電壓更寬的范圍上提供的。 本發明提供了直接到輸出端的電流并減少了在輸出端和電源之間的設備堆疊。 i^L許本發明在使用低電源電壓時提供更高的電流到輸出端，并且更高的電流 增強了信號的完整性和電路速度。
圖4是示出本發明的圖2的功能完整的電路實施例。該度式開關晶體管是 下拉NMOS晶體管N13、 M0和Ji^iPMOS晶體管P4和P5。該補充電流由 上拉NMOS源Wl5i器N9和N7提供。
SW1包含N11和P10，它們是形成串聯開關的并聯晶體管。當圖4的電路 被使能時，EN為高，驅動N11導通，而ENB為低，驅動P10導通。兩個晶體 管提側錄通串聯電阻，并連接INP到N13的柳歐。存在許多相同的開關對， SW2、 SW3、 SW4、 SW5、和SW6，當EN為真高并且ENB為低時，它們為 INP和INB提側氐電FJL3^至。
EN和ENB A^t活和不激活該電路的控制輸入端。該功能沒有在所討"^ 先前的電路中^^1。當禁用時，EN為低，偏壓關斷Nll， ENB為高，偏壓關 斷PIO。以相似的方式，全部的SW開關被EN和ENB偏壓關斷。因為所有 SW開關被偏壓關斷，防止n和p型匣式晶體管的^ l浮置。ENB變高使N31 導通，并且N31驅動N13的艦使N13關斷。相艦，EN為似而驅動導通 P20,并且P20驅動匣式開關晶體管P4的Wl為高而使P4關斷。相卄她，匣 式開關晶體管N10和P5分別被N14和Pl驅動關斷。
同樣，當圖4的m4區動器沒有被4吏能時，提供補充電^tJ'J輸出端的晶體 管N7和N9凈皮禁用。N20和N21通過ENB為高而被導通，并且它們分別關斷 N7和N9。
放大器電路44接收該差動驅動器的輸出OUTP和OUTM和BIAS參考信 號，并，出控制電壓用于共,出信號46。該信號46驅動N15和M6的柵 極以控制它們的聯合電阻。當OUTP和OUTM的共模電平變化時，緩沖器44 的,變化以在供電電壓的變化時^# OUTP和OUTM的穩定的共模電平。 在一優選實施例中，當供電電壓約為2.5V時，該共模輸出電壓設計成約為 1.25V。
緩沖器50輸出信號52,該信號驅動P15和P16的^JM^制流經匣式開 關和傳,48的電流源。
應該理解的是，以上描述的實施例^M是怍為例子介紹的，因此多種變 化和選^^i可能的。特別地，B有源器件、不同^feL性的i殳^^和組合對于^fr通 4^員域技術的技^員是熟知和可以理解的。實踐中的^^設計也可以,戰善 而實5t^發明。因此，本發明的范圍應該被廣J^k^L為僅如以下所附權利要求 所闡明的而械定義。
權利要求
1、一種差動線路驅動器，包括:匣式開關，用于向差動輸出提供上拉電流和下拉電流，該匣式開關被設置為接收差動輸入信號并輸出差動輸出信號，用于當該上拉或者下拉電流中的一個減小時在該線路驅動器的邏輯狀態變化期間向該差動輸出提供補充電流的裝置。
2、 如;M'決求1所述的差動Wl區動器，進一步包"l^^使能信號的節點， 該使能信號,^^接到該線路驅動器，以使能或者禁用該差動M5M區動器電 路。
3、 ^5^'J^求2所述的差動^M區動器電路，進一步包括 被辦ifc^接在差動輸A^i亥匣式開關的相應的輸入端之間的串聯開關，其中該使能信號激活該串聯開關。
4、 如^^'j要求1所述的差動線路驅動器，進一步包^f。下裝置，所ii^置 禁用所^于4^供補充電流的裝置。
5、 如沖X^，溪求1所述的差動,區動器，進一步包拾 被設置為提供上擇電流并汲取下拉電流的電源電壓，其中供電范圍在1.6V以上。
6、 4wM，J^求1所述的差動^^區動器，進一步包拾緩沖器，被i殳置為接i^;斤述差動輸出并提M置該匣式開關中的J^者 下拉電琉之一的信號，從而在大電源電壓范圍上^#^定的共模渝出電平。
7、 一種差動^5^區動器，該差動^M區動^^t兩^TA^之間承載的 差動輸入并提供兩條渝出*之間承栽的差動輸出，該差動線路驅動器包括兩個第一晶體管，頭^自定義了控制節點并各自定義了第一節點和第二節 點，其中控制節點上的信號辦地決定了通過晶體管從第一節點到第二節點的 導電性，且其中第一節點功能1 > ^接，用于將該電流源連接到第一節點的裝置，電;H兩個附加晶體管，各自定義了控制節點且各自定義了第三節點和第四節點， 其中在該控制節點上的信號,地決定了經過附加晶體管從第三節點到第四節點的導電性，且其中第四節點功能l^M^b^接，用于連接電流^#第四節點的裝置，且其中每個第一晶體管的第二節點連 接到該附加晶體管的第三節點，且其中這些連接限定了該差動輸出，連接在四個晶體管的每個控制節點和一個輸入信號之間的開關，其中當輸 入信號處于一種邏4W態時該輸出被驅動到特定的邏IW態，且當該輸入的邏 躲態變為相反的邏糾態時，該輸出的邏鄉態也 。
8、 一種用于響應差動輸入信號來差動船區動傳輸線的方法，該方法包括 引導差動輸入信號到匣式開關，該匣式開關被iM為輸出差動輸出到傳輸線，將Ji4i電^^下拉電j;^^接到匣式開關，該匣式開關將J^p下拉電流引 導到差動輸出，在該差動輸入與輸出信號的邏W^態變^ttl間，當該J^者下拉電^U: 一減小時向該差動輸出提供補充電流。
9、 如權矛漆求8所述的方法，進一步包^f吏能該差動^4區動器電路。
10、 如^U，J要求8所述的方法，進一步包括通過串聯開關辦^tMf該差動輸Ai^接到匣式開關的相應的輸入端，以及 使能該串聯開關。
11、 3wM，J^求8所述的方法，進一步包括禁JL^供補充電流。
12、 如擬'J要求8所述的方法，進一步包拾提供電源以提供該上粒電流并汲取該下拉電流，其中該電源的范圍為1.6V 以上。
13、 如^f'J^"求8所述的方法，進一步包拾 放大提m置信號的差動輸出，連皿置信號到Ji4iiL者下拉電流之一以^Wf急定的共模渝出電平。
14、 如W'J^求8所述的方法，進一步包拾 響應使能信號禁止差動輸入信號到達該匣式開關，和 響應該使能信號禁止補充電流到達差動輸出n
全文摘要
具有補充電流源(N3，N4；P3，P4)的差動傳輸線路驅動器，其克服當該驅動器的邏輯狀態被切換時的切換異常和電磁問題。在邏輯轉換的過程中，被引向該驅動器的輸出端(out P，out M)的電源(P1，P2；N1，N2)可能被阻止傳送它的電流。本發明提供一補充電流，其在該轉換周期中被激活以提供缺失的電流。本發明揭示的內容還詳述了一種保持穩態共模輸出電平的共模電路，以便在該驅動器的電源供給改變時幫助控制電磁干擾問題。
文檔編號H03K17/16GK101385242SQ200680027203
公開日2009年3月11日 申請日期2006年7月17日 優先權日2005年7月25日
發明者S·M·馬卡盧索 申請人:快捷半導體有限公司