專利名稱：緩沖電路的制作方法
技術領域：
本發明涉及一種緩沖電路，特別涉及一種DA變換器的模擬輸出緩沖 器。本發明適用于特別是使用于液晶顯示裝置的輸出緩沖電路，特別是通 過低溫多晶硅(LTPS)技術在液晶顯示裝置的玻璃基板上同時制作的輸出緩 沖電路。
背景技術：
關于以往所使用的連接在DA變換器輸出的模擬緩沖電路，如圖7的 電路圖所示，已知通過將3級反相放大器(反轉放大器)以電容連接以及負反 饋連接而構成。
在以下各圖中，通過在柵極端子標以小圈來表示P溝道MOS晶體管。 該模擬緩沖電路具有第1反相器，其包含在電源Vdd與接地Vss之 間串聯連接的P溝道MOS晶體管PT1與N溝道MOS晶體管NT1;第2反 相器，其包含同樣串聯連接的晶體管PT2與NT2;以及第3反相器，其包 含串聯連接的晶體管PT3與NT3。晶體管PT1與晶體管NT1的柵極共用連 接點經由電容器C1連接在輸入端子，晶體管PT1與NT1的連接節點N1、 和柵極共用連接點之間設'置有第i開關SW1。
同樣地，連接節點N1、和晶體管PT2及晶體管NT2的柵極共同連接 點之間連接有電容器C3。該晶體管PT2與晶體管NT2的柵極共用連接點、 和晶體管PT2與晶體管NT2的連接節點N2之間設置有第2開關SW2。
進而，連接節點N2、和晶體管PT3及晶體管NT3的柵極共用連接點 之間連接有電容器C4。該晶體管PT3與晶體管NT3的柵極共用連接點、和 晶體管PT3與晶體管NT3的連接節點N3之間設置有第3開關SW3。節點 N3為輸出節點V0UT。
電容器C1的輸入端子的相反側經由電容器C2以及第4開關SW4連接 在節點N3，由此形成負反饋路徑，并經由開關SW5向電容器C2與開關SW4 的連接點供給參照電壓Vref。
如此，在該模擬緩沖電路中，電容連接3級的反相器，由此構成負反 饋電路。
接著，就該電路的動作加以說明。
首先，在進行初始化以及待機(standby)時的動作的待機模式(也稱設 定模式)中，接通開關SW1、 SW2、 SW3、 SW5，斷開開關SW4。由此，通過供給參照電壓Vref而充電電容器C2、 C3、 C4。
接著，在作為緩沖器進行動作的主動(active )模式時，斷開開關SW1、 SW2、 SW3、 SW5，接通開關SW4。由此，對應于輸入電壓驅動晶體管，在反相器各級反轉的信號傳遞至次一級，輸出點VouT呈現反轉輸出。
圖8是表示以往的模擬緩沖電路的其他例的電路圖。該電路揭示在下 述非專利文獻1。
該緩沖電路大致包括3個部分。
首先，第l部分為電流源電路，通過串聯連接在電源Vdd與接地Vss 之間的4個晶體管PTll、 PT12、 NTll、 NT12構成。即，源極連接在電源 Vdd的晶體管PT11的柵極與漏極相連接，晶體管PT12的源極連接在該漏 極，其柵極連接在接地Vss，晶體管NT12的漏極連接在晶體管PT12的漏 極，其柵極連接在電源VDD。晶體管NTll的漏極連接在晶體管NT12的源 極，其漏極連接在源極，源極接地。
該電流源電^各產生電流11 。
接著，第2部分為運算放大器(OperationalAmplifier)。該運算放大器包 括2個放大器，在第l放大器中，電流源電路的晶體管PT11與柵極共用連 接，源極連接在電源Vdd的偏圧晶體管PT21的漏極連接有2個晶體管PT22 以及PT23的源極，在它們的漏極連接有柵極共用連接的2個N溝道晶體管 NT21以及NT22的漏極，它們的源極都接地，作為負載晶體管而發揮作用。
以與以上結構對稱的形狀構成另一個第2放大器。
在該放大器中，在偏壓晶體管NT33的漏極連接有2個差動晶體管NT31 以及NT32的源極，在它們的漏極連接有2個負載晶體管PT31以及PT32 的漏極，2個負載晶體管PT31以及PT32其柵極共用連接，且各源極連接 在電源VDD。
向晶體管PT23以及NT31的柵極供給輸入VIN。另外，差動對的另一 側的晶體管PT22以及NT32的柵極連接在作為輸出點的節點NIO。設有漏極連接在該節點N10且源極連接在電源Vdd的P溝道晶體管 PT41，以及漏極連接在節點N10且源極連接在接地Vss的N溝道晶體管 NT41,它們構成反轉電路。晶體管PT41的柵極連接有右側的放大器輸出， 晶體管NT41的柵極連接有左側的放大器輸出。
在該電路中，具有以電流源進行穩定驅動的運算放大器，故而以1級 的反轉電路也可獲得穩定的緩沖輸出。
非專利文獻1: "2-inchqVGA SOG-LCD employing TS-SLS" , Kook Chul Moon, et al., Digest of Technical Papers, AM-LCD04, 2004年有源矩陣液晶顯 示裝置研討會，2004年8月25-27曰。
發明內容
發明要解決的問題
但是，以往的結構依存于制程(process)而存在消耗功率較大的問題。 特別是，待機模式時流動與運作模式時同樣的電流，故而存在整體消耗功 率大的問題。
另外，在通過低溫多晶硅(LTPS)形成電路元件的情況下，由于制程而 晶體管特性(導通電阻)產生不均，其結果為，存在消耗功率的不均變大的問題。如此的消耗功率的不均在圖8中所見的4個晶體管的串聯電路等中顯 著。并且，該消耗功率的不均與外部基準電流源的穩定性或供給能力等無 關，而與晶體管特性本身有關，因而控制或者調整困難。以上情形在通過 圖7加以說明的以往例中也相同。
因此，本發明的目的在于提供一種模擬緩沖電路，其可抑制制程引起 的晶體管導通電阻的不均導致的消耗功率的不均，并可獲得大的驅動力。
用于解決問題的手段
本發明的緩沖電路具有
經電容耦合的奇數級的反轉放大級；
負反饋電路，其自上述反轉放大級的最終級輸出端向第 一級輸入端進行負反饋；
基準電流供給源；
第l開關，其設置在各反轉放大級之間；以及
第2開關，對于至少最終級的負載晶體管以選擇性地構成上述基準電
流供給源及電流鏡電路的方式連接。
發明的效果
設置切換待機模式與主動模式的第1以及第2開關，在待機模式時通 過與基準恒流源耦合的電流鏡晶體管流過恒定電流，因而，即使制程偏差 大，如果基準電流源穩定，則也可減少模擬緩沖電路的消耗功率。
圖1是表示本發明的模擬緩沖電路的一實施方式的電路圖。
圖2是表示圖1中說明的模擬緩沖電路的變形例的電路圖。
圖3是表示將本發明適用于圖8所說明的以往的模擬緩沖電路的實施 方式的電if各圖。
圖4是表示本發明的模擬緩沖電路的其他實施方式的電路圖。
圖5是示意性地表示以往的緩沖電路的概略電路圖。
圖6是表示消除圖5中的問題的結構的概略電路圖。
圖7是表示以往所使用的典型的模擬緩沖電路的電路圖。
圖8是表示以往的模擬緩沖電路的其他例的電路圖。
標號說明
PT P溝道MOS晶體管 NT N溝道MOS晶體管 C 電容器 SW 開關
具體實施例方式
以下，參照
本發明的幾個實施方式。
實施例1
圖l是表示本發明的模擬緩沖電路的一實施方式的電路圖，其是對圖7 的結構加以改良。故而，對于與圖相同的構成要素附以相同參照編號，省 略其詳細i兌明。
在本實施方式中進而設置P溝道晶體管PT4構成的恒定電流Iref的基準電流電路，將各反相器中P溝道晶體管PT1、 PT2的各柵極與基準電流源的 晶體管PT4的柵極連接而構成電流鏡。其結果，晶體管NT1、 NT2、 NT3
并非以往的互補型反相器，而成為源極接地型反轉放大器。另外，就晶體
管PT3而言，經由開關SW6與基準電流源的晶體管PT4的柵極連接，但該 開關SW6導通時晶體管PT3同樣地構成電流鏡。另外，晶體管PT3的柵極 并非如以往般連接在電容器C4與開關SW3的連接點，而是經由電容器C5 連接在晶體管PT2的漏極(節點N2)。
就該電路的動作加以說明。
待機模式時導通開關SW1、 SW2、 SW3、 SW5、 SW6,斷開開關SW4。
由此，各反相器上側的各晶體管PT1、 PT2、 PT3作為電流鏡電路動作， 故而流過少的電流，另一方面，電容器C2由基準電壓源Vw充電。接著， 通過斷開開關SW1、 SW2、 SW3、 SW5、 SW6，導通開關SW4,而成為主 動模式，輸入信號V!n由各反相器及C1、 C2的反饋環路所反轉，作為輸出
信號Vout被取出。
此時，最終級的電流鏡的晶體管PT3也作為放大器起作用，所以可增 強驅動力。
圖2是圖1所說明的模擬緩沖電路的變形例，其除了圖1所示的結構 夕卜，還在節點N1與接地Vss之間設置有柵極與漏極相連接的N溝道晶體管 NT4。
該晶體管NT4是保證動作用的晶體管，在漏極側的電位稍有上升時即 會導通，輔助第1級的反轉放大器確實地動作。
圖3是表示將本發明適用于通過圖8加以說明的以往的模擬緩沖電路 的實施方式的電路圖。在該圖中，對于與圖1對應的構成要素，附以相同 參照編號而省略其詳細i兌明。
與圖8不同的部分為，設置由P溝道晶體管PT51構成的恒定電流Iref
的基準電流電路，替代電流源電路而變更為構成電流鏡的晶體管PT11與源 極接地型放大器NTll，進而在以往的反轉放大器(PT41以及NT41)的下游 側進而設置構成另一個電流鏡的晶體管PT42，在其漏極與節點Nil之間串 聯連接開關SW2，在晶體管NT32的柵極與晶體管PT41的連接點N10與節 點N11之間串聯連接開關SW3,在Nl0與接地Vss之間串聯連接源極接地 的晶體管NT41及開關SW1,在節點Nil與輸出端子VouT之間設置開關 SW4。另外，源極接地的新晶體管NT41的柵極連接在電流鏡NTll的柵極。
若就如此結構中的動作加以說明，則待機模式時導通開關SW1及SW2,斷開開關SW3及SW4。由此在構成電流鏡的晶體管PT22、 PT22、 PT42中僅流過微小的基準電流，電路內各節點成為初始狀態。
接著，若斷開開關SW1及SW2，導通開關SW3及SW4則成為主動模 式，對應于輸入信號VjN,在3級的反轉放大級NTll、 NT41、 NT42進行 反轉放大。根據以上結構，通過電流鏡供給電流，不具有流過大電流的電 流供給電路，故而整體的消耗功率減少。
另外，不具有如以往的4個晶體管的串聯電路構成的電流供給電路， 故而在以LTPS制程制作電路的情況下，也不會產生由制程引起的晶體管導 通電阻的不均導致的消耗功率的不均。
圖4是表示本發明的模擬緩沖電路的其他實施方式的電路圖，其進一 步發展圖1所示的實施方式。
該電路與圖l所示的實施方式相同，具有3級源極接地放大器NT101、 NT102、 NT103，它們分別經由電容器C103以及C105而耦合。另外，具有 2個基準電流源，其一由源極連接在Vss線，且柵極與漏極相連接的晶體管 NT101構成，供給第1基準電流U。另一個由源極連接在電源VDD,且柵極與漏極相連接的晶體管PT104構成，供給第2基準電流Iref2。
晶體管NT104的柵極經由開關SW101,與構成第1級放大器的晶體管 NT101的柵極相連接，若斷開開關SW1則該2個晶體管也作為電流鏡而發 揮作用。在漏極連接在晶體管NTIOI的漏極的負載晶體管PT101的源極側 連接有晶體管PT105,該晶體管PT105的源極連接在VDD，柵極與漏極相連 接，且進而連接在晶體管PT101的漏極。柵極與該晶體管PT105共用連接， 且源極與電源Vdd相連接的晶體管PT106與晶體管PT105共同構成電流鏡， 其漏極連接在柵極與晶體管PT101的柵極共用連接的晶體管PT102的源極， 該晶體管PT102的漏極連接在構成第2放大器的晶體管NT102的漏極。第 2開關SW102連接在晶體管NT102的柵極與漏極之間。
晶體管NT102的漏極連接有二個電容器C104、 C105,電容器C104的 另一端經由開關SW103連接在輸出端V0UT,并且連接在晶體管NT103的 柵極。另夕卜，電容器C105的另一端經由晶體管PT103的柵極及開關SW104， 連接在晶體管PT104的柵極。晶體管PT103的源極連接在電源VDD。
輸入VIN經由電容器C101連接在晶體管NT101的4冊極，并且經由電 容器C102,進而經由開關SWl06連接在基準電壓Vref，并且經由開關SW105連接在輸出端V0UT。
接著，就該電路的動作加以說明。
待機模式時導通開關SWIOI、 SW102、 SW103、 SW104、 SW106,斷 開開關SW105。由此，在形成各電流鏡的晶體管PT103以及NT101中僅流過基準電流Iref2以及基準電流Irefl,故而可抑制消耗功率。
主動模式時，斷開開關SWIOI、 SW102、 SW103、 SW104、 SW106, 導通開關SW105。由此，3個反轉放大器以及CIOI、 C102構成的負反饋將 輸入信號反轉，并取出輸出。此時，最終級的晶體管PT103通過斷開開關 SW104發揮放大功能，故而可增大驅動力。
接著，就緩沖電路中的穩定性加以考察。
圖5是示意性地表示以往的緩沖電路的圖，具有3級的反轉放大級Al 、 A2、 A3,各放大級之前配置有電容器C1、 C2、 C3，成為電容耦合。
通常，為確保緩沖電路的動作穩定性，實施負反饋(Negative Feedback: NFB),如圖5所示，自輸出側向輸入側設置有電容器C5構成的反饋電路。 另外，在中間級的放大級A2中，常在其兩端之間設置相位補償用的作為所 謂鏡電容器的電容器C5。
但是，該電路結構存在相位余量(margin)不充分的情況。例如相位余 量會降低至22。。
一般而言，為獲得充分的動作穩定性，相位余量必須為45。以上，若其 較少則輸出會產生振鈴或振蕩。相位余量22。為非常低的值，動作穩定性低， 易振蕩，過渡特性波形易產生振鈴。
因此，如圖6所示，除去以往的相位補償用電容器C4，并且分別將柵 極與漏極相連接的PMOS晶體管Pl與NMOS晶體管Nl連接在第1級反轉 放大級的輸出。
由此，可降低第1級反轉放大級的輸出點中的阻抗，相位余量可達到 60°以上，穩定性方面可大幅度改善。
將這樣的用于提高穩定性的PMOS晶體管及NMOS晶體管連接在第1 級放大器輸出點，在上述各實施方式中也同樣有效。
在以上說明的各實施方式中具有3個使信號反轉的部分，優選將本發 明適用于3以上的奇數級。即，除以負反饋為前提而必須為奇數級之外， 反轉部僅為1級則存在增益不足的情形，緩沖器的輸出電壓的精度或驅動
能力不足，故而并不理想。另一方面，即使反轉部的級數較多，仍存在增 益過高或各反轉部中相位延遲等的影響較大等壞影響，故而反轉部3級被 認為在增益、穩定性方面最易取得平衡，但是并不限定于此，也可適用于 具有奇數級的反轉放大器。另外，最終級的放大器的一部分通過開關選擇， 在待機模式時必然進行電流鏡動作，但是在主動模式時作為反轉放大器的 一部分而發揮作用，可任意選擇。
另外，在上述各實施方式中，基準電流源的電流值固定，但也可根據 設計者的選擇加以決定，將其設定為小電流以相對于主動模式時的驅動力 更優先考慮減少待機時的消耗功率，或者設定為大電流以適當地減少待機 時的消耗功率而增加主動模式時的驅動力。進而，也可將如此的設定程序 化。
權利要求
1.一種緩沖電路，其特征在于具有經電容耦合的奇數級的反轉放大級；負反饋電路，其自上述反轉放大級的最終級輸出端向第一級輸入端進行負反饋；基準電流供給源；第1開關，其設置在各反轉放大級之間，對應于動作模式進行切換；以及第2開關，其對應于動作模式，對于至少最終級的晶體管以選擇性地構成上述基準電流供給源及電流鏡電路的方式連接。
2. 如權利要求1所述的緩沖電路，其特征在于，上述反轉放大級為源 極接地放大器。
3. 如權利要求1或2所述的緩沖電路，其特征在于，上述反轉放大級 之前具有運算放大器。
4. 如權利要求1所述的緩沖電路，其特征在于，上述反轉放大級具有 放大部分及主動負載部分，該主動負載部分以如下方式構成通過上述開 關的操作，在待機模式時形成上述基準電流供給源及電流鏡電路，在主動 模式時成為相對于放大部分的放大器。
5. 如權利要求1所述的緩沖電路，其特征在于，連接P溝道MOS晶 體管及N溝道MOS晶體管，在上述反轉放大級的中間級的輸入節點分別連 接所述P溝道MOS晶體管及N溝道MOS晶體管的柵極與漏極，且將它們 的源極連接在基準電位。
6. 如權利要求1至5中任一項所述的緩沖電路，其特征在于，上述基 準電流供給源具有P溝道MOS晶體管用及N溝道MOS晶體管用的兩種。
全文摘要
本發明提供一種緩沖電路，其可抑制特別是由制程引起的晶體管的導通電阻偏差導致的消耗功率偏差，且可減少消耗功率，并且可獲得大的驅動力。該緩沖電路具有經電容耦合的奇數級的反轉放大級、自上述反轉放大級的最終級輸出端向第一級輸入端進行負反饋的負反饋路徑、基準電流供給源、設置在各反轉放大級之間的第1開關、以及對于至少最終級的負載晶體管以選擇性地構成上述基準電流供給源及電流鏡電路的方式連接的第2開關。
文檔編號H03F3/30GK101204008SQ200680020638
公開日2008年6月18日 申請日期2006年6月8日 優先權日2005年6月10日
發明者松木史朗 申請人:統寶香港控股有限公司