專利名稱：耦合式環形振蕩器及其布置方法
技術領域：
本發明涉及環形振蕩器以及用于布置環形振蕩器的方法，且更 具體而言，涉及一種使用多個環形振蕩器且能夠生成高精度相位信 息的耦合式環形振蕩器以及用于布置該耦合式環形振蕩器的方法。
背景技術：
為了在諸如DVD (數字通用光盤)的光盤媒質上記錄信息，需要 生成用于抑制寫入信號的干擾的特定寫入操作波形。這種特定寫入 操作波形的生成要求比寫入數據速率的四十分之一 更精確的高精度 相位信息。然而，難以通過單個反相器鏈(環形振蕩器)來實現這 種非常精確的相位精度，這是因為單個反相器鏈的相位延遲比單個 反相器電路的延遲短。因此，傳統上使用多個環形振蕩器并通過相 位耦合電路連接環形振蕩器中的相應反相器電路，以便稍微改變每 個環形振蕩器的輸出相位，由此產生比可以通過單個環形振蕩器生 成的相位信息更精確的相位信息(例如，參見專利文獻1、 2和3)。還提供了其中連接多個電阻器的電阻器環，電阻器環中的電阻器 的連接點與所連接的多個環形振蕩器中的相位延遲元件的連接點相 連接，由此產生精確的相位信息(例如，參見專利文獻4)。專利文獻l:專利第550030號的說明書專利文獻2:美國專利第5475344號的說明書專利文獻3:美國專利第5717362號的說明書專利文獻4:美國專利申請公開第2006/0049879號的說明書發明內容然而，在其中環形振蕩器中的相應反相器電路通過相位耦合電路 而連接的傳統布局中， 一些信號線的布線長度大大增加，且因而只 有一些反相器電路處于重負載下。這種布局錯誤導致反相器電路驅 動定時的變化，使得難以生成高精度的相位信息。因此考慮到上述問題，本發明的 一 個目的是提供 一 種耦合式環形 振蕩器，其包括多個環形振蕩器且能夠生成高精度的相位信息。本 發明的另 一 目的是提供 一 種布置該耦合式環形振蕩器的簡單方法。為了解決上述問題，本發明的耦合式環形振蕩器包括n個環形 振蕩器，每個環形振蕩器包括m個反相器電路；以及相位耦合環路， 在該環路中mx n個相位耦合電路彼此連接而形成環路，每個相位耦合電路以某 一相位模式耦合兩點的信號相位，其中反相器電路彼此 連4妄的連4妄點和相位耦合電^各彼此連接的連4妻點雙射連接；以及每 個反相器電路都連接在以某一比率將相位耦合電路分成兩部分的兩 點之間。然后，n個環形振蕩器中的每個環形振蕩器的m個反相器電路彼 此連接的連接點與mxn個相位耦合電路彼此連接的連接點雙射連 接；且每個反相器電路都連接在以某一比率將相位耦合環路中的m xn個相位耦合電路分成兩部分的兩點之間。因此，所有的反相器電路具有基本相同的布線長度，允許生成高精度且良好的相位信息。 具體而言，每個相位耦合電路都以反相才莫式耦合兩點的信號相位；且每個反相器電路都連^妄在將相位耦合電^各分成n個相位耦合 電路和nx ( m-1 )個相位耦合電路的兩點之間。同樣，具體而言，每個相位耦合電路都以共同模式耦合兩點的信 號相位；且每個反相器電路都連接在將相位耦合電路分成n x (m-1) /2個相位耦合電路和nx (m+l) /2個相位耦合電路的兩點之間。本發明的用于布置耦合式環形振蕩器的方法包括以下步驟(a ) 連接m x n個基本單元，每個基本單元都包括相位耦合元件和電路元件，其中該相位耦合元件對應于在相位耦合電^各的兩端連接的兩個 半電路(half-circuit ),每個半電路等效于以反相沖莫式耦合兩點 的兩個信號相位的相位耦合電路的 一半，該電路元件包括反相器電 路，在反相器電路中輸入端子或輸出端子連接到兩個半電路彼此連接的連接點，且m x n個基本單元連接成環路使得每個相位耦合電路都形成在相位耦合元件中的相鄰相位耦合元件之間；以及(b)在相隔(n-1)個基本單元的任意兩個基本單元中，將兩個基本單元中一個基本單元的反相器電路的輸入端子與另一基本單元的反相器電路的輸出端子相連接。然后，將mxn個基本單元適當地布置以形成環^各，每個基本單元都包括相位耦合元件和反相器電路，由此獲得上述的耦合式環形 振蕩器，該耦合式環形振蕩器包括n個環形振蕩器，在每個環形振 蕩器中m個反相器電路-波此連接；以及相位耦合環^^，其中fflxn個 相位耦合電路連接成環路。本發明的另 一種用于布置耦合式環形振蕩器的方法包括以下步 驟(a)連接mxn個基本單元，每個基本單元包括相位耦合電3各 和電路元件，該相位耦合電路用于以某 一 相位模式耦合兩點的兩個 信號相位，其中電^各元件包括反相器電路，在反相器電路中輸入端 子或輸出端子連接到相位耦合電路的一端，以及m x n個基本單元連 接成環路使得相位耦合電路彼此連接；以及(b)在相隔(n-1)個 基本單元的任意兩個基本單元中，將兩個基本單元中一個基本單元 的反相器電路的輸入端子與另一基本單元的反相器電路的輸出端子 相連4姿。具體而言，每個相位耦合電路都以反相模式耦合兩點的信號相 位；且在步驟(a)中，連接基本單元使得相位耦合電路中的相鄰相位耦合電路彼此連接。同樣，具體而言，每個相位耦合電路都以共同模式耦合兩點的信號相位；且在步驟(a)中，連接基本單元使得相位耦合電路中的交替相位耦合電路彼此連接。然后，mxn個基本單元適當地布置以形成環路，每個基本單元都包括相位耦合電^各和反相器電路，由此獲得上述的耦合式環形振 蕩器，該耦合式環形振蕩器包括n個環形振蕩器，在每個環形振蕩
器中m個反相器電鴻、彼此連4妄；以及相位耦合環3各，其中mxn個相 位耦合電^各連接成環路。如上所述，本發明的耦合式環形振蕩器生成高精度且良好的相位 信息。而且，本發明的耦合式環形振蕩器可通過將基本單元連接成 環3各而容易地形成。
圖1示出根據第一實施例的耦合式環形振蕩器的配置；圖2A和2B示出圖1所示的相位耦合電路的電路配置；圖3示出根據第二實施例的耦合式環形振蕩器的配置；圖4A、 4B、 4C和4D示出圖3所示的相位耦合電路的電路配置；圖5A、 5B、 5C和5D示出根據第一實施例的耦合式環形振蕩器中基本單元的電路配置，其中包括反相器電路；圖6A、 6B、 6C和6D示出根據第一實施例的耦合式環形振蕩器中基本單元的電路配置，其中使用NMOS晶體管； 圖7示出圖5所示的基本單元的示例性布局； 圖8示出當相位耦合元件由反相器電3各組成時在相位耦合元件和相位耦合電^各之間的關系；圖9A、 9B、 9C和9D示出根據第二實施例的耦合式環形振蕩器中基本單元的電路配置；以及圖10、 11、 12、 13、 14和15示出三級、三組型的耦合式環形振蕩器的示例性配置。
具體實施方式
此后，將參考附圖來描述本發明的優選實施例。 (第一實施例)圖1示出根據第一實施例的耦合式環形振蕩器的配置。圖1所示 的耦合式環形振蕩器包括三個(n-3)環形振蕩器20,每個環形 振蕩器由五個(m = 5 )反相器電路10組成；以及相位耦合環路40，
其中連接十五個(mx n = 15 )相位耦合電3各30以形成環3各。三個環形振蕩器20和相位耦合環路40以嵌套圖案布置，其中相 位耦合環路40在最內側。相位耦合電路30彼此連接的連接點和反 相器電路10彼此連接的連接點連接。即，相位耦合電^各30的連接 點和反相器電路10的連接點雙射(bi jectively )連^妄。此外，每 個反相器電路10都與三個連接的相位耦合電路30并聯連接。換句 話說，每個反相器電路10都連接在將十五個(m x n = 15 )相位耦合 電路30分成三個(n-3)和十二個(nx (m-1)=12)的兩個點之間。圖2A和2B示出圖1所示的相位耦合電路30的示例性電路配置。 此實施例的每個相位耦合電路30以反相模式耦合兩點的信號相位。 當相位耦合電路30由反相器電路組成時，相位耦合電路30采用如 下鎖存電路的形式，其中兩個反相器電路31中的一個的輸入端子連 接到另一個的輸出端子，如圖2A所示。當相位耦合電路30由MOS 晶體管例如畫OS晶體管組成時，相位耦合電路30采用如下鎖存電 路的形式，其中兩個NMOS晶體管32中的一個的柵才及連接到另一個 的漏極，如圖2B所示。圖1中所示的耦合式環形振蕩器的電路布局完全不同于傳統的 電路布局，且所有的反相器電路10具有基本相同的布線長度。在此 實施例的耦合式環形振蕩器中，不發生只有一些反相器電路處于重 負載下的現象，這樣使得能夠生成高精度且良好的相位信息。而且， 每個相位信息可以從相位耦合環路40中的相位耦合電路30的每個 連接點取出，所以可以非常容易地取得相位信息。(第二實施例)圖3示出根據第二實施例的耦合式環形振蕩器的配置。與在第一 實施例中相同，圖3所示的耦合式環形振蕩器包括n個(n-3)環 形振蕩器20,每個環形振蕩器20由五個(m = 5 )反相器電路10組 成；以及相位耦合環路40，其中連4妄十五個(mxn=l5)相位耦合 電3各30以形成環3各。與第一實施例中相同，三個環形振蕩器20和相位耦合環路40 以嵌套圖案布置，其中相位耦合環路40在最內側。相位耦合電路30 的連接點和反相器電路10的連接點雙射連接。與第一實施例中不同，此實施例的每個相位耦合電路30均以共 同模式耦合兩點的信號相位。即，相位耦合電路30以這樣的方式連 接，使得每個相位耦合電路30連接應彼此同相的兩個環形振蕩器20 中反相器電路10的連接點中的兩個連接點。因此，相位耦合環i 各40 形成兩圏并且是閉合的，同時以交替方式連接環形振蕩器20。換句 話說，每個反相器電路10都連接在將十五個相位耦合電路30分成 六個(nx (m - 1) /2=6)和九個(nx (m + 1) /2-9 )的兩個點之間。此實施例的每個相位耦合電路30均以共同才莫式耦合兩點的信號 相位，且由此可以通過電阻元件來實現。以下將描述相位耦合電^各 30的示例性配置。圖4A示出一個例子，其中相位耦合電路30由醒OS晶體管33 組成，其中高于閾值電壓Vthl的電壓Vgl施加在4冊才及和源才及之間或 在柵極和漏極之間。優選地，環形振蕩器20的振蕩頻率的控制電壓 施加到NMOS晶體管33的柵極。然后，當控制電壓升高時，例如， 麗OS晶體管33的gm (跨導)隨環形振蕩器20的振蕩頻率和振幅而 增加，由此增加了共同模式耦合的強度。因此，通過相位耦合電路 3 0的信號相位內插的線性保持在寬范圍中。圖4B示出一個例子，其中相位耦合電路30由PMOS晶體管34 組成，其中低于閾值電壓Vth2的電壓Vg2施加在柵"f及和源才及之間或 在柵極和漏極之間。優選地PMOS晶體管34的柵極接地。然后，當 環形振蕩器20的振蕩頻率的控制電壓增加時，例如，PMOS晶體管 34的gm (跨導)隨環形振蕩器20的振蕩頻率和振幅而增加，由此 增加了共同模式耦合的強度。因此，通過相位耦合電路30的信號相 位內插的線性保持在寬范圍中。圖4C示出一個例子，其中相位耦合電路30由其中組合了 NMOS 晶體管33和PMOS晶體管34的傳輸門35組成。NMOS晶體管和PMOS
晶體管的組合進一 步提高了線性效應。圖4D示出一個例子，其中相位耦合電路30由電阻元件36組成。 盡管電阻元件36具有最高的線性，但電阻值不隨環形振蕩器20的 振蕩頻率而改變。因此，電阻元件36在信號相位內插中不太有效。如上所述，在此實施例中，由于環形振蕩器20的相位通過具有 高線性的電阻元件來耦合，所以更為精確地執行了信號相位內插。應注意到，相位耦合環路40不限于其中相位耦合環^各40形成兩 圏并且閉合的配置。然而，如果^^艮據下述的布置方法來形成相位耦 合環路40，則相位耦合環路40具有圖3所示的配置。在根據本發明的耦合式環形振蕩器中，環形振蕩器20的數目不 限于三個，且形成每個環形振蕩器20的反相器電路10的數目不限于五個。C布置方法)接著將描述有助于理解本發明的用于布置耦合式環形振蕩器的 方法。根據優選實施例的耦合式環形振蕩器具有如圖1和圖3所示 的幾何規則性，且因此可以通過對多個"基本單元"進行布置而容 易地形成。圖5A- 5D和圖6A- 6D示出第一實施例的耦合式環形振蕩器中的 基本單元的示例性電路配置。在圖5A-5D中，使用反相器電路形成 基本單元，而在圖6A-6D中，使用麗OS晶體管形成基本單元。圖 5A和5B中以及圖6A和6B中所示的基本單元都由反相器電路10和 相位耦合元件30，組成，該反相器電路IO是環形振蕩器20的一部分。 相位耦合元件30'等效于其中在相位耦合電路30兩端連接兩個半電 路的配置，每個半電路對應于具有對稱電路配置的相位耦合電路30 的一半。例如，圖5A和5B中所示的相位耦合元件30，具有其中兩個 反相器電路31的輸入端子彼此連接的電路配置。這對應于如下配置， 其中如圖2A中所示相位耦合電路30的半電路的兩個反相器電路31 連接在相位耦合電路30的兩端。同樣，圖6A和6B中所示的相位耦 合元件30，具有其中兩個麗OS晶體管32的柵極彼此連接的電路配
置。這對應于如下配置，其中如圖2B中所示相位耦合電路30的半 電路的兩個NMOS晶體管32連接在相位耦合電路30的兩端。圖5A和6A中所示的基本單元具有如下配置，其中反相器電路 10的輸入端子與相位耦合元件30，相連接。另一方面，圖5B和6B 中所示的基本單元具有如下配置，其中反相器電路10的輸出端子與 相位耦合元件30'相連接。這樣，反相器電^各10的輸入端子或輸出 端子可以與相位耦合元件30，相連接。然而，優選地將輸入端子與相 位耦合元件30，相連接。圖7示出圖5A所示的基本單元的示例性布 局。通過將反相器電路10的輸入端子與相位耦合元件30，相連接， 形成反相器電路10的晶體管的柵極通過共同布線與形成反相器電路 31的晶體管相連接。由此顯著地簡化了基本單元的配置。在圖6A 中所示的基本單元中也可以獲得這種效果。另一方面，圖5C示出一種基本單元的示例性配置，其中作為環 形振蕩器20的一部分的反相器電路10的輸入端子與圖2A所示的相 位耦合電路30相連接。圖5D示出一種基本單元的示例性配置，其 中作為環形振蕩器20的一部分的反相器電路10的輸出端子與圖2A 所示的相位耦合電路30相連接。圖6C示出一種基本單元的示例性 配置，其中作為環形振蕩器20的一部分的反相器電路10的輸入端 子與圖2B所示的相位耦合電路30相連接。圖6D示出一種基本單元 的示例性配置，其中作為環形振蕩器20的一部分的反相器電路10 的輸出端子與圖2B所示的相位耦合電路30相連接。以此方式，基 本單元可以由單個反相器電路10和單個相位耦合電^各30組成。第一實施例的耦合式環形振蕩器以下列方式形成。首先，mxn 個基本單元被適當地布置，以便形成環路。相鄰基本單元中的相位 耦合元件30，或相位耦合電路3(M皮此連接以形成單個相位耦合環^各 40。相隔(n-l)的任意兩個基本單元中的一個基本單元的反相器 電路10的輸入端子與另一基本單元的反相器電路10的輸出端子相 連接，由此形成m個環形振蕩器20。如果以m= 5和n-3來進行布 置，則獲得例如圖1中所示的五級、三組型的耦合式環形振蕩器。圖8示出當相位耦合元件30，由反相器電路組成時相位耦合元件 30，和相位耦合電路30之間的關系。如圖8所示，當兩個相位耦合元 件30，彼此連接時，形成單個相位耦合電路30。更具體而言，在相鄰 的相位耦合元件30，中，兩個相位耦合元件30，中的一個相位耦合元 件30，的一個反相器電路31的輸入端子與另一個相位耦合元件30， 的一個反相器電路31的輸出端子相連接。在相位耦合元件30，由 麗OS晶體管組成的情況下，相鄰相位耦合元件30，中的一個相位井禺合 元件30，的一個畫OS晶體管32的柵極與另一個相位耦合元件30，的 一個麗OS晶體管32的柵極相連接。以此方式，mxn個相位耦合元 件30，進行連接以形成環路，由此獲得相位耦合環路40，其中mxn 個相位耦合電路30連接成環^各。圖9A- 9D示出根據第二實施例的耦合式環形振蕩器中基本單元 的示例性電路配置。圖9A和9B示出其中反相器電路10的輸入端子 與相位耦合電路30相連接的基本單元的示例性配置。圖9C和9D示 出其中反相器電路10的輸出端子與相位耦合電路30相連接的基本 單元的示例性配置。第二實施例的耦合式環形振蕩器以以下方式形成。首先，將mx n個基本單元適當地布置，以便形成環路。將相鄰基本單元中的相位 耦合電路30彼此連"l妄以形成單個相位耦合環路40。同樣，將相隔(n -1)的任意兩個基本單元中一個基本單元的反相器電路10的輸入 端子與另一基本單元的反相器電路10的輸出端子相連接，由此形成 m個環形振蕩器20。如果以m= 5和n= 3來進行布置，則獲得例如 圖3中所示的五級、三組型的耦合式環形振蕩器。 (示例性配置)以下將示出根據上述布置方法形成的三級、三組型的耦合式環形 振蕩器的示例性配置。圖10、 11和12示出根據第一實施例的耦合式環形振蕩器的示例 性配置。在圖IO所示的示例性配置中，九個基本單元50 ;故分成四 個和五個，且進行布置使得四個基本單元50和五個基本單元50彼 此面對。在圖11所示的示例性配置中，進行布置使得基本單元50 位于四側上。在圖12所示的示例性配置中，九個基本單元50被分 成四個和五個，且進行布置使得四個基本單元50和五個基本單元50 面對同一方向。在每種示例性配置中，使用如圖5A或6A所示的基 本單元。另一方面，圖13、 14和15示出第二實施例的耦合式環形振蕩器 的示例性配置。圖13、 14和15中的配置分別與圖10、 11和12中 的配置對應。在圖13、 14和15中所示的每種示例性配置中，4吏用 圖9A中所示的基本單元。如圖12和15所示，在根據優選實施例的耦合式環形振蕩器中， 環形振蕩器20和相位耦合環路40并非必須設置成嵌套圖案。在環 形振蕩器20和相位耦合環路40被布置成嵌套圖案的情況下，相位 耦合環路4 0被置于最內側。這是因為在相位耦合環路4 0中連接的 相位耦合電路30的級數大于在每個環形振蕩器20中連接的反相器 電路10的級數，這導致在相位耦合環路40中更多的延遲。然而， 相位耦合環路40的操作速度必須高于環形振蕩器20的操作速度。 因此，為了盡可能減少延遲，相位耦合環路40優選地置于嵌套的最 內側，使得其布線長度得以縮短。工業應用性本發明的耦合式環形振蕩器生成高精度且良好的相位信息，并 因此可以應用于例如高分辨率相位生成電路，諸如用于在光盤驅動 器中生成寫入時鐘的寫入策略電路。
權利要求
1.一種耦合式環形振蕩器，包括n個環形振蕩器，每個環形振蕩器都包括m個反相器電路；以及相位耦合環路，其中m×n個相位耦合電路彼此連接而形成環路，每個所述相位耦合電路以某一相位模式耦合兩點的信號相位，其中所述反相器電路彼此連接的連接點和所述相位耦合電路彼此連接的連接點雙射連接；以及每個所述反相器電路都連接在以某一比率將所述相位耦合電路分成兩部分的兩點之間。
2. 如權利要求1的耦合式環形振蕩器，其中每個所述相位耦合 電路都以反相模式耦合兩點的信號相位；以及每個所述反相器電路都連接在將所述相位耦合電路分成n個相 位耦合電路和nx (m-l)個相位耦合電路的兩點之間。
3. 如權利要求2的耦合式環形振蕩器，其中每個所述相位耦合 電路都包括兩個反相器電路，且所述反相器電路中的一個的輸入端 子和輸出端子分別連接到另 一 反相器電路的輸出端子和輸入端子。
4. 如權利要求2的耦合式環形振蕩器，其中每個所述相位耦合 電路都包括兩個相同極性的M0S晶體管，且所述M0S晶體管中的一 個的柵極和漏極分別連接到另一 M0S晶體管的漏極和柵極。
5. 如權利要求4的耦合式環形振蕩器，其中所述MOS晶體管是 畫0S晶體管。
6. 如權利要求1的耦合式環形振蕩器，其中每個所述相位耦合 電路都以同相模式耦合兩點的信號相位；以及每個所述反相器電路都連接在將所述相位耦合電路分成nx (m - 1 ) /2個相位耦合電路和nx (m + 1 ) /2個相位耦合電^各的兩點之 間。
7. 如權利要求6的耦合式環形振蕩器，其中所述相位耦合環路 形成兩圏并且是閉合的。
8. 如權利要求6的耦合式環形振蕩器，其中每個所述相位耦合 電路都是M0S晶體管，其中源極和漏極用作輸入/輸出端子且預定電 壓施加到柵極。
9. 如權利要求8的耦合式環形振蕩器，其中所述MOS晶體管是 麗0S晶體管，以及用于所述環形振蕩器的振蕩頻率的控制電壓施加到所述麗0 S晶 體管的4冊極。
10. 如權利要求6的耦合式環形振蕩器，其中所述相位耦合電路 是傳輸門。
11. 如權利要求6的耦合式環形振蕩器，其中所述相位耦合電路 是電阻元件。
12. 如權利要求1的耦合式環形振蕩器，其中所述n個環形振蕩 器和所述相位耦合環路以嵌套圖案布置。
13. 如權利要求1的耦合式環形振蕩器，其中所述相位耦合環路 布置成在嵌套圖案的最內側。
14. 一種用于布置耦合式環形振蕩器的方法，包括以下步驟(a )連接m x n個基本單元，每個所述基本單元都包括相位耦合 元件和電^各元^f牛，其中所述相位耦合元件對應于在所述相位耦合電路的兩端連接 的兩個半電路，每個所述半電路等效于以反相模式耦合兩點的兩個 信號相位的相位耦合電路的一半，所述電路元件包括反相器電路，在所述反相器電路中輸入端子或 輸出端子連接到所述兩個半電路彼此連接的連接點，以及所述m x n個基本單元連接成環路，使得每個相位耦合電路都形 成在所述相位耦合元件中的相鄰相位耦合元件之間；以及(b)在相隔(n-1 )個基本單元的任意兩個基本單元中，將所述 兩個基本單元中 一個基本單元的反相器電路的輸入端子與另 一基本 單元的反相器電路的輸出端子相連接。
15. 如權利要求14的方法，其中每個所述相位耦合元件都包括兩個反相器電路作為所述兩個半電路，并且所述兩個反相器電3各的輸入端子纟皮此連接；以及所述方法進一步包括步驟(c):在所述相位耦合元件的相鄰兩 個相位耦合元件中，將所述兩個相位耦合元件中一個相位耦合元件 的反相器電路之一的輸入端子與另一相位耦合元件的反相器電路之 一的輸入端子相連接。
16. 如權利要求15的方法，其中將每個相位耦合元件中的兩個 反相器電路的輸入端子與每個所述基本單元中的反相器電路的輸入 端子相連接。
17. 如權利要求14的方法，其中每個所述相位耦合元件都包括 兩個M0S晶體管作為所述兩個半電路，且所述兩個M0S晶體管的柵 極彼此連接；以及所述方法進一步包括步驟(c):在所述相位耦合元件的相鄰兩 個相位耦合元件中，將所述兩個相位耦合元件中一個相位耦合元件 的M0S晶體管之一的柵極連接到另一相位耦合元件的M0S晶體管之 一的漏才及。
18. 如權利要求17的方法，其中將每個相位耦合元件中的兩個 MOS晶體管的柵極與每個所述基本單元中的反相器電路的輸入端子 相連4妄。
19. 如權利要求17的方法，其中所述MOS晶體管是麗0S晶體管。
20. —種用于布置耦合式環形振蕩器的方法，包括以下步驟(a )連接mx n個基本單元，每個所述基本單元都包括相位耦合 電路和電3各元件，所述相位耦合電^各用于以某一相位才莫式耦合兩點 的兩個信號相位，其中所述電路元件包括反相器電路，在所述反相器電路中輸入端 子或輸出端子連接到所述相位耦合電路的一端，以及所述m x n個基本單元連接成環-各，使得所述相位耦合電路;f皮此連接；以及(b)在相隔(n-1)個基本單元的任意兩個基本單元中，將所述兩個基本單元中一個基本單元的反相器電路的輸入端子與另一基本 單元的反相器電路的輸出端子相連接。
21. 如權利要求2G的方法，其中每個所述相位耦合電路以反相 模式耦合兩點的信號相位；以及在步驟(a)中，連接所述基本單元使得所述相位耦合電路中的 相鄰相位耦合電路;波此連接。
22. 如權利要求20的方法，其中每個所述相位耦合電路以共同模式耦合兩點的信號相位；以及在步驟(a)中，連接所述基本單元使得所述相位耦合電路中的 交替相位耦合電路彼此連接。
23. 如權利要求22的方法，其中每個所述相位耦合電路都是MOS 晶體管，其中源極和漏極用作輸入/輸出端子，且預定電壓施加在柵 極和所述源極之間或在所述柵極和所述漏極之間。
24. 如權利要求22的方法，其中所述相位耦合電路是傳輸門。
25. 如權利要求22的方法，其中所述相位耦合電^各是電阻元件。
全文摘要
一種耦合式環形振蕩器包括n個環形振蕩器(20)，每個環形振蕩器都包括m個反相器電路(10)；以及相位耦合環路(40)，在該環路中m×n個相位耦合電路(30)彼此連接而形成環路，每個相位耦合電路以某一相位模式耦合兩點的信號相位。反相器電路(10)彼此連接的連接點和相位耦合電路(30)彼此連接的連接點雙射連接；以及每個反相器電路(10)都連接在以某一比率將相位耦合電路(30)分成兩部分的兩點之間。
文檔編號H03K3/03GK101151803SQ200680009968
公開日2008年3月26日 申請日期2006年5月25日 優先權日2005年5月27日
發明者崎山史朗, 武田憲明, 道正志郎 申請人:松下電器產業株式會社