專利名稱：具50%工作周期的可編程分頻器的制作方法
技術領域：
本發明涉及一種分頻器，特別涉及一種具50%工作周期的可編程分頻器。
技術背景請參考圖1，圖1為現有分頻器10的示意圖。分頻器10包含一計數器 12, —比較器14以及一T型觸發器16。計數器12依據一參考頻率Fref的 升緣，輸出一序列計數。比較器14可比較一數值n與計數器12的計數，當 數值n與計數器12的計數相等時，比較器14會輸出一高電平方波，計數器 12被比較器14輸出的高電平方波觸發而重置為啟始狀態，重新依據參考頻 率Fref的升緣，輸出一序列計數Scn。 T型觸發器16受到比較器14輸出的 高電平方波觸發，其輸出信號就會反相，因此，分頻器IO藉計數器12及比 較器14所形成的閉回路以及一T型觸發器16即可輸出 一除以2n的頻率Fc2n。請參考圖2,圖2為現有分頻器10輸出1/4倍頻Fc4相關波形的示意圖。 當分頻器IO需輸出1/4倍頻Fc4時，比較器14的比較數n會被設為2。計 數器12依據參考頻率Fref的升緣輸出序列計數，當計數器12的計數為2時， 比較器14會輸出高電平信號，計數器12被比較器14輸出的高電平方波觸發 而重置為啟始狀態，重新由O開始計數，因此計數器12的序列計數Scn為每 2計數即循環一次。T型觸發器16受比較器14輸出的高電平信號觸發，其輸 出信號就會反相，如此即可由T型觸發器16輸出端輸出工作周期為50%的 1/4倍頻Fc4。對于奇數倍的分頻，則比較數n必須在n+l與n之間切換，才能輸出一 除以2n+l的頻率Fc2n+1。請參考圖3,圖3為現有分頻器10輸出1/3倍頻 Fc3相關波形的示意圖。計數器12依據參考頻率Fref的升緣輸出序列計數， 一開始當計數器12的計數為2時，比較器14才會輸出一高電平方波，計數 器12被比較器14輸出的高電平方波觸發而重置為啟始狀態，重新由O開始 計數，接著當計數器12的計數為l時，比較器14就會輸出一高電平方波， 同時計數器12被重置為啟始狀態，重新由O開始計數，之后當計數器12的
計數為2時，比較器14才會輸出一高電平方波，如此循環下去。T型觸發器 16受比較器14輸出的高電平信號觸發，其輸出信號就會反相，由T型觸發 器16輸出的1/3倍頻Fc3的工作周期約為33%,因此當分頻數為奇數時， 分頻器10就會發生頻率Fc2n+1的工作周期不對稱的問題。發明內容本發明提供一種具有50%工作周期的可編程分頻器，包含一多路復用器， 包含一第一輸入端， 一第二輸入端， 一控制端，以及一輸出端； 一計數器， 包含一輸入端，耦接于該多路復用器的輸出端，以及一輸出端； 一比較器， 包含一第一輸入端，耦接于該計數器的輸出端， 一第二輸入端，以及一輸出 端； 一觸發器，包含一數據輸入端， 一時鐘輸入端，耦接于該比較器的輸出 端， 一正輸出端，以及一負輸出端，耦接于該觸發器的數據輸入端；以及一 與非門，包含一第一輸入端， 一第二輸入端，耦接于該觸發器的正輸出端， 以及一輸出端，耦接于該多路復用器的控制端。
圖1為現有分頻器的示意圖。圖2為圖l的分頻器輸出1/4倍頻Fc4相關波形的示意圖 圖3為圖1的分頻器輸出1/3倍頻Fc3相關波形的示意圖。 圖4為本發明可編程分頻器的示意圖。圖5為圖4的可編程分頻器輸出1/5倍輸出時鐘相關波形的示意圖。 圖6為圖4的可編程分頻器輸出1/6倍輸出時鐘相關波形時序的示意圖。 附圖符號說明10現有分頻器12計數器14比較器16T型觸發器20本發明可編程分頻器22多路復用器24計數器26比較器28觸發器30與非門32傳輸門34第一反相器36第二反相器
具體實施方式
請參考圖4，圖4為本發明可編程分頻器20的示意圖。可編程分頻器20 包含一多路復用器22、 一計數器24、 一比較器26、 一觸發器28以及一與非 門30。可編程分頻器20依據一輸入時鐘CKIN、 一設定的比較數M以及一控 制信號MINUS-1的電平輸出一輸出時鐘DIV，當分頻數P為偶數時，比較數M 等于P/2而控制信號MINUS-1被設為低電平；當分頻數P為奇數時，比較數 M等于(P+l) /2而控制信號MINUS-1被設為高電平。多路復用器22包含二輸 入端，多路復用器22的第一輸入端耦接一傳輸門32，多路復用器22的第二 輸入端耦接一第一反相器34。輸入時鐘CKIN經由傳輸門32輸入多路復用器 22的第一輸入端，以及經由第一反相器34輸入多路復用器22的第二輸入端， 所以多路復用器22的第一輸入端接收到輸入時鐘CKIN，多路復用器的第二 端接收到輸入時鐘的互補時鐘CKINB。在本實施例中，觸發器28為D型觸發 器，具有一時鐘輸入端、 一數據輸入端、 一正輸出端以及一負輸出端。接著， 多路復用器22的輸出端耦接于計數器24的輸入端，比較器26的第一輸入端 耦接于計數器24的輸出端，用來接收計數器24輸出的N位的信號，比較器 26的第二輸入端用來輸入一N位的比較數M。比較器26的輸出端耦接于觸發 器28的時鐘輸入端，觸發器28的正輸出端耦接于與非門30的第一輸入端， 與非門30的第二輸入端用來輸入控制信號MINUS —1，與非門30的輸出端耦 接于多路復用器22的控制端。多路復用器22、計數器24、比較器26、觸發 器28以及與非門30經由上述連接形成一回路。此外，比較器26的輸出端經 由一第二反相器36耦接于計數器24的重置端，重置計數器24的計數。觸發 器28的負輸出端耦接于觸發器28的數據輸入端，因此當觸發器28的時鐘輸 入端被觸發時，觸發器28的輸出信號就會反相。請參考圖5，圖5為本發明可編程分頻器20輸出1/5倍輸出時鐘相關波 形的示意圖。輸入時鐘CKIN與其互補時鐘CUNB輸入多路復用器22產生一 計數時鐘CNT,當分頻數P為奇數時，多路復用器22受到回路控制，所以多 路復用器22在一個輸出時鐘DIV的一半周期輸出輸入時鐘CKIN,另 一半周 期輸出輸入時鐘的互補時鐘CKINB，如此多路復用器22在一個輸出時鐘DIV 的周期會產生具有(P+1)個脈沖的計數時鐘CNT，例如分頻數P為5，多路復 用器22在一個輸出時鐘DIV的周期會產生具有6個脈沖的計數時鐘CNT,此 時比較數M為(5+1)/2=3,因此計數器24每計數3個脈沖，比較器26就會輸出一高電平方波重置計數器，同時觸發觸發器28，因為觸發器28的負輸出 端耦接于觸發器28的數據輸入端，當觸發器28的時鐘輸入端被觸發時，觸 發器28的正輸出端所輸出的信號就會反相，形成50%工作周期的輸出時鐘 DIV。簡單來說，本發明可編程分頻器20有幾個特征 一、觸發器28的負輸 出端耦接于觸發器28的數據輸入端，具有l/2倍分頻的作用。二、當外部控 制信號MINUS-1為高電平時，多路復用器22依據觸發器28的輸出來多任務 輸入時鐘CKIN及輸入時鐘的互補時鐘CKINB，因此可以產生偶數個脈沖的計 數時鐘CNT。三、計數器24的計數周期為計數時鐘一半的脈沖個數，每完成 一個計數周期比較器26就會觸發觸發器28的時鐘輸入端。四、由多路復用 器22、計數器24、比較器26、觸發器28以及與非門30組成一回路。請參考圖6，圖6為本發明可編程分頻器20輸出1/6倍輸出時鐘相關波 形時序的示意圖。當分頻數P為偶數時，控制信號MINUS-1被設為低電平， 因此觸發器28的正輸出端無法控制多路復用器22的輸出，多路復用器22在 輸出時鐘DIV的整個周期都只會輸出輸入時鐘的互補時鐘CUNB，藉由計數 器24、比較器26以及觸發器28即可產生50y。工作周期的輸出時鐘DIV。例 如分頻數P為6，則比較數M-P/2-3，因此計數器24每計數3個脈沖，比較 器26就會輸出一高電平方波重置計數器24及觸發觸發器28,因此產生50% 工作周期的輸出時鐘DIV。從本發明可編程分頻器20的計算機仿真數據來看， 假設輸入時鐘CKIN的周期為5ns,當分頻數P為6時，得到輸出時鐘DIV的 工作周期為14. 9/30=49. 67%,當分頻數P為5時，得到輸出時鐘DIV的工作 周期為12, 3/25-49. 2%,由模擬數據顯示，本發明可編程分頻器20不論分頻 數P為偶數或奇數，都可正確的得到具有50%工作周期的輸出時鐘DIV。此外， 值得一提的是，本發明可編程分頻器20亦可以產生分頻數P為1的輸出時鐘 DIV。綜上所述，本發明可編程分頻器對于分頻數為偶數或奇數皆可輸出具有 50%工作周期的輸出時鐘，解決現有分頻器在分頻數為奇數時，工作周期不對稱而需要使用工作周期回復器的問題。再者，本發明可編程分頻器可設定任 意的分頻數，分頻數可為奇數或偶數，也可以是l，可以滿足系統的需求。 本發明可編程分頻器的架構也很簡單，由一多路復用器、 一計數器、 一比較 器、 一觸發器以及一與非門所組成，其中多路復用器用來產生具偶數個脈沖 的計數時鐘，計數器用來計數時鐘，比較器依計數重置計數器以及觸發觸發 器，觸發器的負輸出端耦接于觸發器的數據輸入端，所以觸發器受到觸發后產生50%工作周期的輸出時鐘。因此，本發明可編程分頻器以簡單的回4"， 產生具50%工作周期的輸出時鐘，解決現有分頻器的問題。以上所述僅為本發明的較佳實施例，凡依本發明申請專利范圍所做的均 等變化與修飾，皆應屬本發明的涵蓋范圍。
權利要求
1.一種具有50％工作周期的可編程分頻器，包含一多路復用器，包含一第一輸入端，一第二輸入端，一控制端，以及一輸出端；一計數器，包含一輸入端，耦接于該多路復用器的輸出端，以及一輸出端；一比較器，包含一第一輸入端，耦接于該計數器的輸出端，一第二輸入端，以及一輸出端；一觸發器，包含一數據輸入端，一時鐘輸入端，耦接于該比較器的輸出端，一正輸出端，以及一負輸出端，耦接于該觸發器的數據輸入端；以及一與非門，包含一第一輸入端，一第二輸入端，耦接于該觸發器的正輸出端，以及一輸出端，耦接于該多路復用器的控制端。
2. 如權利要求1所述的可編程分頻器，其中，該多路復用器的第一輸入 端用來輸入該可編程分頻器的輸入時鐘，該多路復用器的第二輸入端用來輸 入該輸入時鐘的互補時鐘。
3. 如權利要求2所述的可編程分頻器，另包含一傳輸門，耦接于該多路 復用器的第 一輸入端，該可編程分頻器的輸入時鐘經由該傳輸門輸入該多路 復用器的第一輸入端。
4. 如權利要求2所述的可編程分頻器，另包含一第一反相器，耦接于該 多路復用器的第二輸入端，該可編程分頻器的輸入時鐘經由該反相器輸入該 多路復用器的第二輸入端。
5. 如權利要求l所述的可編程分頻器，其中，該與非門的第一輸入端用 來輸入一控制信號。
6. 如權利要求1所述的可編程分頻器，其中，該計數器另包含一重置端， 藉由 一 第二反向器耦接該比較器的輸出端。
7. 如權利要求1所述的可編程分頻器，其中，該觸發器是D型觸發器。
8. 如權利要求1所述的可編程分頻器，其中，該比較器的第二輸入端用 來輸入一比較數，當該可編程分頻器發分頻數為偶數時，該比較數為該分頻 數發一半，當該可編程分頻器的分頻數為奇數時，該比較數為該分頻數加一 發一半。
全文摘要
可編程分頻器包含一多路復用器、一計數器、一比較器、一觸發器以及一與非門，該分頻器可以產生除以奇數及除以偶數的頻率且工作周期為50％。該分頻器利用觸發器的負輸出端接到數據輸入端所形成的除2電路，可以很容易得到除以偶數且工作周期為50％的頻率。當外部分頻數減一控制信號為高電平時，多路復用器將由觸發器的輸出信號來控制，其目的是用來多任務輸入時鐘及輸入時鐘的互補時鐘，如此便可產生除以奇數且工作周期為50％的頻率。
文檔編號H03K21/00GK101150314SQ20061015424
公開日2008年3月26日 申請日期2006年9月18日 優先權日2006年9月18日
發明者林志欽 申請人:升達半導體股份有限公司