專利名稱：采用積分非線性誤差整形的流水線adc的制作方法
技術領域：
本發明涉及一種減少流水線模數轉換器(ADC)中的積分非線性誤差的方法及其系統。
背景技術：
模數轉換器廣泛地適用于電子工業領域中的各種應用中，如數字電視處理和模擬視頻到DVD視頻的轉換中。其中通常使用的一種ADC類型是流水線ADC。這種ADC比執行相同數字轉換的快速ADC(flashADC)所需要的元件少。通常，流水線ADC執行的轉換還比SAR轉換器快，如在SAR轉換器中，轉換時間與將要被轉換的位數成比例。因此，流水線ADC通常適合用于既需要相對快的轉換時間又要使電路元器件的數量保持在最小的應用中。
流水線模數轉換器的一個主要缺陷在于它們傾向于體系結構相關的積分非線性(INL)誤差。這些誤差是由于ADC中存在的非線性產生的，并且它們顯現為輸出數字信號中的曲線。理想地，INL曲線應當具有所有的零值，使得所得到的數字轉換是無誤差的信號。
這些INL誤差是由各種原因產生的，例如電容器不匹配、放大級增益誤差以及較高采樣率上的不完全穩定(settling)(有效的動態增益誤差)。每個INL曲線具有和它相關的流水線ADC特定的拓撲結構的形式。對于具有多位第一級的流水線ADC，INL曲線的周期形式具有相應于第一級中判定電平數量的周期數量。
下面的表格示出了ADC以54MS/s和110MS/s運行時的標準參數。
盡管這些ADC規格對于大小和消耗的電量是合理的，當這些ADC規格用于諸如視頻應用中時會產生顯現為顯著的低頻失真的誤差。該誤差表現為輸出轉換信號的INL曲線。視頻應用的屬性指的是當具有低頻含量的信號正在被處理時線性誤差趨向于最顯著，因為視頻圖像中的低頻誤差很容易被人眼察覺。
從圖1的圖表中能夠看出具有4位第一級流水線ADC的一般INL曲線。從這個圖表中能夠看出疊加在INL曲線上的短期偏離的振幅隨采樣頻率而增長。這主要是由于第一級MDAC中的不完整穩定。這出現在例如當這種ADC的第一級MDAC放大器的增益不產生其正確值時。如果該增益不是正確的，那么傳送到其余ADC的MDAC的輸出(即，殘余)在下文中表示實際的殘余，并且因此產生INL誤差。在增益是正確、但其中該放大器不具有足夠的時間來穩定到正確的最終值的情況中，這種結果還表示為類似于增益誤差并且給出相應的INL誤差。當采樣率過高時，出現沒有足夠的時間來考慮MDAC中的穩定的情況。
圖2示出了當處理視頻信號時，積分非線性誤差對具有多位第一級的流水線ADC的影響。對于緩慢變化的視頻信號，例如穿過屏幕從黑到白逐漸傾斜的信號，能夠看出鋸齒形的INL曲線在視頻信號上產生了低頻誤差。對于黑白斜坡，這能夠清楚的視為圖中的垂直帶。從而，產生不完美的視頻輸出信號。
從而，希望在諸如視頻應用的應用中為了提供盡可能高質量的輸出信號特別要注意消除低頻失真。然而，如果沒有消耗大量的功率和面積(功率和面積越大，放大器的穩定越快)，流水線ADC特有的INL曲線很難消除這些誤差。
已經用于減少INL曲線效應的一種方法是使用隨機噪聲來使模擬輸入抖動，以便屏蔽量化噪聲。另一種方法包括使用隨機噪聲來使模擬輸入抖動和移除數字域中的噪聲以校正差分非線性(DNL)誤差。增加隨機噪聲的缺陷在于為了減少INL誤差，該噪聲必須具有足以產生使輸出波形變化的振幅，該輸出波形從階梯狀波形(作為誤差的結果)變化成接近理想波形的波形(斜坡)。振幅的值通常是相當重要的。
已經用于克服上述主要問題的另一種方法是使用視頻ADC的抖動方案。該視頻信號通過隨機噪聲以視頻行速率進行抖動并且該抖動在數字化之后被移除。這樣的作用是通過將INL誤差放置在每個視頻掃描行的不同點上而使得該INL誤差對于眼睛是不明顯的。然而，這種方法實際上不能夠消除INL誤差。每行仍具有誤差，但位于前一行的不同位置中。該誤差實際上只是通過眼睛的“垂直”濾波而被隱藏。
轉讓給本申請受讓人的美國臨時專利申請No.60/609,049公開了另一種方法。該方法包括在模擬域中增加一個Fs/2的固定抖動，選擇匹配ADC INL特性的抖動的數量。然后在數字域中移除這種抖動。當該抖動方案被激活時，在具有那些誤差的合成調制的交替時鐘周期上INL誤差趨向于消除。這種結果是INL誤差向Fs/2移動，所提供的INL特性運轉良好。
該抖動方法的一個缺陷在于該方案的有效性依賴于INL曲線的形狀。方形或三角形圖案被完全校正。然而，對于具有MDAC增益或穩定誤差的流水線ADC來說是典型的鋸齒形圖案，該方案使一半誤差信號被調制到fs/2，盡管殘余在頻率上加倍。
用于移除INL誤差的另一種公知技術包括動態元件匹配(DEM)。該技術使用流水線ADC的第一級MDAC中使用順序隨機化的電容器元件。在這種技術中，4位MDAC使用電容器和放大器來執行函數Vout＝8*(Vin-D*Vref/16)，其中D的范圍是0到15。使用16個電容器來耦接上述等式中的Vref或零。這種技術彌補了電容器不匹配的情況(例如，如果存在大于其他電容器的電容器)，這通常會產生一些具有更多權重的D值，因此階梯出現在斜坡轉移函數中。在DEM中，從這種事實中取得的優點是利用這種電容器產生的誤差的情況會出現在應用于該ADC的斜坡信號中的相同位置。結果，該誤差快速移動，從而不能夠被人的眼睛察覺。但是這種技術僅能處理由于電容器不匹配產生的INL誤差，而非由于穩定或增益誤差而產生的INL誤差，這種INL誤差事實上更加顯著。
因此，需要提供一種改進的方法來校正流水線ADC中的INL曲線。
發明內容
本發明提供了一種用于減少非線性誤差的流水線模數轉換器電路，該電路包括用于將模擬輸入信號轉換成數字輸出信號的流水線模數轉換器和耦接到該轉換器的反饋電路，使得該數字輸出信號適合于具有大約零伏特的平均非線性誤差值。
反饋回路適合于迫使該轉換器的MDAC輸出的平均值為零，這依次產生大約為零的平均非線性誤差值。
優選地，該反饋電路包括西格馬德耳塔調制器。
希望地，該西格馬德耳塔調制器包括積分器和數字加法器。
優選地，該流水線模數轉換器包括多個級，每級都提供兩個輸出信號，其中第一級的第一輸出信號是輸入電壓的數字估算而第一級的第二輸出信號是輸入電壓的數字估算和輸入電壓的實際值之間的誤差的模擬倍數。
優選地，第一輸出信號是由快速模數轉換器產生的，第二輸出信號是來自MDAC的殘余輸出。
希望地，西格馬德耳塔調制器對殘余的輸出進行積分。
優選地，對來自快速模數轉換器的輸出和抖動信號進行總計。
希望地，把快速模數轉換器的輸出和抖動信號的總和傳送給MDAC。
優選地，積分器的輸出用于控制抖動信號。
抖動信號可以是快速模數轉換器最低有效位的倍數。
優選地，當積分器輸出的極性是負的時該倍數是負的。
希望地，該倍數根據積分器輸出的極性確定為大約0.5或-0.5。
該倍數的值可以根據積分器的輸出確定為大約-1、-0.5、+0.5或+1。
輸入電壓的數字估算和輸入電壓的實際值之間的誤差的倍數值可以大約是8。
該積分器可以是數字積分器。
除了信號處理所需的比較器以外，2級快速(stage 2 flash)還具有一個或更多個比較器，為了提供額外的信號范圍來調節先前級中的西格馬德耳塔功能，該比較器提供有大約兩倍的級間冗余。
流水線模數轉換器電路還包括轉換器2級中的第二西格馬德耳塔調制器。
最低有效位可以用兩個電容器來表示。
MDAC可以結合非互補的參考轉換。
可以在模擬域中減去大約0.5LSB。
在該轉換器結合偏移誤差的情況下，可以在數字域中監控和控制該誤差。
本發明還提供了一種用于減少流水線模數轉換器電路中的非線性誤差的方法，該方法包括步驟通過流水線模數轉換器將模擬輸入信號轉換成數字輸出信號；以及創建耦接到該轉換器的反饋回路，使得該數字輸出信號適合具有大約零伏特的平均非線性誤差值。
參考附圖對本發明的實施例進行描述，其中圖1示出了流水線ADC的一般積分非線性(INL)曲線；
圖2說明了INL誤差在視頻信號處理上對具有多位第一級流水線ADC的影響；圖3說明了抖動方案是如何影響a)對稱波形和b)鋸齒形波形的。
圖4說明了通過負向斜坡激發的流水線ADC的一般1級殘余以及是如何映射到2級快速轉換器的；圖5a示出了當使用模擬積分器執行本發明時的電路；圖5b示出了當使用數字積分器執行本發明時的電路；圖6示出了對無誤差ADC和第一級MDAC具有2％增益誤差的ADC的電壓值進行比較的理想模型圖表；圖7示出了通過對1級快速輸出的+/-0.5最低有效位(LSB)進行抖動而實現的圖5的西格馬德耳塔方案；圖8示出了使用圖7實現的具有2的1級增益誤差的ADC操作的理想模型圖；圖9示出了導致殘余中的偏移的誤差是如何影響ADC圖表的；圖10示出了本發明具有第一級增益和偏移誤差的ADC的多級抖動的操作圖；圖11示出了本發明具有附加的額外比較器的2級殘余特性；圖12示出了具有2的1級增益誤差和增加的額外比較器的偏移誤差的ADC的操作圖；圖13示出了本發明除了1級增益誤差以外模擬的2％的2級增益誤差的圖表；圖14示出了當2級校正方案和1級校正串聯運行時本發明電路實現的輸出；圖15詳細說明了本發明ADC的最差情況仿真；圖16示出了如何使用兩個電容器來表示本發明MDAC操作中的LSB；以及圖17示出了本發明具有1級和2級誤差校正的ADC的完整結構圖。
具體實施例方式
現在參考具體實施例和特定
本發明，但是本發明并不限于此，而僅僅是由權利要求來限定的。
如
背景技術：
部分所論述的，抖動法包括在模擬域中增加Fs/2的固定抖動，和選擇匹配ADC INL特性的抖動數量，以及在數字域中移除抖動，該抖動法的效果取決于INL曲線特性的屬性。已經斷定了方形或三角形的波形被全部校正。但是，對于鋸齒形波形，該方案導致被調制到fs/2的一半誤差信號，盡管殘余的頻率增加一倍。這意味著隨著ADC采樣率的增加，抖動方案不能完全有效地解決和放大器增益相關的失真和穩定誤差。這能夠從圖3的曲線圖中看出，該曲線圖示出了抖動方案是如何影響a)對稱波形和b)鋸齒波形的。因為鋸齒波形通常用于具有MDAC增益或固定誤差的流水線ADC，需要提供一種能夠減少鋸齒波形的INL誤差的方法。本發明提供了這種方法，參考圖4到17來說明。
在設法研究更有效地解決放大級增益誤差的方案時，查找產生這種特性的MDAC增益誤差的原因是有用的。圖4示出了通過負向斜坡激發的流水線ADC的一般1級殘余以及該1級殘余如何映射到2級快速轉換器。轉移函數中的不連續點對應于十四個快速判定電平。如前面提到的，1級放大級增益誤差顯現為線性誤差，這是由于增益誤差使表示來自第一級的殘余的MDAC的輸出穩定為一個錯誤的值。所描述的增益誤差會產生如圖2所示的INL特性。由于第一級的不完全穩定(settling)是一種增益誤差，這種INL特性隨著采樣率的增加會變得更加明顯。
通常，MDAC輸出電壓(Vout)或殘余是通過以下等式給定的Vout＝G*(Vin-D)其中Vin是輸入電壓，G是增益，D是轉換回模擬信號的快速輸出碼(即，輸入電壓的量化樣式)。折線特征是MDAC轉移函數中如果存在增益誤差時所期望的特性，同樣地(as such)誤差通過ADC一直傳播并且顯現為ADC輸出中的誤差。
從圖4中能夠看出，MDAC輸出和誤差之間存在線性關系(對于第一級)。當殘余是零時由增益誤差產生的INL誤差是零，即如果來自MDAC1的輸出是零那么INL誤差也是零。還應當認識到由于增益誤差產生的INL對相同和相反的殘余來說是相同和相反的。從2到10級輸出的數字事實上是1級殘余的數字表示。
本發明采用上述觀測結果來減少流水性ADC的線性誤差。能夠通過增加或減少1級快速輸出，在殘余線之間跳躍來以量化方式控制1級殘余。如圖5a和5b所示，通過使用從殘余ADC到第一級快速的反饋方案，在本發明的電路中達到上述目的。這種反饋方案通過測量殘余而允許INL誤差的推論。對于該圖來說，有利的是分別表示來自1級的快速(flash)和MDAC。2到9級被表示為單獨的殘余ADC。
當殘余ADC的輸出被積分并且積分器的輸出以量化方式被總計或增加到1級快速的輸出時，產生西格馬德爾塔環路。于是總計的信號傳送給MDAC。由于MDAC執行從Vin中減去快速輸出，從而獲得負反饋。這種閃存ADC的輸出以按比例和量化方式被積分器的輸出所控制，使得MDAC1輸出的“平均”值是零。這確保了非線性誤差的“平均”值也是零。
在所描述的實施例中，快速模數轉換器的輸出和抖動信號一起被總計。抖動信號是快速模數轉換器的最低有效位的倍數。抖動信號通過積分器的輸出來控制。當積分器輸出是負的時，抖動信號也是負的。相反地，當積分器的極性是正的時，振動信號是正的。
圖5a和b中的許多電路包括流水線ADC的標準組件。把第一級示為其分開的組件(Flash和MDAC)，同時把所有的后續級示為子ADC或殘余ADC。
由于在流水線ADC中第一級快速估算或“推測”或大概描述了輸入信號的4位數字化，因此本發明的電路導致INL誤差的減小。這種估算或“推測”或大概描述允許存在高度的不精確。于是初始的估算在傳送給殘余ADC之前從輸入信號和增益值(Vout＝8*(Vin-estimate))中被減去，在殘余ADC中該處理步驟重新開始。這些估算在稱為“數字誤差校正”的邏輯中重組以給出正確的數字轉換輸出。流水線ADC的一個關鍵特征在于允許每個數字化非常粗略。其原因是這種估算中的任何誤差組成了發送給殘余ADC的模擬殘余，其中模擬殘余可供下游使用。這被稱作為冗余。
因此應當認識到流水線ADC的所有精確度被輸入到MDAC中，盡管該快速(flash)可以是極不精確的。例如，該快速可以估算為5并且MDAC輸出為1V，或該快速信號可以認為是6并且MDAC輸出為-1V。最后這些方案最后都產生同樣正確的數字輸出。這是本發明電路的實際情況。
為了減少INL誤差，本發明合并了流水線ADC的積分器和數字總計節點。由于上述的MDAC操作，能夠通過改變快速輸出(估算的)來影響MDAC的輸出。還應當理解能夠改變快速輸出而無需改變最后的輸出碼，只要改變的數量不超出快速所允許的誤差范圍。積分器可以是模擬或數字的。圖5a示出了一個模擬積分器，而圖5b示出了一個數字積分器。如圖5a所示，如果積分器是模擬的，它直接積分其余數。可選擇地，如果該積分器是數字的，則使用殘余的ADC的輸出作為其輸入，如圖5b所示。
理想地，期望MDAC的輸出始終等于零，從而使INL誤差減少到零。盡管這是不可能的，但是能夠通過迫使該輸出在零值周圍以使該輸出具有零的“平均”值。這通過在第一級周圍設置積分反饋回路來獲得，如圖5a和5b所示。
這種電路的效果最好通過采用MDAC輸出是正的例子來解釋。這指定了殘余ADC的正的輸出。這反過來使得積分器斜線上升。當越過零值時，使得快速輸出增加1。由于MDAC轉移函數，這使得MDAC輸出向下跳轉以補償所增加的快速輸出。因此，即使對于低頻率或固定的模擬輸入，MDAC輸出(或余數)會以其平均值是零的方式在零值周圍上下跳躍。結果，INL誤差的平均值也變為零，于是該積分的非線性被最小化。
基本上這是在反饋回路中具有積分器的德耳塔西格馬調制器中執行的。最后的效果是將INL誤差以“噪聲整形”方式移向高頻，并且低頻存在較少的誤差，DC存在零誤差。
本發明的西格馬德耳塔方案的有效性最好通過使用理想化的模型來解釋。在理想化的模型中，不存在偏移誤差、2級誤差，不產生凈空高度(headroom)問題并且不存在量化器飽和。
圖6的圖表比較了使用理想化模型的例子、無誤差的ADC和具有第一級MDAC中2％增益誤差的ADC。左邊的圖表是時域圖。所示的四個圖表是輸入斜坡信號的ADC處理，即輸入ADC電壓、第1級快速輸出信號、第一級殘余信號、以及數字輸出和輸入信號之間的差。
如所希望的，第一級快速僅是一個階梯波形。ADC的快速輸出是輸入電壓(Vin)的數字估算。在第一級殘余信號的圖表中，第一級殘余呈現了鋸齒波形。每當第一級快速增加到下一個編碼，鋸齒波形就向下跳轉。如先前所提到的，殘余輸出是由以下等式給出的R＝8*(Vin-D)(1)其中R＝余數，且D＝快速輸出的模擬表示。
因此把余數計算為輸入電壓的數字估算和輸入電壓乘以8的正確值之間的誤差。對于理想的ADC，數字輸出和輸入之間的差等于量化噪聲。這在圖中用水平粗線示出。然而對于非理想的ADC，輸出端的誤差由2％的第1級增益誤差來支配，這產生了鋸齒型誤差。對于n位第1級，該增益通常是2n-1，即對于4位第1級，該增益是8。但是，該增益可以是更少。如果該增益大于此，例如2n，則不存在冗余。
右邊的圖表是頻域圖，示出了當ADC由相當低的頻率輸入品質激發時ADC輸出的快速傅里葉變換。這提供了噪聲層從ADC期望的信噪比(SNR)和噪聲層的估算。右上方的圖表是理想ADC的情況。如相應的時域圖的情況，理想ADC的噪聲層相應于量化噪聲。右下方的圖表示出了在高頻只存在量化噪聲。這個圖表也示出了由于2％增益誤差而產生的不需要的含量集中在低頻。
本發明的西格馬德耳塔方案最簡單的執行是對1級快速輸出的最低有效位(LSB)執行+/-0.5，這取決于積分器輸出的極性。如圖7所示的，根據需要，這能夠提供足夠精確的控制來使得任何Vin的殘余平均為零。
圖8示出了該方案在理想化模式中是如何實現的圖表，左邊的圖表是時域表示，而右邊的圖表是頻域表示。
依賴于積分器輸出的極性，該快速輸出被總計或進行+/-0.5LSB的抖動。可以看出，快速輸出是具有增加1LSB振幅的某種整形噪聲的階梯波形而不是響應輸入斜坡的階梯波形。當快速輸出抖動時，于是緊接著殘余也會抖動。因此，該輸出是由具有整形噪聲或增加的抖動的鋸齒波形組成而不是常規流水線ADC中所示的鋸齒波形。該效果是，盡管瞬時誤差(偏離理想情況的ADC輸出)沒有減少，但是該誤差的低頻分量顯著提高。在頻域中，這種提高是清楚的，其中比較了未校正ADC的輸出頻譜、先前描述的具有傳統抖動的ADC以及具有完整西格馬德耳塔(SD)誤差整形的ADC。具有傳統抖動的ADC的頻譜看起來類似于未校正ADC的頻譜；事實上按照期望提高了6dB。這個圖表清楚地示出了對低頻進行顯著改進的方案，因為所有的誤差上移到更高的頻率。
總是在西格馬德耳塔方案中看到這種“噪聲整形”，但之前從不應用于處理ADC線性誤差，而僅用于量化誤差。
在實際的ADC中，當實現第二實施例的電路時，還應當考慮到多個ADC誤差。這些誤差中的一個是ADC中的1級偏移誤差。如果快速比較器中的一個具有偏移誤差，那么相應于該快速的MDAC輸出曲線部分的殘余也具有要補償的偏移。圖9示出了在殘余特性中產生偏移的這些誤差。然而，該西格馬德耳塔誤差整形方案的這種偏移的影響是，目前區域中的+/-0.5LSB不足以允許積分器控制該殘余的符號。這會在其中該反饋對西格馬德耳塔回路的“影響”不足以控制該誤差的情況中出現。如果是這種情況，會導致積分器“失控”。即使在積分器飽和的情況中，仍然存在其中不出現誤差整形的輸入范圍的區域。
為了調節偏移誤差，根據本發明的一個實施例，采用了多級抖動。對此存在多個選項，某些選項在下面的“縮放&量化”表中詳細說明。
具有模型的實驗證明了方案4是最佳的方案，其中X值設置成256。對于這個方案，增加到1級快速輸出的抖動是-1LSB、-0.5LSB、+0.5LSB、+1LSB，即，該值在大約為1LSB、-0.5LSB、+0.5LSB、+1LSB的值之間順序循環。
當積分器輸出超過一特定閾值時，在總計節點增加的值從0.5LSB增加到1LSB。應當指出為X所選擇的值取決于剩余位的數量。圖10示出了對具有第1級增益和偏移誤差的ADC進行多級抖動的方案4的操作圖。這種方案消除了飽和。
多級抖動解決了積分器失控的問題，使得西格馬德耳塔調制器在ADC的整個輸入范圍內起作用。然而，增加的抖動級表現出其自身的問題-產生的噪聲頻譜是平坦的，而不是具有所希望的一階噪聲整形特性。這是由于當1級快速信息具有顯著轉變時在某一時間能夠出現一或兩個時鐘周期的閃爍型誤差。由于積分器回路中的等待時間以及在快速轉變之后瞬時設置在“錯誤”方向中幾個時鐘周期內的抖動，閃爍誤差和第二級的合成飽和一起出現。因此，盡管頻譜和未校正的ADC相比仍是有改進的，但它仍然不是最佳的。
這個問題最簡單的解決方法是允許兩位的冗余并且把1級增益減少到4。但這不是一個理想的解決方法，因為這使2級增益誤差的相對有效位加倍。于是2級增益誤差等效于1級增益誤差，因此消除了本發明方案的目的。
因此，解決這個問題優選的方法是給2級輸入級增加額外的比較器以產生所希望的一階噪聲整形特性。這是通過給2級快速信息以及2級MDAC中相應的電路增加額外的比較器來調節那些誤差而獲得的。在圖11和12示出了增加比較器的效果。這擴大了2級的輸入范圍而沒有干擾級間冗余。應當理解，同樣可以在每個變換級上提供除了處理信號所需的比較器以外的額外比較器，以便提供額外的信號范圍以調節先前級中西格馬德耳塔的有效范圍。
上述方案圓滿地解決了1級增益和偏移誤差。然而從圖13的實驗中能夠看出2級增益誤差仍然對操作有顯著的影響，盡管沒有達到1級增益誤差的程度。圖13的圖表類似于圖8，但是除了1級增益誤差以外模擬了2％的2級增益誤差。然而能夠從右下方的圖表中看出，噪聲本底在低頻上是不可忽略的，這是不合乎要求的。
這種誤差能夠通過在2級中提供第二個西格馬德耳塔調制器來解決。該方案的執行和上述表中1級的方案4的執行極其類似。然而，由于流水線中的位置，應當指出X是128而不是1級情況中的256。
圖14示出了當2級校正方案和1級校正串聯運行時本發明電路實現的輸出。該輸出是包括在3級中包括了類似于2級中的額外比較器的電路實現。
從具有誤差整形的附圖的實驗中應當理解，額定1級輸出是1V，在大量編碼轉換之后的幾個時鐘周期偶爾偏移到1.25V。盡管本發明的電路實現提供了和1級校正串聯運行并且產生能夠成功地處理這些較高輸入的2級ADC的2級校正方案，但需要確保1級MDAC放大器具有所需的凈空高度并且2級快速比較器是相配的。
例如，對于參考電平是1.2V的ADC的校正操作，輸出振幅應當是具有1.5V的剩余合理增益的1.2V。圖15示出了模擬這種ADC最差的情況，其中可以看出1級和2級中的放大器根據需要進行操作。
一種可選的解決方法是通過減少的參考電平來估算ADC。
根據本發明多種方法能夠用于使快速輸出增加或減少0.5LSB。一種方法涉及使當前單元電容器的數量減半。于是，這些電容器的其中兩個能夠用于表示MDAC操作中的LSB，如圖16所示的。
一種可選的方法涉及非補償參考轉換。當前在MDAC中的參考轉換是互補的。這意味著把連接到放大器正極端子(refp)的每個電容器進行轉換來補償連接到負極端子(refn)等效電容器的參考轉換。通過把refp轉換到電容器中的一個，而不是轉換共模參考refcm，也不是把refn轉換到互補的電容器，可以使模擬輸出增加0.5LSB。應當指出這要求refcm相當接近于refp和refn的中點值。
一個可選的方法涉及從快速判定電平中減去0.5LSB。這并不完全和前兩種數字執行的方法的情況相同，因為這種方法水平且垂直地移動MDAC特性。然而，整體效果是相同的。應當理解，這在快速輸出上需要一組額外的采樣開關。
本發明流水線ADC中的另一個誤差源是快速ADC的比較器中存在的偏移誤差，快速ADC包括每個流水線級的一半。通常，這種比較器偏移誤差通過設計這些比較器來減小，使得該偏移誤差足夠小以確保該誤差通過ADC的級間冗余來調節。本發明的電路提供了校正該比較器偏移誤差的可選擇的方法。該比較器偏移誤差在數字域中被監控。這是通過監控來自殘余ADC(即，由所有后續級形成的ADC)的編碼與來自第一級的編碼而獲得的。于是該數字電路確定每個比較器的偏移誤差并且控制該誤差以使其接近零。
圖17示出了本發明具有1級和2級誤差校正的ADC的完整結構圖。
參考附圖描述的本發明中的實施例包括計算機裝置和/或在計算機裝置或集成電路上執行的處理步驟。然而，該發明還提供了計算機程序，特別是存儲在或位于適合于本發明實行的載體上的計算機程序，例如存儲在集成電路上。該程序可以是以源代碼、目標代碼、或代碼中間源以及目標代碼的形式，特別地，例如以部分編譯的形式或適合用于執行本發明方法中的任何其它形式。該載體可以包括諸如ROM(例如，CD ROM)或磁記錄介質(例如，軟盤或硬盤)的存儲介質。該載波可以是經由電纜或光纜或經由無線電接收裝置或其它裝置傳送的電或光信號。
本發明不限于這里所描述的實施例，可以在不脫離本發明的精神范圍內進行修改和變化。
權利要求
1.一種用于減少非線性誤差的流水線模數轉換器電路，該電路包括用于將模擬輸入信號轉換成數字輸出信號的流水線模數轉換器和耦接到該轉換器的反饋電路，使得該數字輸出信號適合于具有大約零伏特的平均非線性誤差值。
2.根據權利要求1所述的流水線模數轉換器電路，其中該反饋回路包括西格馬德耳塔調制器。
3.根據權利要求2所述的流水線模數轉換器電路，其中該西格馬德耳塔調制器包括積分器和數字加法器。
4.根據權利要求3所述的流水線模數轉換器電路，其中該流水線模數轉換器包括多個級，每級都提供兩個輸出信號，其中第一級的第一輸出信號是輸入電壓的數字估算而第一級的第二輸出信號是輸入電壓的數字估算和輸入電壓的實際值之間的誤差的模擬倍數。
5.根據權利要求4所述的流水線模數轉換器電路，其中第一輸出信號是由快速模數轉換器產生的，第二輸出信號是來自MDAC的殘余輸出。
6.根據權利要求5所述的流水線模數轉換器電路，其中西格馬德耳塔調制器對殘余的輸出進行積分。
7.根據權利要求6所述的流水線模數轉換器電路，其中對來自快速模數轉換器的輸出和抖動信號進行總計。
8.根據權利要求7所述的流水線模數轉換器電路，其中把快速模數轉換器的輸出和抖動信號的總和傳送給MDAC。
9.根據權利要求8所述的流水線模數轉換器電路，其中該積分器的輸出用于控制該抖動信號。
10.根據權利要求9所述的流水線模數轉換器電路，其中該抖動信號是快速模數轉換器最低有效位的倍數。
11.根據權利要求10所述的流水線模數轉換器電路，其中當積分器輸出的極性是負的時該倍數是負的。
12.根據權利要求11所述的流水線模數轉換器電路，其中該倍數根據積分器輸出的極性確定為大約0.5或-0.5。
13.根據權利要求10所述的流水線模數轉換器電路，其中該倍數的值根據積分器的輸出被確定為大約-1、-0.5、+0.5或+1。
14.根據權利要求4所述的流水線模數轉換器電路，其中輸入電壓的數字估算和輸入電壓的實際值之間的誤差的倍數值大約是8。
15.根據權利要求3所述的流水線模數轉換器電路，其中該積分器可以是數字積分器。
16.根據權利要求5所述的流水線模數轉換器電路，其中除了信號處理所需的比較器以外，2級快速還具有一個或多個比較器，為了提供額外的信號范圍以調節先前級中的西格馬德耳塔功能，該比較器提供有大約兩倍的級間冗余。
17.根據權利要求5所述的流水線模數轉換器電路，還包括轉換器2級中的第二西格馬德耳塔調制器。
18.根據權利要求10所述的流水線模數轉換器電路，其中最低有效位用兩個電容器來表示。
19.根據權利要求5所述的流水線模數轉換器電路，其中MDAC結合非互補的參考轉換。
20.根據權利要求12所述的流水線模數轉換器電路，其中在模擬域中減去大約0.5LSB。
21.根據權利要求1所述的流水線模數轉換器電路，其中該轉換器結合偏移誤差，可以在數字域中監控和控制該誤差。
22.一種用于減少流水線模數轉換器電路中的非線性誤差的方法，該方法包括步驟通過流水線模數轉換器將模擬輸入信號轉換成數字輸出信號；以及創建耦接到該轉換器的反饋回路，使得該數字輸出信號適合具有大約零伏特的平均非線性誤差值。
23.一種用于減少非線性誤差的流水線模數轉換器電路，該電路包括將模擬輸入信號轉換成數字輸出信號的裝置和用于創建耦接到該轉換器的反饋電路的裝置，使得該數字輸出信號適合于具有大約零伏特的平均非線性誤差值。
全文摘要
本發明提供了一種電路，該電路包括用于將模擬輸入信號轉換成數字輸出信號的流水線模數轉換器和耦接到該轉換器的反饋電路，使得該數字輸出信號適合于具有大約零伏特的平均非線性誤差值。
文檔編號H03M1/12GK1945978SQ20061012140
公開日2007年4月11日 申請日期2006年5月26日 優先權日2005年5月27日
發明者科林·G·萊頓, 約翰·J·奧東尼爾, 大衛·G·奈恩 申請人:阿納洛格裝置公司