專利名稱：多級發光二極管驅動電路的制作方法
技術領域：
本發明的技術領域涉及防止晶體管經受電流和電壓應力(stress)。
背景技術：
在電子電路中使用的晶體管不斷經受電流和電壓應力。例如，耦合到高電壓源的晶體管在從低電壓源(VccL)切換到高電壓源(VccH)時可能經受電流和電壓應力。
當經受的電壓出現擺動時，晶體管的結(junction)可能發生擊穿。例如，包括了使柵極與溝道分離的薄氧化硅層的PMOS(P型金屬氧化物半導體)和NMOS(N型金屬氧化物半導體)晶體管可能由于輸入電壓擺動導致的極端電壓或電流應力而在氧化物層發生擊穿。如果結處電壓超過PMOS或NMOS晶體管的擊穿電壓，晶體管則將最終失效。
發明內容
本發明提供了一種多級發光二極管(LED)驅動電路。該電路包括耦合到LED的驅動晶體管。LED被耦合到驅動晶體管的漏極并且驅動晶體管驅動電流到LED。第一晶體管組被耦合在驅動晶體管和地之間。第一反相器級被耦合到第一晶體管組的共同柵極。第一反相器級還耦合在高電壓源和地之間。第二反相器級被耦合到第一反相器級的共同柵極。第二反相器級還耦合在該電壓源和地之間。該電路還包括耦合在高電壓源和驅動晶體管的柵極之間的第一晶體管。晶體管的柵極被耦合到第一反相器級。
圖1示出發光二極管(LED)驅動電路。
圖2示出包括了多級輸入電路的LED驅動電路。
具體實施例方式
圖1是發光二極管(LED)驅動電路100的圖形表示。該LED驅動電路被用于將LED 102從“接通”狀態切換到“關斷”狀態，反之亦然。LED驅動電路100可被用在使用LED的任意設備中，例如蜂窩電話、個人數字助(PDA)、電視或其他顯示器，以及/或者任意其他電子設備或電路。
如圖1所示，LED驅動電路100包括耦合在PMOS驅動晶體管120的漏極和地(Gnd)之間的LED 102。PMOS驅動晶體管120的源極經由電阻器119被耦合到高電壓源(VccH)。晶體管對140被耦合到PMOS驅動晶體管120的柵極和反相器145。晶體管對140被耦合在VccH和Gnd之間。被耦合在低電壓源(VccL)和Gnd之間的反相器145接收輸入信號(IN)。
晶體管對140包括PMOS晶體管101，其耦合到VccH和PMOS驅動晶體管120的柵極。晶體管對140還包括NMOS晶體管103，其耦合到PMOS驅動晶體管120的柵極。NMOS晶體管103的源極耦合到Gnd，并漏極耦合到PMOS晶體管101的漏極。如圖所示，PMOS晶體管101的柵極和NMOS晶體管103的柵極都被耦合到反相器145。
PMOS晶體管101的柵極和NMOS晶體管103在LED 102切換到“接通”和“關斷”時受到電流和電壓應力。例如，當PMOS驅動晶體管120導通(驅動電流到LED 102)時，LED 102被接通。PMOS驅動晶體管120的柵極被驅動到邏輯低。當PMOS驅動晶體管120的柵極被驅動到邏輯低時，PMOS晶體管101的漏-源結將受到高電壓應力VccH(Vstress＝VccH)。如果PMOS晶體管101的漏-源結上的VccH大于PMOS晶體管101的漏-源結擊穿電壓(P+/Nwell擊穿電壓)，PMOS晶體管101則可能被損壞并最終可能失效。
當PMOS驅動晶體管120關斷時，PMOS驅動晶體管120的柵極被設置為高(即VccH)。由于NMOS晶體管103被設置到Gnd，因此NMOS晶體管103的漏極-源極上的電壓應力為VccH(Vstress＝VccH)。如果NMOS晶體管103的漏-源結上的VccH大于NMOS晶體管103的漏-源結擊穿電壓(P+/Nwell擊穿電壓)，NMOS晶體管103則可能被損壞并最終可能失效。由于PMOS驅動晶體管120經常處于關斷狀態(即不驅動電流到LED 102)，因此NMOS晶體管103具有高失效率。
另外，NMOS晶體管103可能由于從在LED 102關斷時沒有完全關斷的PMOS晶體管101流出的漏電流而受到電流應力。如果VccH和VccL之間的電壓差大于PMOS晶體管101的閾值電壓(Vth)(即VccH-VccL＞Vth)，則PMOS晶體管101可能沒有完全關斷。如果PMOS晶體管101不完全關斷，PMOS晶體管101則將允許某些電流(Istress)流到NMOS晶體管103。因此，當PMOS驅動晶體管120在接通和關斷之間切換時，流過NMOS 103的平均電流增大，從而導致NMOS晶體管103被加熱。最終，增大的電流應力可能導致NMOS晶體管103過早失效。
圖2示出多級LED驅動電路200的實施例。多級LED驅動電路200可以減小用于接通和關斷LED 202的組成晶體管中的電流和電壓應力。如這里所述，多級LED驅動電路200可被用在使用LED的任意設備中，例如蜂窩電話、PDA、電視或其他顯示器和/或任意其它電子設備或電路。
如圖2所示，多級LED驅動電路200包括耦合在PMOS驅動晶體管220的漏極和Gnd之間的LED 202。PMOS驅動晶體管220的源極經由電阻器219耦合到高電壓源VccH。PMOS晶體管201源極耦合到VccH。PMOS晶體管201的漏極耦合到PMOS驅動晶體管220的柵極。PMOS晶體管201的漏極耦合到NMOS晶體管213的漏極。NMOS晶體管213的源極耦合到NMOS晶體管203的漏極。NMOS晶體管203的源極耦合到Gnd。
PMOS晶體管201的柵極耦合到NMOS晶體管213、203的柵極，并且耦合到第一級反相器電路260。第一級反相器電路260耦合到第二級反相器電路270。第二級反相器電路270進一步耦合到反相器211。反相器211耦合在低電壓源VccL和Gnd之間并且接收輸入信號IN。
多級LED驅動電路200將電壓和/或電流應力從諸如PMOS晶體管201和NMOS晶體管203之類的組件轉移到其他組件，例如NMOS晶體管213、第一級反相器電路260和/或第二級反相器電路270。此外，電壓應力(Vstress)和/或電流應力(Istress)被分布在整個電路200中，以防止到達晶體管(例如PMOS晶體管201和NMOS晶體管213、203)的擊穿電壓。
第一級反相器電路260包括第一PMOS晶體管204和第二PMOS晶體管205。第一PMOS晶體管204的源極被耦合到VccH，而第一PMOS晶體管204的漏極被耦合到第二PMOS晶體管205的源極。第二PMOS晶體管205的漏極被耦合到NMOS晶體管206的漏極。NMOS晶體管206的源極被耦合到Gnd。第二PMOS晶體管205的漏極和NMOS晶體管206的漏極被耦合到共同耦合的PMOS晶體管201的柵極和NMOS晶體管213、203的柵極。PMOS晶體管204、205的柵極和NMOS晶體管206的柵極共同耦合到第二級反相器電路270。
第二級反相器電路270包括第一PMOS晶體管207和第二PMOS晶體管208。第一PMOS晶體管207的源極被耦合到VccH，而第一PMOS晶體管207的漏極被耦合到第二PMOS晶體管208的源極。第二PMOS晶體管208的漏極經由電阻器285被耦合到第一NMOS晶體管209的漏極。PMOS晶體管208的漏極被耦合到第一級反相器電路260中共同耦合的PMOS晶體管204、205的柵極和NMOS晶體管206的柵極。第一NMOS晶體管209的源極被耦合到第二NMOS晶體管210的漏極。第二NMOS晶體管210的源極被耦合到Gnd。PMOS晶體管207、208的柵極和NMOS晶體管209、210的柵極共同耦合到反相器211和Gnd。反相器211被耦合到低電壓源VccL和Gnd并接收輸入信號IN(例如Vin＝VccL)。
當PMOS驅動晶體管220關斷(即LED 202關斷)時，PMOS驅動晶體管220的柵極處于VccH。由于NMOS晶體管203被設置到Gnd，因此NMOS晶體管213和203上的電壓將是VccH。在此情況下，由VccH導致的電壓應力(Vstress)被分布在兩個NMOS晶體管213和203上。由于電壓應力被分布在兩個晶體管上，因此一個晶體管(例如NMOS晶體管203)上的電壓應力被減小。因此，被分布的VccH值將高到足以致使例如NMOS晶體管213和/或203的漏-源結擊穿的機會減小。通過插入一個或多個附加晶體管(例如NMOS晶體管213)而使多個晶體管堆疊起來的做法可以減小NMOS晶體管(例如晶體管203、213)損壞并過早失效的危險。
另外，為了防止漏電流在PMOS晶體管201處于關斷狀態時通過PMOS晶體管201流入NMOS晶體管213和203，插入了第一級反相器電路260，如圖所示。如上所述，假設VccH-VccL＞Vth(Vth是晶體管201的閾值電壓)，晶體管201將不會完全關斷，除非晶體管201的柵極電壓上升到更高電壓，例如從VccL上升到VccH。為了提高PMOS晶體管201的柵極電壓，第一級反相器電路260的輸出被耦合到PMOS晶體管201的柵極，如圖所示。第一級反相器電路260包括PMOS晶體管204、205以及NMOS晶體管206。當PMOS晶體管204、205接通時，PMOS晶體管205的源極將提供升高的電壓(VccH)到PMOS晶體管201的柵極。升高的電壓VccH將使PMOS晶體管201完全關斷，從而防止漏電流進入NMOS晶體管213、203。
插入第一級反相器電路260的做法使電路200的邏輯反相。為了防止這種反相并保持邏輯的一致性，第二級反相器電路270被耦合到第一級反相器電路260。可以意識到，在電路200中可以插入附加的反相器級。第二級反相器電路270的添加將電流和/或電壓應力進一步分布到第二級反相器電路270的某些組件，例如NMOS晶體管209、210(下面將更詳細描述)。但是，電阻器285以與NMOS晶體管209串聯的方式插入，以提高PMOS晶體管207、208的漏源電阻(Rds)。電阻器285限制了通過第二級反相器電路270的路徑的脈沖電流。通過提高漏源電阻，在PMOS驅動晶體管220接通和關斷時通過NMOS晶體管209、210的脈沖電流被減小。電阻器285的值的范圍可以從幾歐姆(例如1到100歐姆)到幾百歐姆(例如100到900歐姆)。雖然電阻器285的更高電阻值將減小脈沖電流，但是電路200的輸出邏輯的上升/下降時間可能因此被減慢。
第一和第二級反相器電路260和270有助于減小當LED 202處于關斷狀態時在PMOS晶體管201和NMOS晶體管213、203上的電壓應力。如上所述，為了關斷LED 202，PMOS驅動晶體管220的柵極電壓被上拉到高電壓源VccH。在此情況下，Vstress＝VccH被分布在NMOS晶體管213和NMOS晶體管203之間。此外，PMOS晶體管201的柵極電壓和NMOS晶體管213、203的柵極電壓為低(Gnd)。換言之，第一級反相器電路260輸出電壓為低(Gnd)。由于第一級反相器電路260的輸出電壓為低(Gnd)，因此PMOS晶體管204和205將分享Vstress＝VccH。因此，電壓應力被分布到第一級反相器電路260的組件，例如PMOS晶體管204和205。
當第一級反相器電路260的輸出為低時，這意味著第一級反相器電路260的輸入或第二級反相器電路270的輸出處于高電壓源VccH。如果第二級反相器電路270的輸出處于VccH，則Vstress＝VccH被分布在電阻器285和NMOS晶體管209、210之間。同樣，電壓應力被分布在多個組件之間，從而減小了晶體管損壞的機會。
如上所述，由例如PMOS晶體管201和NMOS晶體管203經受的電壓和/或電流應力被減小。例如，電壓和/或電流應力被分布在多個組件中，例如PMOS晶體管204、205、207、208、NMOS晶體管213、203、209和210以及電阻器285。電壓和/或電流應力的減小可防止晶體管擊穿并且可以延長晶體管的壽命。
權利要求
1.一種多級發光二極管驅動電路，包括耦合到發光二極管的驅動晶體管，其中所述發光二極管被耦合在所述驅動晶體管的漏極處并且所述驅動晶體管驅動電流到所述發光二極管；耦合在所述驅動晶體管的柵極和地之間的第一晶體管組；耦合到所述第一晶體管組的共同柵極的第一反相器級，其中所述第一反相器級被耦合在高電壓源和地之間；耦合到所述第一反相器級的共同柵極的第二反相器級，其中所述第二反相器級被耦合在所述高電壓源和地之間；以及耦合在所述高電壓源和所述驅動晶體管的柵極之間的第一晶體管，其中所述第一晶體管的柵極被耦合到所述第一反相器級。
2.如權利要求1所述的電路，其中所述第一晶體管組包括串聯連接的一對NMOS晶體管，其中所述對中的第一NMOS晶體管的漏極被耦合到所述驅動晶體管的柵極，并且所述對中的第二NMOS晶體管的源極耦合到地。
3.如權利要求1所述的電路，其中所述驅動晶體管和所述第一晶體管都是PMOS晶體管。
4.如權利要求1所述的電路，其中所述第一反相器級包括串聯連接的第一對PMOS晶體管；以及NMOS晶體管，其中所述第一對PMOS晶體管被耦合在所述高電壓源和所述NMOS晶體管之間，所述NMOS晶體管的源極被耦合到地，并且所述第一對PMOS晶體管的柵極和所述NMOS晶體管的柵極共同耦合到所述第二反相器級。
5.如權利要求4所述的電路，其中所述第二反相器級包括串聯連接的第二對PMOS晶體管；第一NMOS晶體管組，其中所述第一NMOS晶體管組包括串聯連接的一對NMOS晶體管；以及電阻器，其中所述第二對PMOS晶體管被耦合在所述高電壓源和所述電阻器之間，所述第一NMOS晶體管組被耦合在所述電阻器和地之間，所述第二對PMOS晶體管中的一個PMOS晶體管的漏極被耦合到共同耦合的所述第一反相器級的柵極，并且所述第二對PMOS晶體管的柵極和第一NMOS晶體管組的柵極共同耦合到反相器。
6.一種發光二極管驅動電路，包括用于輸出第一電壓的第一反相器級；用于輸出第二電壓的第二反相器級；包括串聯連接的第一對NMOS晶體管的第一晶體管組；漏極被耦合到所述第一晶體管組中的一個NMOS晶體管的PMOS晶體管，其中所述第一晶體管組中的所述第一對NMOS晶體管的柵極和所述PMOS晶體管的柵極共同耦合以接收來自所述第一反相器級的所述第一輸出電壓；驅動晶體管，該驅動晶體管的柵極耦合到所述PMOS晶體管的漏極和所述第一晶體管組中的所述一個NMOS晶體管的漏極；以及耦合在所述驅動晶體管的漏極和地之間的發光二極管，其中如果所述發光二極管關斷，則所述驅動晶體管的柵極電壓為高，所述第一輸出電壓為低，并且所述第二輸出電壓為高。
7.如權利要求6所述的電路，其中如果所述發光二極管接通，則所述驅動晶體管的柵極電壓為低，所述第一輸出電壓為高，并且所述第二輸出電壓為低。
8.如權利要求6所述的電路，其中所述驅動晶體管是PMOS晶體管。
9.如權利要求6所述的電路，其中所述第一反相器級包括串聯連接的第一對PMOS晶體管；以及NMOS晶體管，其中所述第一對PMOS晶體管被耦合在高電壓源和所述NMOS晶體管之間，所述NMOS晶體管的源極被耦合到地，并且所述第一對PMOS晶體管的柵極和所述NMOS晶體管的柵極共同耦合到所述第二反相器級。
10.如權利要求6所述的電路，其中所述第二反相器級包括串聯連接的第二對PMOS晶體管；第二晶體管組，其中所述第二晶體管組包括串聯連接的第二對NMOS晶體管；以及電阻器，其中所述第二對PMOS晶體管被耦合在所述高電壓源和所述電阻器之間，所述第二NMOS晶體管組被耦合在所述電阻器和地之間，所述第二對PMOS晶體管中的一個PMOS晶體管的漏極被耦合到共同耦合的所述第一反相器級的柵極。
11.如權利要求10所述的電路，還包括反相器，其中所述第二對PMOS晶體管的柵極和所述第二NMOS晶體管組的柵極共同耦合到所述反相器。
12.一種發光二極管驅動電路，包括發光二極管；耦合到所述發光二極管的PMOS驅動晶體管，其中所述發光二極管被耦合到所述PMOS驅動晶體管的漏極，并且所述驅動晶體管驅動電流到所述發光二極管；耦合在所述驅動晶體管的柵極和地之間的第一晶體管組，其中所述第一晶體管組包括串聯連接的一對NMOS晶體管；以及耦合在高電壓源和所述PMOS驅動晶體管的柵極之間的第一PMOS晶體管，其中如果所述PMOS驅動晶體管沒有驅動電流到所述發光二極管，則所述PMOS驅動晶體管的柵極處于所述高電壓源，并且所述第一晶體管組將電壓應力分布在所述一對NMOS晶體管上。
13.如權利要求12所述的電路，其中如果所述PMOS驅動晶體管正在驅動電流到所述發光二極管并且所述發光二極管接通，則所述PMOS驅動晶體管的柵極處于地電壓。
14.如權利要求12所述的電路，還包括耦合到所述第一晶體管組的共同柵極的第一反相器級，其中所述第一反相器級耦合在所述高電壓源和地之間。
15.如權利要求14所述的電路，其中所述第一反相器級包括串聯連接的第一對PMOS晶體管；以及NMOS晶體管，其中所述第一對PMOS晶體管被耦合在所述高電壓源和所述NMOS晶體管之間，所述NMOS晶體管的源極被耦合到地，并且所述第一對PMOS晶體管的柵極和所述NMOS晶體管的柵極共同耦合到所述第二反相器級。
16.如權利要求14所述的電路，還包括耦合到所述第一反相器級的共同柵極的第二反相器級，其中所述第二反相器級被耦合在所述高電壓源和地之間。
17.如權利要求16所述的電路，其中如果所述PMOS驅動晶體管沒有驅動電流到所述發光二極管，則所述第二反相器級的輸出電壓處于地電壓。
18.如權利要求16所述的電路，其中如果所述PMOS驅動晶體管正在驅動電流到所述發光二極管，則所述第二反相器級的輸出電壓處于所述高電壓源。
19.如權利要求16所述的電路，其中所述第二反相器級包括串聯連接的第二對PMOS晶體管；第二NMOS晶體管組，其中所述第二NMOS晶體管組包括串聯連接的第二對NMOS晶體管；以及電阻器，其中所述第二對PMOS晶體管被耦合在所述高電壓源和所述電阻器之間，所述第二NMOS晶體管組被耦合在所述電阻器和地之間，所述第二對PMOS晶體管中的一個PMOS晶體管的漏極被耦合到共同耦合的所述第一反相器級的柵極，并且所述第二對PMOS晶體管的柵極和第二NMOS晶體管組的柵極共同耦合到反相器。
20.如權利要求12所述的電路，其中如果所述驅動電路沒有驅動電流到所述發光二極管，則所述PMOS驅動晶體管的柵極電壓處于所述高電壓源并且所述第一PMOS晶體管的柵極電壓處于地電壓。
全文摘要
本發明提供了一種多級發光二極管(LED)驅動電路。該電路包括耦合到LED的驅動晶體管。LED被耦合到驅動晶體管的漏極并且驅動晶體管驅動電流到LED。第一晶體管組被耦合在驅動晶體管和地之間。第一反相器級被耦合到第一晶體管組的共同柵極。第一反相器級還耦合在高電壓源和地之間。第二反相器級被耦合到第一反相器級的共同柵極。第二反相器級還耦合在該電壓源和地之間。該電路還包括耦合在高電壓源和驅動晶體管的柵極之間的第一晶體管。晶體管的柵極被耦合到第一反相器級。
文檔編號H03K17/74GK1901370SQ20061009878
公開日2007年1月24日 申請日期2006年7月14日 優先權日2005年7月22日
發明者泰外科, 葉闊蘇, 張徹空, 約翰·J·德·利昂·阿蘇恩茨恩, 許連淳 申請人:安華高科技Ecbu Ip(新加坡)私人有限公司