專利名稱：半導體裝置、半導體裝置的制造方法、電子器件、電路基板及電子設備的制作方法
技術領域：
本發明涉及半導體裝置、半導體裝置的制造方法、電子器件、電路基板、以及電子設備。
背景技術：
近年，在移動電話或者電視接收機等電子設備中，例如，作為共振子或者帶通濾波器等，使用具有彈性表面波元件(以下，適當稱為“SAW(Surface Acoustic Wave面聲波)元件”)的電子器件。
特開2002-290184號公報以及特開2002-290200號公報公開了與具有SAW元件的電子器件有關的技術的一例。
特開2002-290184號公報公開了與將SAW元件與驅動控制該SAW元件的集成電路配置于同一的空間內的電子器件的封裝(package)有關的技術。
特開2002-290200號公報公開了與將SAW元件安裝于第一基板上，將集成電路安裝于第二基板上的電子器件的封裝有關的技術。
另外，伴隨著對安裝具有SAW元件的電子器件的電子設備要求小型化，也對安裝SAW元件等的電子元件的半導體裝置或者安裝有電子元件的電子器件要求小型化。
但是，在上述的特開2002-290184號公報公開的結構中，因為并聯地配置SAW元件與集成電路，所以小型化較為困難。
同樣地，在特開2002-290200號公報公開的結構中，因為配置為重疊安裝有SAW元件的第一基板與安裝有集成電路的第二基板，所以薄型化(小型化)較為困難。
又，不僅僅是具有SAW元件的電子器件，特別對具有水晶振子、壓電振子、壓電音叉等需要氣密性的電子元件的電子器件也要求小型化。
發明內容
本發明是為了解決上述問題而作成的，其目的在于提供一種可以實現小型化、薄型化以及高功能化的半導體裝置、半導體裝置的制造方法、電子器件、電路基板以及電子設備。
為了達成上述目的，本發明提供以下的機構。
本發明的半導體裝置包括具備半導體基板，其具有第一面、和與所述第一面相反的一側的第二面；外部連接端子，其形成于所述半導體基板的所述第一面上；第一電極，其形成于所述半導體基板的所述第一面上，且與所述外部連接端子電連接；電子元件，其形成于所述半導體基板的所述第二面上或者上方；第二電極，其電連接于所述電子元件，且具有表面和背面；槽部，其形成于所述半導體基板的所述第二面，且具有包含所述第二電極的所述背面的至少一部分的底面；以及導電部，其形成于所述槽部的內部，且與所述第二電極的所述背面電連接。
在本發明的半導體裝置中，因為在具有包含第二電極的背面的至少一部分的底面的槽部的內部形成導電部，所以可以利用導電部來電連接第二電極與電子元件。
又，因為第一電極電連接于外部連接端子上，所以可以實現可以與外部設備(例如，電路基板)等連接的半導體裝置整體的小型化、薄型化以及高功能化。
又，在本發明的半導體裝置中，優選具備配線，其形成于所述半導體基板的所述第一面上，且電連接所述第一電極和所述外部連接端子；應力緩和層，其形成于所述半導體基板和所述外部連接端子之間。
在本發明的半導體裝置中，因為利用配線來電連接第一電極與外部連接端子，由此在半導體裝置中形成配線，所以外部連接端子的形狀、配置的自由度增大。
又，通過形成應力緩和層，使得外部設備等與半導體裝置的連接可靠性較高。
又，在本發明的半導體裝置中，優選在所述第二電極的表面上形成與所述配線相同的材料的金屬膜。
在本發明的半導體裝置中，通常，作為配線的材料，使用耐腐蝕性高的材料。
因而，通過在第二電極的表面形成與配線相同的材料的金屬膜，可以防止第二電極的表面的腐蝕，從而防止電方面不良的產生。
又，在本發明的半導體裝置中，優選具有形成于所述半導體基板的所述第二面上且與所述導電部電連接的連接電極。
在本發明的半導體裝置中，通過具有與導電部電連接的連接電極，例如，通過形成與電子元件的電極形狀對應的連接電極，可以提高設計與電子元件的連接構造之際的自由度。
又，本發明的半導體裝置的制造方法包括包括準備半導體基板的工序，該半導體基板具有第一面、和與所述第一面相反的一側的第二面；在所述半導體基板的所述第一面上形成第一電極的工序；在所述半導體基板的所述第一面上形成具有表面與背面的第二電極的工序；將電連接于所述第一電極的配線形成于所述半導體基板的所述第一面上的工序；通過將電連接于所述配線的外部連接端子形成于所述半導體基板的所述第一面上，將所述第一電極和所述配線電連接的工序；在所述半導體基板和所述外部連接端子之間形成應力緩和層的工序；在所述半導體基板的所述第二面上形成具有包含所述第二電極的所述背面的至少一部分的底面的槽部的工序；在所述槽部的側壁上形成絕緣膜的工序；以及將電連接電子元件和所述第二電極的導電部形成在所述槽部內的工序。
在本發明的半導體裝置的制造方法中，因為由未形成有第二電極的半導體基板的第二面形成槽部，所以容易形成電連接于第二電極的導電部。
又，因為在槽部的側壁上形成絕緣膜之后，在槽部形成與第二電極電連接的導電部，所以導電部與半導體基板成為良好地絕緣的狀態。
以此，可以從第二電極經由導電部對電子元件正確地賦予電壓，從而可以良好地驅動電子元件。
又，在本發明的半導體裝置的制造方法中，形成所述槽部的工序優選使用光刻法以及蝕刻法。
在本發明的半導體裝置的制造方法中，通過使用光刻法以及蝕刻硅，可以在半導體基板高精度地形成槽部。
又，在本發明的半導體裝置的制造方法中，優選包含在所述半導體裝置的所述第二面上形成與所述導電部電連接的連接電極的工序，從而所述連接電極與所述導電部一并形成。
在本發明的半導體裝置的制造方法中，通過連接電極與導電部成批地形成，就可以有效地制造半導體裝置，從而可以降低半導體裝置的制造成本。
又，在本發明的半導體裝置的制造方法中，優選包含在所述半導體基板上一并形成多個半導體裝置的工序；以及通過切斷所述半導體基板，將所述半導體裝置各自分割的工序，得到單片化的多個半導體裝置。
在本發明的半導體裝置的制造方法中，通過在基板上同時形成多個半導體裝置，之后，按半導體裝置切斷該基板，可以高效地制造半導體裝置，從而可以降低半導體裝置的制造成本。
本發明的電子器件包括半導體基板，具有第一面、和與所述第一面相反的一側的第二面；外部連接端子，形成于所述半導體基板的所述第一面上；第一電極，形成于所述半導體基板的所述第一面上，且與所述外部連接端子電連接；電子元件，形成于所述半導體基板的所述第二面上或者上方；第二電極，電連接于所述電子元件；槽部，形成于所述半導體基板的所述第二面上，且具有包含所述第二電極的背面的至少一部分的底面；導電部，形成于所述槽部的內部，電連接于所述第二電極的背面，與所述電子元件電連接；以及密封部件，密封所述電子器件。
在本發明的電子器件中，通過在半導體基板的第二面上形成電子元件，且電連接該電子元件與導電部，可以利用導電部來電連接第二電極與電子元件。
又，因為第一電極與外部連接端子電連接，所以可以實現可以與外部設備等連接的電子器件整體的小型化以及薄型化。
進而，因為電子元件由密封部件密封，所以可以實現電子器件整體的小型化以及薄型化，且良好地驅動電子元件。
又，在本發明的電子器件中，優選所述密封部件，與所述半導體基板的所述第二面間隔配置，且具有所述密封部件中的與所述半導體基板的所述第二面對向的對向面，所述電子元件形成于所述對向面上。
在本發明的電子器件中，因為電子元件形成于密封部件的對向面上，所以通過電連接電子元件與導電部，可以進行電子元件的密封。
因而，通過簡單的結構，可以得到密封的電子器件。
又，在本發明的電子器件中，優選包含保持所述電子元件的支持基板，所述密封部件，與所述半導體基板的所述第二面間隔配置，所述支持基板配置于所述密封部件和所述半導體基板之間。
在本發明的電子器件中，因為在支持基板上形成電子元件，所以可以在良好地支撐電子元件的狀態下，電連接電子元件與導電部。
因而，可以良好地驅動電子元件。
又，在本發明的電子器件中，優選包含支持基板，該支持基板保持所述電子元件，且與所述半導體基板的所述第二面間隔配置，所述密封部件密封由所述支持基板保持的所述電子元件，并且具有電連接于所述電子元件的電子元件電極。
在本發明的電子器件中，因為保持于支持基板上的電子元件由密封部件密封，所以通過電連接形成于密封部件的電子元件電極與導電部，可以實現小型化、薄型化，且良好地驅動電子元件。
又，在本發明的電子器件中，優選具備連接電極，該連接電極形成在所述半導體基板的所述第二面上，且將所述導電部與所述電子元件電連接。
在本發明的電子器件中，例如，通過形成與電子元件的電極形狀對應的連接電極，可以使電子元件與第二電極的導通狀態良好。
本發明的電路基板安裝上述的電子器件。
在本發明的電路基板上，可以提供安裝有實現了小型化·薄型化的電子器件的電路基板(印刷配線板等)。
因而，即使在將該電路基板安裝于電子設備等上之際，也可以防止電子設備整體的大型化。
本發明的電子設備安裝上述的電子器件。
在本發明的電子設備中，可以提供安裝有實現了小型化·薄型化的電子器件的電子設備。
因而，可以得到小型化的電子設備。
圖1是表示本發明的一實施方式的半導體裝置的剖面圖；圖2是圖1的半導體裝置的A向視的俯視圖；圖3是圖1的半導體裝置的B向視的俯視圖；圖4A～4C是表示本發明的一實施方式的半導體裝置的制造方法的剖面圖；圖5A～5C是表示本發明的一實施方式的半導體裝置的制造方法的剖面圖；圖6是表示本發明的一實施方式的半導體裝置的制造方法的剖面圖；圖7是表示本發明的第一實施方式的電子器件的剖面圖；圖8是表示圖7的電子器件的電極的俯視圖；圖9是表示本發明的第二實施方式的電子器件的剖面圖；圖10是表示本發明的第三實施方式的電子器件的剖面圖；圖11是表示本發明的第四實施方式的電子器件的剖面圖；圖12是表示搭載有本發明的電子器件的電子設備的圖。
具體實施例方式接著，參照圖1至圖6說明本發明的半導體裝置的一實施方式。
本發明的半導體裝置如圖1所示，具有硅基板(半導體基板)10、與連接部20。
連接部20形成于硅基板10的第一面10a上，電連接于作為外部設備的印刷配線板(電路基板)P、和形成于第一面10a上的電極或者配線。
如圖1所示，在硅基板10中，在與第一面10a相反的一側的第二面10b上形成有槽部11。
槽部11的底面包含有第二電極23的背面。
又，在槽部11的內部形成有填充有導電性材料的導電部12。
又，在槽部11的側壁形成有絕緣膜13，導電部12與硅基板10電絕緣。
又，在硅基板10的第二面10b的表面上，在形成有槽部11的區域以外的區域上形成有背面絕緣層14。
如圖3所示，在該背面絕緣層14上，作為電子元件，形成有例如與彈性表面波元件“SAW(Surface Acoustic Wave表面聲波)元件”的電極對應的背面電極(連接電極)15。
連接部20具有形成于硅基板10的第一面10a上的襯底層21、分別形成于襯底層21的多個規定區域上的第一電極以及第二電極23、第一絕緣層24、以及形成于該第一絕緣層24上的配線部30。
在此，襯底層21由例如氧化硅(SiO2)、氮化硅(Si3N4)等絕緣材材料形成。
又，作為第一電極22以及第二電極23的材料，能夠列舉鈦(Ti)、氮化鈦(TiN)、鋁(Al)、通(Cu)、或者包含有它們的合金等。
又，第一絕緣層24形成于除了形成有第一電極22以及第二電極23的區域之外的硅基板10上。
另外，如圖2所示，也可以在硅基板10上形成多個電極，不過在本實施方式中，只說明第一電極22以及第二電極23。
又，第二電極23也可以被第一絕緣層24覆蓋。
另外，在襯底層21的下方形成有例如具有晶體管或者存儲元件的集成電路。
而且，該集成電路與第一電極22以及第二電極23電連接。
如圖1以及圖2所示，配線部30具有第一配線(配線)31、金屬膜32、第二絕緣層(應力緩和層)33、第二配線(配線)34、以及第三絕緣層35。
第一配線(配線)31電連接于形成在第一絕緣層24上的第一電極22上。
金屬膜32形成于第二電極23的表面上。
第二絕緣層(應力緩和層)33形成于第一配線(配線)31以及金屬膜32上。
第二配線(配線)34形成于第二絕緣層33上，且與第一配線31電連接。
第三絕緣層35形成于第二配線34上。
又，通過第一配線31的一部分從第二絕緣層33露出，形成臺肩部36。
臺肩部36與第二配線34電連接。
進而，在第二配線34上形成有凸起37，半導體裝置1經由該凸起37而電連接于印刷配線板P上。
又，第三絕緣層35形成于除了形成有凸起37的區域之外的第二絕緣層33上以及第二配線34上。
又，第一電極22經由第一配線31以及第二配線34而與凸起37電連接。
又，第二電極23形成于襯底層21上，所述襯底層21形成于硅基板10的第一面10a上。
又，第二電極23的背面的一部分構成為槽部11的底面。
以此，在槽部11的內部，第二電極23的背面23a與導電部12的第一端部12a電連接。
又，導電部12的第二端部12b與形成于硅基板10的第二面10b上的背面電極15電連接。
即，第二電極23與形成于硅基板10的第二面10b上的電子元件電連接。
又，作為第一配線31以及第二配線34的材料，可以列舉金(Au)、銅(Cu)、銀(Ag)、鈦(Ti)、鎢(W)、鈦鎢(TiW)、氮化鈦(TiN)、鎳(Ni)、鎳釩(NiV)、鉻(Cr)、鋁(Al)、以及鈀(Pd)等。
第一配線31以及第二配線34的各自的構造可以是上述材料的單層構造，也可以是組合了多層而得到的疊層結構。
又，作為用于形成第一絕緣層24、第二絕緣層33、以及第三絕緣層35的材料，是聚酰亞胺樹脂、硅改性聚酰亞胺樹脂、環氧樹脂、硅改性環氧樹脂、丙烯酸樹脂、酚醛樹脂、BCB(benzocyclobutene苯環丁烯)以及PBO(polybenzoxazole聚苯并唑)等、具有絕緣性的材料即可。
另外，第一絕緣層24也可以由氧化硅(SiO2)、氮化硅(Si3N4)等絕緣性材料形成。
又，金屬膜32的材料優選是與第一配線31以及第二配線34相同的材料。
作為金屬膜32的材料，可以使用Au、TiW、Cu、Cr、Ni、Ti、W、NiV、Al等金屬。
又，金屬膜32也可以疊層這些金屬而形成。
另外，金屬膜(疊層結構的情況下，至少為1層)32優選使用比電極耐腐蝕性高的材料，例如，Au、TiW、Cr而形成。
于是，可以防止電極的蝕刻，從而防止電方面不良的產生。
接著，參照圖4A～4C以及圖5A～5C，說明半導體裝置1的制造方法。
在此，在本實施方式中，半導體裝置1同時多個(參照圖6)一并形成于同一的硅基板(半導體基板)100上。
以下說明的圖4A～4C以及圖5A～5C表示分別形成1個半導體裝置1的情況。
首先，如圖4A所示，在硅基板10的第一面10a上形成襯底層21。
然后，在襯底層21上形成第一電極22以及第二電極23。
然后，在第一電極22以及第二電極23上形成第一絕緣層24，通過眾所周知的光刻法(photolithograph)以及蝕刻法，除去覆蓋第一電極22以及第二電極23的絕緣材料。
另外，覆蓋第二電極23的絕緣材料也可以不除去。
接著，在包含有第一電極22的第一絕緣層24上形成第一配線31，在第二電極23的表面形成金屬膜32。
作為第一配線31的形成方法，例如，通過如下操作來進行在以TiW、Cu的順序通過濺射法形成之后，以鍍敷法形成Cu。
接著，形成第二絕緣膜33使得其覆蓋第一配線31以及金屬膜32。
然后，通過眾所周知的光刻法，除去第二絕緣層33的與臺肩部36對應的區域。
以此，第一配線31的一部分露出，從而形成臺肩部36。
接著，在第二絕緣層33上形成第二配線34，使其連接于臺肩部36。
然后，除了第二絕緣層33上以及第二配線34上的形成凸起37的區域之外，形成第三絕緣層35，使其覆蓋第二絕緣層33以及第二配線34。
接著，如圖4B所示，通過在硅基板10的第二面10b上以光敏抗蝕劑40為掩模(mask)實施干式蝕刻法，除去與第二電極23對應的部分的硅基板10以及襯底層21。
以此，如圖4C所示，從硅基板10的第二面10b開始進行蝕刻，直至形成于第一面10a上的第二電極23的背面23a露出為止，從而形成槽部11。
另外，以光敏抗蝕劑40為掩模，不過并不限定于此，例如，作為硬質掩模(hard mask)，也可以使用SiO2膜，也可以同時使用光敏抗蝕劑掩模以及硬質掩模。
又，作為蝕刻方法，并不限定于干式蝕刻法，也可以使用濕式蝕刻、激光加工，或者將它們同時使用。
接著，如圖5A所示，在硅基板10的第二面10b以及槽部11的內壁上，形成背面絕緣層14以及絕緣膜13。
背面絕緣膜14以及絕緣膜13防止漏電的產生、由于氧氣以及水分等而導致半導體基板10的浸蝕等。
作為背面絕緣膜14以及絕緣膜13的材料，可以使用使用PECVD(Plasma Enhanced Chemical Vapor Deposition等離子增強化學汽相沉積)而形成的正硅酸四乙酯(Tetra Ethyl Ortho SilicateSi(OC2H5)4以下，稱為TEOS)，即PE-TEOS、以及使用臭氧CVD而形成的TEOS，即O3-TEOS或者使用CVD而形成的氧化硅(SiO2)。
另外，背面絕緣膜14以及絕緣膜13，只要絕緣性，就可以是其它材料，也可以是樹脂。
然后，通過干式蝕刻或者激光加工，除去形成于第二電極23的背面23a上的絕緣膜13，由此，如圖5B所示，第二電極23的背面23a露出。
又，在槽部11的側壁上，殘留絕緣膜13。
接著，使用電化學鍍(ECP)法，對槽部11的內部實施鍍敷處理，在槽部11的內側形成用于形成導電部12的導電性材料，從而導電部12的第一端部12a與露出的第二電極23，在第二電極23的背面23a上電連接。
作為用于形成導電部12的導電性材料，可以使用例如銅(Cu)。
因而，在槽部11中埋入銅(Cu)。
在本實施方式中，在形成導電部12的工序中，包含有例如通過濺射法形成(疊層)TiN、Cu的工序、和通過鍍敷法形成Cu的工序。
另外，也可以包含通過濺射法形成(疊層)TiW、Cu的工序、和通過鍍敷法形成Cu的工序。
另外，作為導電部12的形成方法，并不限定于上述方法，也可以埋入導電糊、熔融金屬、金屬線等。
又，在本實施方式中，用導電部12填埋槽部11的內部，不過也可以并不完全填埋，而在槽部11的內壁上形成導電部12，從而在第二電極23的背面23a電連接。
形成導電部12之后，如圖5C所示，在硅基板10的第二面10b上形成與導電部12電連接的背面電極15。
另外，也可以在形成背面電極15之際，同時形成背面電極15與導電部12。
即，也可以一并形成背面電極15與導電部12。
接著，在形成于硅基板10的第一面10a上的第二配線34上，搭載例如由鉛軟釬料構成的凸起37。
另外，在形成凸起37之際，可以將軟釬料球搭載于第二配線34上，也可以將軟釬料膏印刷于第二配線34上。
在以上的工序中，在一個硅基板100上同時一并形成多個半導體裝置1。
接著，如圖6所示，利用切割(dicing)裝置110，按半導體裝置1切割(切斷)硅基板100。
這樣，通過在硅基板100上大約同時形成多個半導體裝置1，然后按半導體裝置1切斷該硅基板100，可以使如圖1所示的半導體裝置1單片化，從而得到多個。
這樣就可以有效地制造半導體裝置1，從而可以降低半導體裝置1的制造成本。
根據本發明的半導體裝置1，通過在達到第二電極23的槽部11的內部形成導電部12，可以經由導電部12電連接第二電極23與電子元件。
又，因為第一電極22與凸起37電連接，所以可以實現可以與外部設備等連接的半導體裝置1的整體的小型化、薄型化以及高功能化。
接著，參照圖7說明在上述半導體裝置1上安裝有作為電子元件的SAW元件(電子元件)60的電子器件50的第一實施方式。
另外，在以下說明的各實施方式中，對與上述一實施方式的半導體裝置1具有共用的結構的部位標注同一附圖標記，省略說明。
在使用于本實施方式的電子器件50中的半導體裝置51中，除了未形成有背面電極15這一點之外，具有與上述半導體裝置1相同的結構。
如圖8所示，電子器件50具有壓電薄膜、和與壓電薄膜相接觸的梳齒電極61。
而且，如圖7所示，電子器件50形成于硅基板10的第二面10b上。
又，SAW元件60，與導電部12的第二端部12b電連接，直接形成于第二面10b上。
又，在硅基板10的第一面10a上，形成有例如具有晶體管、存儲元件的集成電路。
導電部12的第一端部12a經由第二電極23，與該集成電路電連接。
因而，形成于硅基板10的第二面10b上的電子元件60、和形成于硅基板10的第一面10a上的集成電路經由導電部12電連接。
又，電子器件50具有密封部件52。
通過將SAW元件60配置于密封部件52與硅基板10的第二面10b之間，密封SAW元件60。
在本實施方式中，密封部件52由玻璃基板形成，不過也可以由硅基板形成。
密封部件52與硅基板10的第二面10b間隔配置。
硅基板10的第二面10b的周邊部與密封部件52的內面52a的周邊部由粘接劑層53粘接。
作為粘接劑層53，例如可以列舉聚酰亞胺樹脂等合成樹脂。
而且，由硅基板10的第二面10b、密封部件52的內面52a、以及粘接劑層53包圍的內部空間55大致密閉(氣密性密封)，在該內部空間55中配置SAW元件60。
接著，說明電子器件50的制造方法。
首先，在通過與上述半導體裝置1的制造方法相同的工序，形成導電部12之后，在硅基板10的第二面10b上形成SAW元件60。
形成該SAW元件60的工序，包括形成壓電薄膜的工序、形成如圖8所示的梳齒電極61使其與壓電薄膜接觸的工序、以及形成保護膜的工序。
進而，形成SAW元件60的工序，包括對SAW元件60照射等離子等從而進行調頻的工序。
作為壓電薄膜的材料，可以列舉氧化鋅(ZnO)、氮化鋁(AlN)、鈮酸鋰(LiNbO3)、鉭酸鋰(LiTaO3)、鈮酸鉀(KNbO3)等。
作為梳齒電極61的材料，可以列舉含鋁的金屬。
作為保護膜的材料，可以列舉氧化硅(SiO2)、氮化硅(Si3N4)、氮化鈦(TiN)等。
然后，形成的SAW元件60，在硅基板10的第二面10b上，與導電部12的第二端部12b電連接。
接著，在硅基板10的第二面10b以及密封部件52的內面52a中的至少一方上，形成用于形成粘接劑層53的粘接劑。
作為粘接劑層53，例如可以使用感光性聚酰亞胺粘接劑等。
然后，利用該粘接劑層53來接合硅基板10與密封部件52，使得硅基板10的第二面10b與密封部件52的內面52a對向。
以此，就能夠得到如圖7所示的電子器件50。
在此，作為密封SAW元件60的構造，采用使內部空間55為真空的真空密封、以N2、Ar、He等規定氣體置換內部空間55中的氣體的氣體置換密封等的構造。
另外，在接合硅基板10與密封部件52時，也可以沿著硅基板10的第二面10b的周邊部形成金屬突起，在密封部件52的內面52a形成用于與所述金屬突起粘接的金屬層，從而利用金屬突起以及金屬層來接合硅基板10與密封部件52。
在密封部件52使用透射性的玻璃的情況下，也可以在密封工序之后，通過使激光等透過玻璃，進行SAW元件60的調頻。
然后，在形成于硅基板10的第一面10a上的第二配線34上，搭載例如由鉛軟釬料構成的凸起37。
另外，在形成凸起37之際，可以在第二配線34上搭載釬料球，也可以在第二配線34上印刷釬料膏。
在這樣的電子器件50的制造方法中，與半導體裝置1的制造方法同樣地，在同一硅基板(半導體基板)上同時一并形成半導體裝置50、SAW元件60以及密封部件52等。
與半導體裝置1的制造方法同樣地，通過使用切割裝置110，按電子器件50進行切割(切斷)。
以此，就可以以低成本制造電子器件50。
制造的電子器件50利用凸起37而搭載于印刷配線板P等上。
在本實施方式的電子器件50中，在硅基板10的第二面10b上形成SAW元件60，并連接導電部12的第二端部12b與該SAW元件60。
在該情況下，通過預先在硅基板10的第一面10a上形成驅動控制SAW元件60的集成電路，可以經由導電部12來電連接SAW元件60與集成電路。
因而，可以實現電子器件50整體的小型化·薄型化，且良好地驅動SAW元件60。
而且，因為SAW元件60被密封在密封部件52與第二面10b之間，所以可以實現小型化·薄型化，且良好地密封SAW元件60，從而可以良好地驅動SAW元件60。
接著，參照圖9說明在上述半導體裝置1上安裝有作為電子元件的SAW元件71的電子器件70的第二實施方式。
另外，在以下說明的各實施方式中，對與上述一實施方式的電子器件50的結構共用的部位標注同一附圖標記，省略說明。
本實施方式的電子器件70在如下點上與第一實施方式不同SAW元件71并不形成于硅基板10的第二面10b上，而是形成于與硅基板10的第二面10b間隔配置的密封部件52上。
SAW元件71形成于與硅基板10的第二面10b對向的密封部件52的內面(對向面)52a上。
又，在SAW元件71上形成有與硅基板10的第二面10b對向的端子72。
在半導體裝置73上，在硅基板10的第二面10b的槽部11上形成有背面電極(連接電極)54。
而且，該背面電極54與導電部12的第二端部12b電連接。
背面電極54形成于與SAW元件71的端子72對應的位置上。
即，第二電極23利用導電部12以及背面電極54，與形成在密封部件52的內面(對向面)52a上的SAW元件71電連接。
又，密封部件52例如由硅基板、水晶基板、具有硅以及金剛石的基板構成。
說明電子器件70的制造方法。
首先，在密封部件52的內表面52a上預先形成SAW元件71。
接著，在硅基板10的第二面10b上形成背面電極54。
接著，在密封部件52的內面52a上形成SAW元件71。
另外，還形成端子72。
接著，利用粘接劑層53來接合硅基板10與密封部件52，使得背面電極54與端子72電連接。
以此，得到如圖9所示的電子器件70。
另外，在接合背面電極54與端子72的工序中，也可以通過粘接劑層53的收縮來壓接背面電極54與端子72。
根據本實施方式的電子器件70可知，因為在與硅基板10不同的部件即密封部件52上形成SAW元件71，所以SAW元件71不易受到被賦予給硅基板10的熱應力或者膜應力的影響，從而可以得到良好的特性。
接著，參照圖10說明在上述半導體裝置1上安裝有作為電子元件的SAW元件81的電子器件80的第三實施方式。
本實施方式的電子器件80在如下點上與第二實施方式不同SAW元件81不形成于硅基板10的第二面10b上，SAW元件81形成于支持基板82上。
支持基板82配置于硅基板10的第二面10b、和與硅基板10的第二面10b間隔配置的密封部件52之間。
又，SAW元件81形成于與硅基板10的第二面10b對向的支持基板82的面82a上。
進而，在SAW元件81上，與電子器件70的第二實施方式同樣地，形成有與硅基板10的第二面10b對向的端子83。
而且，該端子83與背面電極54電連接。
根據本實施方式的電子器件80可知，因為在與硅基板10不同的部件即支持基板82上形成SAW元件81，所以SAW元件81不易受到被賦予給硅基板10的熱應力或者膜應力的影響，從而可以得到良好的特性。
又，可以在通過支持基板82來良好地支承SAW元件81的狀態下，電連接SAW元件81與導電部12。
接著，參照圖11說明在上述半導體裝置1上安裝有作為電子元件的AT振子(水晶振子)91的電子器件90的第四實施方式。
本實施方式的電子器件90在如下點上與第二實施方式不同AT振子91在保持于支持基板92上的狀態下由密封部件93密封。
支持基板92與硅基板10的第二面10b間隔配置。
AT振子91形成于與硅基板10的第二面10b對向的支持基板92的內面92a上。
AT振子91由形成于支持基板92與硅基板10的第二面10b之間的、由玻璃基板構成的密封部件93密封。
而且，由支持基板92的內面92a與密封部件93的內面93a包圍的內部空間95被大致密閉(氣密性密封)。
又，在密封部件93上，與硅基板10的第二面10b對向的面上形成有電子元件電極94。
又，電子元件電極94形成為覆蓋密封部件93。
而且，該電子元件電極94與背面電極54電連接。
即，第二電極23利用形成于硅基板10上的導電部12、以及形成于硅基板10的第二面10b上的背面電極54，與AT振子91電連接。
又，硅基板10的第二面10b的周邊部與支持基板92的周邊部由密封部件96密封。
又，第二面10b與密封部件93之間由密封樹脂96密封。
根據本實施方式的電子器件90可知，因為保持于支持基板92上的AT振子由密封部件93密封，所以可以電連接形成與密封部件93上的電子元件電極94與導電部12。
又，可以實現小型化、薄型化，且良好地驅動電子元件。
圖12是表示搭載有上述電子器件50、70、80、90的任一個的電子設備的一例的圖，是表示移動電話300的圖。
因為搭載有實現了小型化·薄型化以及高功能化的本發明的電子器件，所以可以實現小型的移動電話300。
另外，本發明的技術范圍并不限定于上述實施方式，可以在不脫離本發明的宗旨的范圍內，進行各種變更。
例如，在上述半導體裝置1的一實施方式中，形成背面電極15，不過電子器件的電極也可以直接連接于導電部12的第二端部12b上。
又，優選在連接于SAW元件60、71、81或者AT振子91上的背面電極15、54的表面或者導電部12的第二端部12b的表面上，形成金等的表面處理、或者原料材(SnAg鍍敷等)，使得容易進行金屬連接。
又，在上述各實施方式中，除了在最終工序中進行切割之外，也可以在適當的工序(中間工序)中進行單片化。
進而，在通過玻璃基板構成密封部件52、93的情況下，在切割(切斷)由該玻璃基板構成的密封部件52、93之際，也可以通過參照圖6說明的切割裝置110來切割，不過也可以通過照射激光來進行切割，或者使用干式蝕刻或者濕式蝕刻的方法來進行切割。
又，作為本發明的電子元件，在第一、第二、第三實施方式中，使用SAW元件進行了說明，不過并不限定于此，也可以是需要密封構造的元件，例如，水晶振子、壓電振子、壓電音叉等。
又，在第四實施方式中，使用AT振子(水晶振子)進行了說明，不過并不限定于此，也可以是需要密封構造的元件，例如，SAW振子、壓電振子、壓電音叉等。
又，也可以根據需要，在將連接部30形成于硅基板10上之后，進行硅基板10的薄型化。
說明薄化硅基板10的方法。
首先，使用通過紫外光(UV光)的照射而可以剝離的粘接劑，在硅基板10的第一面10a側貼附未圖示的玻璃板。
該玻璃板是被稱為WSS(Wafer Support System晶片支持系統)的系統的一部分，在玻璃板上支持硅基板10后，在貼附有該玻璃板的狀態下，對于硅基板10的第二面10b實施拋光處理、干式蝕刻處理、或者濕式蝕刻處理等規定的處理。
以此，可以薄化硅基板10。
權利要求
1.一種半導體裝置，其中，具備半導體基板，其具有第一面、和與所述第一面相反的一側的第二面；外部連接端子，其形成于所述半導體基板的所述第一面上；第一電極，其形成于所述半導體基板的所述第一面上，且與所述外部連接端子電連接；電子元件，其形成于所述半導體基板的所述第二面上或者上方；第二電極，其電連接于所述電子元件，且具有表面和背面；槽部，其形成于所述半導體基板的所述第二面，且具有包含所述第二電極的所述背面的至少一部分的底面；以及導電部，其形成于所述槽部的內部，且與所述第二電極的所述背面電連接。
2.如權利要求1所述的半導體裝置，其中，具備配線，其形成于所述半導體基板的所述第一面上，且電連接所述第一電極和所述外部連接端子；應力緩和層，其形成于所述半導體基板和所述外部連接端子之間。
3.如權利要求1或者2所述的半導體裝置，其中，在所述第二電極的所述表面上，形成有與所述配線相同的材料的金屬膜。
4.如權利要求1至3中任一項所述的半導體裝置，其中，具備連接電極，該連接電極形成于所述半導體基板的所述第二面上且與所述導電部電連接。
5.一種半導體裝置的制造方法，其中，包括準備半導體基板的工序，該半導體基板具有第一面、和與所述第一面相反的一側的第二面；在所述半導體基板的所述第一面上形成第一電極的工序；在所述半導體基板的所述第一面上形成具有表面與背面的第二電極的工序；將電連接于所述第一電極的配線形成于所述半導體基板的所述第一面上的工序；通過將電連接于所述配線的外部連接端子形成于所述半導體基板的所述第一面上，將所述第一電極和所述配線電連接的工序；在所述半導體基板和所述外部連接端子之間形成應力緩和層的工序；在所述半導體基板的所述第二面上形成具有包含所述第二電極的所述背面的至少一部分的底面的槽部的工序；在所述槽部的側壁上形成絕緣膜的工序；以及將電連接電子元件和所述第二電極的導電部形成在所述槽部內的工序。
6.如權利要求5所述的半導體裝置的制造方法，其中，形成所述槽部的工序使用光刻法以及蝕刻法。
7.如權利要求5或者6所述的半導體裝置的制造方法，其中，包含在所述半導體基板的所述第二面上形成與所述導電部電連接的連接電極的工序，所述連接電極及所述導電部一并形成。
8.如權利要求5至7中任一項所述的半導體裝置的制造方法，其中，包含在所述半導體基板上一并形成多個半導體裝置的工序；以及通過切斷所述半導體基板，將所述半導體裝置各自分割的工序，得到單片化的多個半導體裝置。
9.一種電子器件，其中，包括半導體基板，具有第一面、和與所述第一面相反的一側的第二面；外部連接端子，形成于所述半導體基板的所述第一面上；第一電極，形成于所述半導體基板的所述第一面上，且與所述外部連接端子電連接；電子元件，形成于所述半導體基板的所述第二面上或者上方；第二電極，電連接于所述電子元件；槽部，形成于所述半導體基板的所述第二面上，且具有包含所述第二電極的背面的至少一部分的底面；導電部，形成于所述槽部的內部，電連接于所述第二電極的背面，與所述電子元件電連接；以及密封部件，密封所述電子器件。
10.如權利要求9所述的電子器件，其中，所述密封部件，與所述半導體基板的所述第二面間隔配置，且具有所述密封部件中的與所述半導體基板的所述第二面對向的對向面，所述電子元件形成于所述對向面上。
11.如權利要求9所述的電子器件，其中，包含保持所述電子元件的支持基板，所述密封部件，與所述半導體基板的所述第二面間隔配置，所述支持基板配置于所述密封部件和所述半導體基板之間。
12.如權利要求9所述的電子器件，其中，包含支持基板，該支持基板保持所述電子元件，且與所述半導體基板的所述第二面間隔配置，所述密封部件密封由所述支持基板保持的所述電子元件，并且具有電連接于所述電子元件的電子元件電極。
13.如權利要求9至12中任一項所述的電子器件，其中，具備連接電極，該連接電極形成在所述半導體基板的所述第二面上，且將所述導電部與所述電子元件電連接。
14.一種電路基板，其中，安裝有如權利要求9至13中任一項所述的電子器件。
15.一種電子設備，其中，安裝有如權利要求9至13中任一項所述的電子器件。
全文摘要
一種半導體裝置，包括半導體基板，具有第一面、和與所述第一面相反的一側的第二面；外部連接端子，形成于所述半導體基板的所述第一面上；第一電極，形成于所述半導體基板的所述第一面上，且與所述外部連接端子電連接；電子元件，形成于所述半導體基板的所述第二面上或者上方；第二電極，電連接于所述電子元件，且具有表面與背面；槽部，形成于所述半導體基板的所述第二面，且具有包含所述第二電極的所述背面的至少一部分的底面；以及導電部，形成于所述槽部的內部，且與所述第二電極的所述背面電連接。
文檔編號H03H9/25GK1877989SQ20061008876
公開日2006年12月13日 申請日期2006年6月5日 優先權日2005年6月8日
發明者伊東春樹, 橋元伸晃 申請人:精工愛普生株式會社