專利名稱：開放漏極驅動器及包括該開放漏極驅動器的開關電路的制作方法
技術領域：
本發明涉及一種開放漏極驅動器，和包括在該開放漏極驅動器的控制下工作的晶體管開關的開關電路。本發明還涉及用于提供具有改善的過電壓擊穿保護的開放漏極驅動器的方法。
背景技術：
開放漏極驅動器是人們已知的，具有許多應用。例如，開放漏極驅動器普遍用于將來自有關電路的低信號驅動到共用的母線上，再到達遙遠的外電路。在這種應用中，使用開放漏極驅動器的優點是，當不需要開放漏極驅動器將低信號驅動到共用母線上時，開放漏極驅動器處于高阻抗狀態，借此將其相關電路與共用母線隔離。在多個電路共用一條母線的情況下，電路的額定電源電壓會隨著電路的類型而不同。一些電路可以在低至1伏特的額定電源電壓下工作，而其它的電路則在5伏特或者更高的額定電源電壓下工作。因此，通過在高額定電源電壓下工作的電路施加給共用母線的高電壓，可能充分地超過共用該母線的較低額定電源電壓電路的開放漏極驅動器的可靠性極限。這反過來會導致這種開放漏極驅動器失效。
開放漏極驅動器還用于操作晶體管開關，其中晶體管開關的柵極被無源地(passively)保持在邏輯高狀態或邏輯低狀態以便使晶體管開關工作處于相應的導通狀態或非導通狀態，用于使晶體管開關工作處于導通狀態或非導通狀態的另一種狀態的邏輯高狀態和邏輯低狀態中的另一種狀態將從不同的源導出，特別地，其中希望的是，當晶體管開關響應被無源地保持在邏輯高或邏輯低狀態的晶體管的柵極工作時，提供所述邏輯高和邏輯低狀態中另一種狀態的源極使該晶體管開關的柵極呈現一個高阻抗，從而晶體管開關的柵極有效地與導出所述邏輯高和邏輯低狀態中的所述另一種狀態的源極隔離。在這種情況下，開放漏極驅動器普遍地用于向晶體管開關的柵極施加另一種邏輯狀態以替代該無源施加的邏輯狀態。通過開放漏極驅動器向晶體管開關的柵極施加其中一種邏輯狀態的優點是，當開放漏極驅動器不向晶體管開關的柵極施加邏輯狀態時，開放漏極驅動器可使晶體管開關的柵極呈現一個高阻抗。因此，如果使用開放漏極驅動器施加邏輯狀態，用于使晶體管開關處于非導通狀態，那么當晶體管開關工作處于導通狀態時，開放漏極驅動器對由晶體管開關切換的信號的影響非常小或者沒有影響，因為當晶體管開關處于導通狀態時，開放漏極驅動器使晶體管開關的柵極呈現一個高阻抗。
開放漏極驅動器典型地包括一個單場效應晶體管(FET)，通過它耦合施加給晶體管開關的柵極的邏輯狀態。施加給單FET柵極的控制信號選擇地使FET工作處于導通和非導通狀態，從而當處于導通狀態時，FET將該邏輯狀態施加給晶體管開關的柵極，當FET處于非導通狀態時，FET變為高阻抗，從而使晶體管開關的柵極呈現一個高阻抗。
當在低額定電源電壓環境下，特別是在如下的CMOS環境下工作時，包含單個FET的開放漏極驅動器具有嚴重的缺點，其中該CMOS被設計成在5伏的額定電源電壓下工作，在許多情況下，被設計成在3.3伏的額定電源電壓下工作，在某些情況下，其額定電源電壓低至1伏。在這種情況下，當工作處于高阻抗狀態時開放漏極驅動器的單FET不能耐受超過額定電源電壓大約10％的電壓。因此，當開放漏極驅動器處于高阻抗狀態時，如果與開放漏極驅動器耦合的共用母線受到比開放漏極驅動器FET的額定電源電壓高大約10％的電壓，那么單FET會由于過電壓而失效。類似地，在使用開放漏極驅動器向晶體管開關的柵極施加邏輯高或邏輯低狀態的情況下，如果晶體管開關的柵極受到比開放漏極驅動器單FET的額定電源電壓加10％更高的電壓，那么單FET會由于過電壓而失效。
在其中MOSFET開關切換AC信號的CMOS應用中，MOSFET開關中會產生線性度問題。MOSFET開關的導通電阻(on-resistance)隨著跨MOSFET開關的柵極和源極或者跨其柵極和漏極的電壓差而不同。因此，隨著MOSFET開關漏極-源極上的AC信號的電壓在峰值間變化，跨MOSFET開關的柵極和邏輯以及跨其柵極和源極的電壓也變化，借此使MOSFET開關的導通電阻改變，這反過來會危害通過MOSFET開關切換的AC信號的線性度。
美國公布的專利申請No.2004/0196089，其于2003年4月3日以John O’Donnell(本發明的發明人之一)等的名義申請，題目為“開關器件”(Swithching Device)，公開了一種電路，其克服了在切換AC信號時MOSFET開關的線性度問題。美國專利申請說明書No.2004/0196089公開了一種MOSFET開關，其中柵極或與源極或與漏極AC耦合，用于當AC信號在峰值之間變化時，使柵極與源極或漏極之間的電壓差保持恒定。然而，如果這種AC耦合的MOSFET開關被通過開放漏極驅動器施加給柵極的邏輯信號無源地保持在導通狀態和非導通狀態，那么該開放漏極驅動器將受到與MOSFET開關的柵極AC耦合的AC電壓，因此當開放漏極驅動器處于高阻抗狀態時，會導致向開放漏極驅動器施加一個過電壓，其進而導致開放漏極驅動器失效。
Wei等的美國專利說明書No.5,028,819公開了一種開放漏極驅動器，其在一定程度上克服了單MOSFET開放漏極驅動器的MOSFET的漏-源電壓超過額定電源電壓的問題。Wei提出，在開放漏極驅動器中使用兩個串聯的MOSEFT，以便使開放漏極驅動器在兩個MOSFET上受到的過電壓被分壓，借此降低過電壓失效的可能性。在Wei的開放漏極驅動器中，第一MOSFET的漏極形成開放漏極驅動器的輸出端，且第一MOSFET的源極與第二MOSFET的漏極耦合。當開放漏極驅動器處于導通狀態時，第二MOSFET的源極與要施加給開放漏極驅動器輸出端的電壓源耦合。Wei的MOSFET是N溝道MOSFET，第一MOSFET的柵極恒定地偏置在電源電壓VDD，從而第一MOSFET正常地工作處于導通狀態。第二MOSFET的柵極與一個控制電壓耦合，該控制電壓選擇地并交替地使第二MOSFET工作處于非導通和導通狀態，進而使開放漏極驅動器工作處于非導通高阻抗狀態和用于將第二MOSFET源極上的電壓施加給開放漏極驅動器的輸出端的導通狀態。當開放漏極驅動器處于高阻抗狀態，向開放漏極驅動器的輸出端施加一個過電壓的情況下，第一MOSFET導通，直到第一MOSFET源極上的電壓達到第一MOSFET的柵極電壓與第一MOSFET閾值電壓之間的電壓差為止。在該階段，第一MOSFET變成非導通狀態，因此施加給第一MOSFET漏極的過電壓在第一和第二MOSFET之間分壓。
然而，Wei的開放漏極驅動器的一個問題是，使第一MOSFET的源極與第二MOSFET的漏極耦合的節點的電壓會增加到超過第二MOSFET的允許可靠性電壓極限的水平，并且在某些情況下，會超過第一MOSFET的允許可靠性電壓極限。例如，當第一MOSFET由于向其漏極施加的過電壓而處于非導通狀態時，DC電流能夠漏過第一MOSFET。如果通過第一MOSFET的電流泄漏速度大于通過第二MOSFET的電流泄漏速度，將第一MOSFET的源極與第二MOSFET的漏極耦合的節點上的電壓會迅速到達第二MOSFET的擊穿電壓。此外，當AC電壓信號疊加在開放漏極驅動器輸出端的DC電壓上時，或者當開放漏極驅動器的輸出端受到突然的電壓猛增時，并且開放漏極驅動器處于高阻抗狀態，同時第一MOSFET處于導通狀態，如果在AC電壓信號的AC周期的一部分期間，出現在第一MOSFET源極上的組合AC和DC電壓使得第一MOSFET的柵極-源電壓小于第一MOSFET的閾值電壓，那么在AC電壓信號的AC周期的那一部分期間，第一MOSFET將工作處于非導通狀態，而此時第一MOSFET的柵極-源電壓仍然小于第一MOSFET的閾值電壓。然而，因為AC信號和/或突然的電壓猛增會通過第一MOSFET的漏-源寄生電容與將第二MOSFET的漏極與第一MOSFET的源極耦合的節點電容耦合，而此時第一MOSFET處于非導通狀態，將第二MOSFET的漏極與第一MOSFET的源極耦合的節點電壓會上升到超過第二MOSFET擊穿電壓的水平。這會導致第二MOSFET失效。
因此，需要有一種能夠改善過電壓保護的開放漏極驅動器。
本發明致力于提供一種能夠改善過電壓保護的開放漏極驅動器，另外本發明還致力于提供一種具有這種開放漏極驅動器的晶體管開關，同時本發明還致力于提供一種用于提供該能夠改善過電壓保護的開放漏極驅動器的方法。
發明內容
根據本發明，提供了一種開放漏極驅動器，包括第一晶體管，其具有一個源極，一個與驅動器的輸出節點耦合的漏極，和一個與偏置電壓節點耦合的柵極，該偏置電壓節點接收一個偏置電壓，用于使第一晶體管保持導通狀態，同時使其柵極與源之間的電壓差大于或等于第一晶體管的閾值電壓，第二晶體管，其具有一個通過耦合節點與第一晶體管的源極耦合的漏極，一個與用于接收開關電壓的開關電壓節點耦合的源極，和一個與控制節點耦合的柵極，該控制節點用于接收一個控制信號，使第二晶體管選擇地并交替地處于非導通狀態和導通狀態，其中當第二晶體管處于非導通狀態時，使得輸出節點處于高阻抗狀態，處于導通狀態時，使得在第一晶體管處于導通狀態時，將開關電壓節點上的開關電壓施加到輸出節點，和耦合元件，其將耦合節點與一個參考電壓節點耦合，該參考電壓節點用于接收一個參考電壓，從而在第二晶體管處于非導通狀態時，限制耦合節點上的電壓，進而使施加給第二晶體管的漏-源電壓處于第二晶體管的可靠性極限之內。
在本發明的一個實施例中，該耦合元件包括一個DC耦合元件，用于將耦合節點與參考電壓節點DC耦合。優選地，該DC耦合元件包括一個二極管。
在本發明的一個實施例中，第一和第二晶體管是N型晶體管，并且該二極管與耦合節點耦合，用于當耦合節點上的電壓超過參考電壓節點上的參考電壓達等于二極管的導通電壓時，將電流從耦合節點傳導到參考電壓節點。
在本發明的另一個實施例中，第一和第二晶體管是P型晶體管，并且該二極管與該耦合節點耦合，用于當耦合節點上的電壓低于參考電壓節點上的參考電壓達等于二極管的導通電壓時，將電流從參考電壓節點傳導到耦合節點。
在本發明的另一個實施例中，二極管的導通電壓范圍是0.4伏-0.7伏。
在本發明進一步的實施例中，分別向偏置電壓節點和參考電壓節點施加偏置電壓和參考電壓，并且兩個電壓具有相似的極性，偏置電壓和參考電壓的電壓值可以相同或不同。
在本發明的一個實施例中，當第一和第二晶體管是N型晶體管時，偏置電壓和參考電壓大于施加給開關電壓節點的開關電壓，當第一和第二晶體管是P型晶體管時，偏置電壓和參考電壓小于施加給開關電壓節點的開關電壓。
在本發明的一個實施例中，該耦合元件包括一個電容耦合元件，用于將耦合節點與參考電壓節點電容耦合，并且該參考電壓節點是一個低阻抗節點。
在本發明的另一個實施例中，該電容耦合元件包括一個耦合電容器，優選地，選擇該耦合電容器的電容，使得耦合電容器的電容與第一和第二晶體管的寄生電容的總和足夠地大于耦合節點和輸出節點之間第一晶體管的寄生電容，從而給通過第一晶體管從輸出節點電容耦合到耦合節點上的電壓提供足夠的衰減，以便當第二晶體管處于非導通狀態時，將施加給第二晶體管的漏-源電壓保持在第二晶體管的可靠性極限內，其中耦合節點通過第一和第二晶體管的寄生電容與低阻抗節點耦合。
優選地，當第一和第二晶體管的規格大致相同時，耦合電容器的電容至少是耦合節點與輸出節點之間第一晶體管的寄生電容的1.5倍，并且有利地，當第一和第二晶體管的規格大致相同時，耦合電容器的電容至少是耦合節點與輸出節點之間第一晶體管的寄生電容的2倍。
在本發明的另一個實施例中，該耦合元件包括一個DC耦合元件，其用于將耦合節點與參考電壓節點DC耦合，和一個電容耦合元件，其與DC耦合元件并聯，用于將耦合節點與參考電壓節點電容耦合。
在本發明進一步的實施例中，耦合節點至少與一個低阻抗節點電容耦合，從而使將耦合節點與低阻抗節點耦合的電容的總和比耦合節點與輸出節點之間第一晶體管的寄生電容足夠地大，從而給通過第一晶體管從輸出節點電容耦合到耦合節點上的電壓提供足夠的衰減，以便當第二晶體管處于非導通狀態時，將施加給第二晶體管的漏-源電壓保持在第二晶體管的可靠性極限內。
在本發明的一個實施例中，耦合節點通過一個電容耦合元件與至少一個低阻抗節點電容耦合。
在本發明的另一個實施例中，第二晶體管相對于第一晶體管確定規格，從而將耦合節點與至少一個的低阻抗節點電容耦合，并且該至少一個低阻抗節點是開關電壓節點，并提供作為低阻抗節點。
在本發明的一個實施例中，第一和第二晶體管是場效應晶體管(FET)。
在本發明的一個實施例中，開放漏極驅動器在CMOS工藝中實現，并且優選地，第一和第二晶體管是MOSFET。
在本發明另一個實施例中，每個MOSFET包括一個反柵極(backgate)，并且優選地，該反柵極與MOSFET的漏極和源極之一電連接，并且有利地，每個MOSFET的反柵極與MOSFET的源極電連接。
本發明還提供了一種開關電路，包括主輸入端，主輸出端，晶體管開關，其位于主輸入端和主輸出端之間，用于選擇地將主輸出端與主輸入端耦合，該晶體管開關包括一個源極，其與主輸入端和主輸出端的其中一個耦合，一個漏極，其與主輸入端和主輸出端的另一個耦合，和一個柵極，其與第一控制端耦合，該第一控制端用于接收第一控制電壓，從而將晶體管開關保持在導通狀態或非導通狀態，和開放漏極驅動器，其具有一個與晶體管開關的柵極耦合的輸出節點，用于向晶體管開關的柵極選擇地施加開關電壓，從而使晶體管開關工作處于導通和非導通狀態中的另一種狀態，該開放漏極驅動器包括第一晶體管，其具有一個源極，一個與其輸出節點耦合的漏極，和一個與偏置電壓節點耦合的柵極，該偏置電壓節點用于接收偏置電壓，使第一晶體管保持在導通狀態，同時使其柵極與源之間的電壓差大于或等于第一晶體管的閾值電壓，第二晶體管，其具有一個通過耦合節點與第一晶體管的源極耦合的漏極，一個與用于接收開關電壓的開關電壓節點耦合的源極，和一個與控制節點耦合的柵極，該控制節點用于接收控制信號，使第二晶體管選擇地并交替地處于非導通狀態和導通狀態，其中當第二晶體管處于非導通狀態時，使得輸出節點處于高阻抗狀態，處于導通狀態時，使得當第一晶體管處于導通狀態從而使晶體管開關處于導通狀態和非導通狀態中的另一種狀態時，將開關電壓施加到開放漏極驅動器的輸出節點，并進而施加到晶體管開關的柵極，和耦合元件，其將耦合節點與一個參考電壓節點耦合，該參考電壓節點用于接收一個參考電壓，從而在第二晶體管處于非導通狀態時，限制耦合節點上的電壓，進而使施加給第二晶體管的漏-源電壓處于第二晶體管的可靠性極限之內。
在本發明的一個實施例中，當晶體管開關是N型開關時，第一和第二晶體管是N型晶體管，而當晶體管開關是P型開關時，第一和第二晶體管是P型晶體管。
在本發明的另一個實施例中，晶體管開關的柵極與其源極和漏極之一AC耦合，用于在與柵極AC耦合的源極和漏極之一具有AC信號時，使柵極與和柵極AC耦合的源極和漏極之一之間的電壓差保持基本上恒定。
在本發明進一步的實施例中，晶體管開關由第一控制電壓保持在導通狀態，且晶體管開關由開關電壓保持在非導通狀態，并且當晶體管開關由第一控制電壓保持在導通狀態時，開放漏極驅動器向晶體管開關的柵極提供一個高阻抗。
此外，本發明提供了一種開關電路，包括主輸入端，主輸出端，開關電路，其位于主輸入端和主輸出端之間，用于選擇地將主輸出端與主輸入端耦合，該開關電路包括彼此并聯布置的一個N型晶體管開關和一個P型晶體管開關，其中一個晶體管開關的漏極與另一個晶體管開關的源極相互耦合，并且與主輸入端和主輸出端其中之一耦合，各自晶體管開關的另一個源極或漏極彼此耦合在一起，并與主輸入端和主輸出端的另一個耦合，N型晶體管開關的柵極與相應的第一控制端耦合，該第一控制端用于接收相應的第一控制電壓，從而將N型晶體管開關保持在導通狀態或非導通狀態，并且P型晶體管開關的柵極與第二控制端耦合，該第二控制端用于接收第二控制電壓，該第二控制端用于將P型晶體管開關保持在導通狀態或非導通狀態，與N型晶體管開關的狀態相同，第一開放漏極驅動器，其具有一個與N型晶體管開關的柵極耦合的相應輸出節點，用于向N型晶體管開關施加第一開關電壓，使N型晶體管開關工作處于導通和非導通狀態中的另一種狀態，該第一開放漏極驅動器包括一個相應的第一晶體管，一個相應的第二晶體管，和一個相應的耦合元件，其中該相應的第一晶體管具有一個源極，一個與第一開放漏極驅動器的相應輸出節點耦合的漏極，和一個與第一偏置電壓節點耦合的柵極，該第一偏置電壓節點用于接收第一偏置電壓，從而將第一晶體管保持在導通狀態，同時使其柵極與源極之間的電壓差大于或等于第一晶體管的閾值電壓，該相應的第二晶體管具有一個通過耦合節點與相應第一晶體管的源極耦合的漏極，一個與用于接收第一開關電壓的第一開關電壓節點耦合的源極，和一個與相應控制節點耦合的柵極，該相應控制節點用于接收相應的控制信號，使第二晶體管選擇地并交替地工作處于非導通狀態和導通狀態，其中第二晶體管處于非導通狀態用于使相應的輸出節點處于高阻抗狀態，第二晶體管處于導通狀態用于在相應的第一晶體管處于導通狀態時，將第一開關電壓與相應的輸出節點耦合，該相應的耦合元件，用于將相應的耦合節點與第一參考電壓節點耦合，該第一參考電壓節點用于接收第一參考電壓，從而當第二晶體管處于非導通狀態時，限制相應耦合節點上的電壓，進而使施加給第一開放漏極驅動器的第二晶體管的漏-源電壓處于其第二晶體管的可靠性極限，和第二開放漏極驅動器，其具有一個與P型晶體管開關的柵極耦合的相應輸出節點，用于向P型晶體管開關施加第二開關電壓，使P型晶體管開關工作處于導通和非導通狀態中的另一種狀態，與N型晶體管開關的狀態相同，該第二開放漏極驅動器包括一個相應的第一晶體管，一個相應的第二晶體管，和一個相應的耦合元件，其中該相應的第一晶體管具有一個源極，一個與第二開放漏極驅動器的相應輸出節點耦合的漏極，和一個與第二偏置電壓節點耦合的柵極，該第二偏置電壓節點用于接收第二偏置電壓，從而將第一晶體管保持在導通狀態，同時使其柵極與源極之間的電壓差大于或等于第一晶體管的閾值電壓，該相應的第二晶體管具有一個通過相應的耦合節點與相應第一晶體管的源極耦合的漏極，一個與用于接收第二開關電壓的第二開關電壓節點耦合的源極，和一個與相應控制節點耦合的柵極，該相應控制節點用于接收相應的控制信號，使第二晶體管選擇地并交替地工作處于非導通狀態和導通狀態，其中第二晶體管處于非導通狀態用于使相應的輸出節點處于高阻抗狀態，第二晶體管處于非導通狀態用于在相應的第一晶體管處于導通狀態時，將第二開關電壓與相應的輸出節點耦合，該相應的耦合元件，用于將相應的耦合節點與第二參考電壓節點耦合，該第二參考電壓節點用于接收第二參考電壓，從而當相應的第二晶體管處于非導通狀態時，限制相應耦合節點上的電壓，進而使施加給第二開放漏極驅動器第二晶體管的漏-源電壓處于其第二晶體管的可靠性極限之內。
在本發明的一個實施例中，第一和第二開放漏極驅動器中至少一個的耦合元件包括一個DC耦合元件，用于將相應的耦合節點與第一和第二參考電壓節點中相應的一個DC耦合，優選地，第一和第二開放漏極驅動器的每一個的耦合元件都包括一個DC耦合元件，用于將相應的耦合節點與第一和第二參考電壓節點中相應的一個DC耦合。
在本發明的另一個實施例中，第一和第二開放漏極驅動器中至少一個的耦合元件包括一個電容耦合元件，用于將相應的耦合節點與第一和第二參考電壓節點中相應的一個電容耦合，并且，該相應的一個第一或第二參考電壓節點是低阻抗節點，優選地，第一和第二開放漏極驅動器的每一個的耦合元件都包括一個電容耦合元件，用于將相應的耦合節點與第一和第二參考電壓節點中相應的一個電容耦合，并且該相應的一個第一或第二參考電壓節點是低阻抗節點。
在本發明進一步的實施例中，第一和第二開放漏極驅動器中至少一個的耦合元件包括一個DC耦合元件，其用于將相應的耦合節點與相應的其中一個第一或第二參考電壓節點DC耦合，和一個與該DC耦合元件并聯的電容耦合元件，用于將相應的耦合節點與相應的其中一個第一或第二參考電壓節點電容耦合，并且優選地，第一和第二開放漏極驅動器的每一個的耦合元件都包括一個DC耦合元件，其用于將相應的耦合節點與相應的其中一個第一或第二參考電壓節點DC耦合，和一個與該DC耦合元件并聯的電容耦合元件，用于將相應的耦合節點與相應的其中一個第一或第二參考電壓節點電容耦合。
在本發明的另一個實施例中，第一和第二開放漏極驅動器中至少一個的耦合節點能夠與該開放漏極驅動器的至少一個低阻抗節點電容耦合，從而使將耦合節點與該開放漏極驅動器低阻抗節點耦合的電容的總和比該開放漏極驅動器耦合節點與輸出節點之間第一晶體管的寄生電容足夠地大，從而給通過第一晶體管從開放漏極驅動器的輸出節點電容耦合到耦合節點上的電壓提供足夠的衰減，以便當相應的第二晶體管處于非導通狀態時，將施加給該開放漏極驅動器的相應第二晶體管的漏-源電壓保持在該相應第二晶體管的可靠性極限內。
在本發明的一個實施例中，第一和第二開放漏極驅動器中至少一個的耦合節點通過一個電容耦合元件與該開放漏極驅動器的至少一個低阻抗節點電容耦合，其中該電容耦合元件優選地包括一個電容器。
在本發明的另一個實施例中，第一和第二開放漏極驅動器中至少一個的第二晶體管相對于第一晶體管確定規格，從而將耦合節點與該開放漏極驅動器的至少一個低阻抗節點電容耦合，并且該至少一個低阻抗節點是該開放漏極驅動器的開關電壓節點，并提供作為低阻抗節點。
進一步的發明提供了一種開放漏極驅動器，包括第一晶體管，其具有一個源極，一個與驅動器的輸出節點耦合的漏極，和一個與偏置電壓節點耦合的柵極，該偏置電壓節點用于接收一個偏置電壓，使第一晶體管保持導通狀態，同時使其柵極與源極之間的電壓差大于或等于第一晶體管的閾值電壓，第二晶體管，其具有一個通過耦合節點與第一晶體管的源極耦合的漏極，一個與用于接收開關電壓的開關電壓節點耦合的源極，和一個與控制節點耦合的柵極，該控制節點用于接收控制信號，使第二晶體管選擇地并交替地處于非導通狀態和導通狀態，其中當第二晶體管處于非導通狀態時，使得輸出節點處于高阻抗狀態，處于導通狀態時，使得在第一晶體管處于導通狀態時，將開關電壓節點上的開關電壓施加到輸出節點，其中該耦合節點與至少一個低阻抗節點電容耦合，從而使將耦合節點與低阻抗節點耦合的電容的總和比耦合節點與輸出節點之間第一晶體管的寄生電容足夠地大，從而給通過第一晶體管從輸出節點電容耦合到耦合節點上的電壓提供足夠的衰減，以便當第二晶體管處于非導通狀態時，將施加給第二晶體管的漏-源電壓保持在第二晶體管的可靠性極限內。
在本發明的一個實施例中，該耦合節點通過一個電容耦合元件與至少一個低阻抗節點電容耦合，其中該電容耦合元件優選地包括一個電容器。
在本發明的另一個實施例中，該低阻抗節點是參考電壓節點和開關電壓節點之一。
在本發明進一步的實施例中，該第二晶體管相對于第一晶體管確定規格，從而將耦合節點與至少一個低阻抗節點電容耦合，并且該至少一個低阻抗節點是開關電壓節點，并提供作為低阻抗節點。
本發明進一步提供了一種方法，用于提供一個具有過電壓擊穿保護的開放漏極驅動器，該方法包括如下步驟提供第一晶體管，其具有一個源極，一個與驅動器的輸出節點耦合的漏極，和一個與偏置電壓節點耦合的柵極，該偏置電壓節點用于接收一個偏置電壓，使第一晶體管保持導通狀態，同時使其柵極與源極之間的電壓差大于或等于第一晶體管的閾值電壓，提供第二晶體管，其具有一個通過耦合節點與第一晶體管的源極耦合的漏極，一個與用于接收開關電壓的開關電壓節點耦合的源極，和一個柵極，其用于接收一個控制信號，使第二晶體管選擇地并交替地處于非導通狀態和導通狀態，其中當第二晶體管處于非導通狀態時，使得輸出節點處于高阻抗狀態，處于導通狀態時，使得在第一晶體管處于導通狀態時，將開關電壓節點上的開關電壓施加到輸出節點，和通過耦合元件將耦合節點與參考電壓節點耦合，其中向該參考電壓節點施加一個參考電壓，用于當第二晶體管處于非導通狀態時，限制耦合節點上的電壓，從而使施加給第二晶體管的漏-源電壓處于第二晶體管的可靠性極限內。
在本發明的一個實施例中，耦合節點通過一個DC耦合元件與參考電壓節點DC耦合，并且優選地，該DC耦合元件包括一個二極管。
在本發明的另一個實施例中，耦合節點通過一個電容耦合元件與參考電壓節點電容耦合，并且該參考電壓節點是一個低阻抗節點。
在本發明進一步的實施例中，耦合節點通過一個DC耦合元件和一個與DC耦合元件并聯的電容耦合元件與參考電壓節點耦合。
本發明進一步提供了一種方法，用于提供一個具有過電壓擊穿保護的開放漏極驅動器，該方法包括如下步驟提供第一晶體管，其具有一個源極，一個與驅動器的輸出節點耦合的漏極，和一個與偏置電壓節點耦合的柵極，該偏置電壓節點用于接收一個偏置電壓，使第一晶體管保持導通狀態，同時使其柵極與源極之間的電壓差大于或等于第一晶體管的閾值電壓，提供第二晶體管，其具有一個通過耦合節點與第一晶體管的源極耦合的漏極，一個與用于接收開關電壓的開關電壓節點耦合的源極，和一個柵極，其用于接收一個控制信號，使第二晶體管選擇地并交替地處于非導通狀態和導通狀態，其中當第二晶體管處于非導通狀態時，使得輸出節點處于高阻抗狀態，處于導通狀態時，使得在第一晶體管處于導通狀態時，將開關電壓節點上的開關電壓施加到輸出節點，其中該耦合節點至少與一個低阻抗節點電容耦合，從而使將耦合節點與低阻抗節點耦合的電容的總和比耦合節點與輸出節點之間第一晶體管的寄生電容足夠地大，從而給通過第一晶體管從輸出節點電容耦合到耦合節點上的電壓提供足夠的衰減，以便當第二晶體管處于非導通狀態時，將施加給第二晶體管的漏-源電壓保持在第二晶體管的可靠性極限內。
在本發明的一個實施例中，該耦合節點通過一個電容耦合元件與至少一個低阻抗節點電容耦合，并且另外地或者選擇地，第二晶體管相對于第一晶體管確定規格，從而將該耦合節點與至少一個低阻抗節點電容耦合，并且該至少一個低阻抗節點是開關電壓節點，并提供作為一個低阻抗節點。
本發明的優點根據本發明的開放漏極驅動器有許多優點。根據本發明的開放漏極驅動器可靠而堅固，適合于在低額定電源電壓的CMOS環境中實現，并特別適用于向晶體管開關的柵極提供一個邏輯高或邏輯低狀態，其中該晶體管開關的柵極被無源保持在邏輯高或邏輯低狀態的另一種狀態下。因為根據本發明的開放漏極驅動器具有改善的過電壓保護，所以它特別適合于向被無源保持在邏輯高或邏輯低狀態下的晶體管開關的柵極施加邏輯低或邏輯高狀態中的另一種狀態，其中這種晶體管開關切換高頻AC模擬輸入信號，特別地，切換頻率范圍在27MHz-81MHz的模擬視頻信號，并且其中該AC信號與該晶體管的柵極電容耦合，以除去晶體管開關的導通電阻的可變性，從而降低被該晶體管開關所切換的信號的失真。
首先，由于如下的事實，即根據本發明的開放漏極驅動器包括第一和第二晶體管，施加給本開放漏極驅動器輸出端的任何過電壓都被在第一和第二晶體管上分壓，從而使該開放漏極驅動器對施加給其輸出節點的過電壓的易損性最小化。其次，提供了將耦合節點與參考電壓節點耦合的耦合元件，用于限制該耦合節點上的電壓，進一步增強了該開放漏極驅動器的過電壓保護，因為通過限制耦合節點上的電壓，第二晶體管受到的電壓同樣受到了限制，并且可以將其限制在一個不超過第二晶體管允許可靠性極限的電壓下。因此，當第一和第二晶體管處于非導通狀態時，避免了由于DC電路通過第一晶體管泄漏，或者AC電流通過第一晶體管被電容耦合，而導致的耦合節點上的電壓升高或降低的危險，其中該電壓的升高還是降低取決于第一和第二晶體管是N型還是P型晶體管。
在耦合元件具有由例如二極管構成的DC耦合元件的情況中，耦合節點的DC電壓保持在不超過或低出施加到參考電壓節點上的參考電壓達二極管導通電壓的電壓下，其中超過還是低出取決于第一和第二晶體管是N型還是P型晶體管。通過將耦合節點與參考電壓節點或任何其它的低阻抗節點電容耦合，由于通過第一晶體管的寄生電容使耦合節點與輸出節點電容耦合導致的耦合節點升高或降低的電壓，被耦合電容器的衰減效應加以限制，其中耦合節點上的電壓是升高還是降低取決于電路的類型。從輸出節點電容耦合到耦合節點上的電壓的衰減是如下兩個數值的比值的函數，也就是，將耦合節點與輸出節點耦合的第一晶體管的寄生電容，和耦合電容器的電容加上將耦合節點與低阻抗節點耦合的第一和第二晶體管的寄生電容的總和。因此，通過合適地選擇耦合電容器的電容數值，能夠限制耦合節點上的電壓，從而避免從輸出節點電容耦合到耦合節點上的電壓升高或降低到導致第二晶體管失效的電壓，其中該電壓的升高還是降低取決于第一和第二晶體管是N型還是P型晶體管。
將耦合節點與參考電壓節點或任何其它低阻抗節點電容耦合提供了如下的優點，即本開放漏極驅動器特別適用于高頻AC模擬信號環境。因此，將耦合節點與參考電壓節點或任何其它低阻抗節點電容耦合以限制與該耦合節點電容耦合的電壓，提供了如下的優點，即根據本發明的開放漏極驅動器特別適合于低電壓環境，并特別適合于額定電源電壓為3.3伏的低壓CMOS環境，例如在0.18微米CMOS工藝中實現的CMOS電路，以及具有更低額定電源電壓的CMOS電路，例如額定電源電壓低至1伏的CMOS電路。
此外，當本開放漏極驅動器與無源工作的晶體管開關，特別是無源工作的MOSFET開關一起使用時，本開放漏極驅動器具有附加的優點，即當開關被無源地保持在開放狀態時，開放漏極驅動器向MOSFET開關的柵極呈現一個高阻抗，因此開放漏極驅動器對由MOSFET開關切換的信號具有很小的影響或者沒有影響。特別地，當由MOSFET開關切換的信號是高頻模擬AC信號時，例如頻率范圍在27MHz-81MHz的模擬視頻信號，該信號可以被無失真地加以切換，從而MOSFET開關的輸出信號與輸入信號對應而沒有失真。此外，由于如下的事實，即由于提供了將耦合節點與參考電壓節點耦合的耦合元件，使開放漏極驅動器第一和第二晶體管之間耦合節點上的電壓可以升高的數值受到限制，并且當該耦合元件是將耦合節點與任何低阻抗節點耦合的電容耦合元件時，本開放漏極驅動器與先前已知的開放漏極驅動器相比，對由被MOSFET切換的AC信號導致的過電壓具有明顯提高的保護作用。
通過耦合電容器或通過第二晶體管的寄生電容將耦合節點與低阻抗節點電容耦合，其中第二晶體管相對于第一晶體管適當地確定規格，本開放漏極驅動器能夠對施加到開放漏極驅動器輸出節點的AC信號和突然的DC電壓升高提供以足夠的過電壓保護。
根據本發明提供的結合了本開放漏極驅動器的開關電路特別適合于切換模擬AC信號，因為本開放漏極驅動器具有改善的過電壓保護。
本發明的這些及其它的優點通過下面參考附圖的本發明一些優選實施例的說明將變得顯而易見，這些優選實施例只是作為例子給出的。
圖1是根據本發明的開關電路的電路圖，圖2是根據本發明另一個實施例的開關電路的電路圖，圖3是圖2中開關電路的電容等價電路，圖4是根據本發明另一個實施例的開關電路的電路圖，圖5是根據本發明進一步實施例的開關電路的電路圖，圖6是根據本發明更進一步的實施例的開關電路的電路圖，圖7是根據本發明進一步實施例的開關電路的電路圖，和圖8是根據本發明再進一步的實施例的開關電路的電路圖。
具體實施例方式
參考附圖及首先參考圖1，示出了根據本發明的開關電路，其用指代數字1總體地表示，用于選擇地切換輸入信號Vin。在該實例中，開關電路1作為一個低電壓CMOS集成電路實現，并且特別適合于切換高頻模擬AC輸入信號Vin，例如頻率范圍在27MHz-81MHz的模擬視頻信號，盡管無需說明，開關電路1適合于切換任何類型的信號，包括AC和DC信號。
開關電路1包括施加輸入信號Vin的主輸入端3，和主輸出端4，輸入信號Vin經過主輸出端被切換并顯示為Vout。在主輸入端3和主輸出端4之間布置一個N溝道MOSFET開關MN1作為晶體管開關，選擇地將輸入信號Vin切換到主輸出端4。為了在輸入信號Vin的AC電壓在峰值間變化時，使MOSFET開關MN1的導通電阻基本上保持恒定，通過一個電容器C1將MOSFET開關MN1的柵極與其漏極AC耦合，使MOSFET開關MN1的柵極和漏極之間的電壓差保持恒定。這種開關電路1的方法在前面已經討論過的美國公開專利申請說明書No.2004/0196089中有描述。
MOSFET開關MN1的柵極通過第一上拉電阻器(pull-upresistor)R1與第一控制電壓終端5耦合，其中向該第一控制電壓終端施加一個第一控制電壓，用于將MOSFET開關MN1無源地保持在導通狀態。在本發明的這個實施例中，第一控制電壓是電源電壓VDD。
由指代數字7總體地表示的也是根據本發明的開放漏極驅動器，其輸出節點8與MOSFET開關MN1的柵極耦合，可選擇地工作將MOSFET開關MN1的柵極拉引到開關電壓，該開關電壓在本實施例中是用于使MOSFET開關MN1工作處于非導通狀態的負或接地電源電壓VSS，進而使開關電路1的主輸出端4與主輸入端3隔離。
開放漏極驅動器7包括第一晶體管，也就是，第一N溝道MOSFET開關MN2，和第二晶體管，也就是，第二N溝道MOSFET開關MN3，當第一和第二MOSFET MN2和MN3處于非導通狀態時，施加到開放漏極驅動器7的輸出節點8上的過電壓在這兩個晶體管上被分壓，這將在下文說明。MOSFET MN2和MN3的規格相似，允許有制造容差，第一和第二MOSFET MN2和MN3的寄生電容基本上相同，同樣它們各自的導通電阻和各自的截止電阻(off-resistance)也基本上相同。第一MOSFET MN2的漏極與開放漏極驅動器7的輸出節點8耦合，第一MOSFET MN2的源極通過一個耦合節點9與第二MOSFET MN3的漏極耦合。第二MOSFET MN3的源極與一個開關電壓節點10耦合，其中向該開關電壓節點施加開關電壓，也就是，電源電壓接地VSS。
第一MOSFET MN2的柵極通過一個第二上拉電阻器R2與偏置電壓節點11耦合，并且向偏置電壓節點11施加一個偏置電壓，其在本發明的實施例中是電源電壓VDD，用于持續地將第一MOSFET MN2保持在導通狀態，直到第一晶體管MN2的柵極與源極之間的電壓差大于其閾值電壓為止。上拉電阻器R2還為第一MOSFET MN2提供靜電放電保護。
第二MOSFET MN3的柵極與一個控制節點12耦合，該控制節點用于接收控制信號，從而選擇地并交替地使第二MOSFET MN3工作處于導通狀態和非導通狀態。當第二MOSFET MN3處于導通狀態時，MOSFET開關MN1的柵極上的電壓在第一MOSFET MN2處于導通狀態時被拉引到接地電源電壓VSS，進而使MOSFET開關MN1工作處于非導通狀態，從而使主輸出端4與主輸入端3隔離。當第二MOSFET MN3處于非導通狀態時，開放漏極驅動器7向MOSFET開關MN1的柵極呈現一個高阻抗，從而MOSFET開關MN1的柵極被無源地拉引到電源電壓VDD，進而使MOSFET開關MN1工作處于導通狀態。通過給MOSFET開關MN1的柵極提供一個高阻抗，當第二MOSFET MN3處于非導通狀態時，開放漏極驅動器7對由MOSFET開關MN1切換的輸入信號Vin具有極小的影響或者沒有影響。
當MOSFET開關MN1處于導通狀態，而第二MOSFET MN3處于非導通狀態時，耦合節點9上的電壓隨MOSFET開關MN1的柵極上的電壓變化，直到耦合節點9上的電壓達到第一MOSFET MN2的柵極電壓VDD減去第一MOSFET MN2的閾值電壓VT之差為止，在該階段，第一MOSFET MN2變為非導通狀態。這樣，在第一MOSFET MN2停止導通之前，第二MOSFET MN3受到的最大漏-源電壓是電源電壓VDD減去第一MOSFET MN2的閾值電壓VT之差。之后，MOSFET開關MN1的柵極電壓的任何進一步增加在跨第一MOSFET MN2的兩端發展，除非DC電流通過第一MOSFET MN2的漏-源截止電阻泄漏到耦合節點9。因此，這樣，當開放漏極驅動器7處于高阻抗狀態時，在開放漏極驅動器7的輸出節點8上出現的任何過電壓都將在第一和第二MOSFET MN2和MN3上分壓，并且耦合節點9上的電壓將保持為電源電壓VDD與第一MOSFET MN2的閾值電壓VT之間的差值，但要受到DC電流泄漏通過第一MOSFETMN2的漏-源截止電阻，并且輸出節點8上的電壓通過第一MOSFETMN2的寄生電容與耦合節點9電容耦合。然而，實際上，當第一MOSFET MN2處于非導通狀態時，通過第一MOSFET MN2的漏-源截止電阻泄漏的DC電流和通過第一MOSFET MN2的漏-源寄生電容實現的電容耦合，會導致耦合節點9的電壓升高超過電源電壓VDD與第一MOSFET MN2的閾值電壓VT之差。特別是當通過第二MOSFETMN3的漏-源截止電阻泄漏到開關電壓節點10的DC電流小于通過第一MOSFET MN2的漏-源截止電阻泄漏的DC電流時，以及當輸出節點8經歷過高的AC電壓或DC電壓突然升高時，更是如此，其中過高的AC電壓或突然升高的DC電壓通過第一MOSFET MN2的漏-源寄生電容與耦合節點9電容耦合。
為了限制當第一MOSFET MN2處于非導通狀態時耦合節點9上的DC電壓能夠增高的數值，提供了一個耦合元件，用于將耦合節點9與低阻抗參考電壓節點14耦合，其中該耦合元件在本發明的這一實施例中由二極管D1提供。向參考電壓節點14提供一個參考電壓，其在本發明的這一實施例中是電源電壓VDD，從而當耦合節點9上的電壓達到電源電壓VDD加上跨二極管D1的電壓降(其典型地是0.48伏)之和時，耦合節點9的電壓被鉗制在電源電壓VDD加0.48伏。這樣，當第一和第二MOSFET MN2和MN3處于非導通狀態時，耦合節點9的電壓開始由于DC電流從輸出節點8泄漏而增加，其中輸出節點8并未通過第二MOSFET MN3導通到開關電壓節點10，耦合二極管D1將耦合節點9的電壓鉗制在電源電壓VDD加0.48伏的數值，借此防止第二MOSFET MN3失效。此外，由于輸入信號Vin的AC分量通過第一MOSFET MN2的漏-源寄生電容被電容耦合，或者由于通過第一MOSFET MN2的漏-源寄生電容被電容耦合的輸出節點8的突然電壓增高，耦合節點9的電壓達到電源電壓VDD加0.48伏的數值，耦合二極管D1同樣地將耦合節點9的電壓鉗制在電源電壓VDD加0.48伏的數值，從而避免對第二MOSFET MN3造成損傷。
另外，因為二極管D1只有在第一MOSFET MN2處于非導通狀態時才導通，所以由二極管D1拉出的電流非常小，其最大值等于通過第一MOSFET MN2泄漏的電流。因此，無論開放漏極驅動器7處于高阻抗狀態還是處于導通狀態，開放漏極驅動器7對由MOSFET開關MN1切換的信號都具有非常小的影響或者沒有影響。
在使用時，當期望使MOSFET開關MN1工作處于非導通狀態以便使主輸出端4與主輸入端3隔離時，向控制節點12輸入邏輯高狀態的邏輯控制信號，借此使第二MOSFET MN3工作處于導通狀態，并且將MOSFET開關MN1的柵極下拉到開關電壓節點10上的接地電源電壓VSS，其反過來使MOSFET開關MN1工作處于非導通狀態。只要邏輯控制信號保持處于邏輯高狀態，MOSFET開關MN1保持處于非導通狀態。一旦邏輯控制信號返回到邏輯低狀態，第二MOSFETMN3變為非導通狀態，MOSFET開關MN1的柵極被無源地拉引到電源電壓VDD，使MOSFET開關MN1工作處于導通狀態，將輸入信號Vin從主輸入端3切換到主輸出端4。
為了避免第一和第二MOSFET MN2和MN3被過電壓擊穿的第一和第二MOSFET MN2和MN3的臨界電壓是下述電壓，即跨漏極和源極的電壓，也就是，第一和第二MOSFET MN2和MN3每一個的漏-源電壓Vds，跨柵極和源極的電壓，也就是，第一和第二MOSFETMN2和MN3每一個的柵極-源電壓Vgs，和跨反柵極和源極的電壓，也就是，第一和第二MOSFET MN2和MN3每一個的反柵極-源極電壓Vbs。為了避免第一和第二MOSFET MN2和MN3被過電擊穿，重要的是，這些電壓不要超過預定的允許可靠性極限。一般地，在CMOS電路中，允許可靠性極限比電路的額定電源電壓VDD高10％。因此，在額定電源電壓VDD是5伏的CMOS電路中，第一和第二MOSFETMN2和MN3的漏-源電壓Vds、柵極-源電壓Vgs和反柵極-源極電壓Vbs不應超過5.5伏。在額定電源電壓VDD為5伏的CMOS電路中，第一和第二MOSFET MN2和MN3的閾值電壓VT為大約0.8伏。
因此，在如下的在CMOS工藝中實現的開關電路1和開放漏極驅動器7的實際例子中，即CMOS工藝的額定電源電壓VDD為5伏，并且CMOSFET開關MN1切換在+2.5伏和-2.5伏的峰值之間變換的大小為5伏的高頻AC模擬信號，該開放漏極驅動器7的輸出節點8上可以出現的最大電壓為7.5伏。當開放漏極驅動器7工作處于高阻抗狀態，第二MOSFET MN3處于非導通狀態時，隨著輸出節點8電壓的增高，第一MOSFET MN2將電流傳導到耦合節點9，直到耦合節點9上的電壓等于第一MOSFET MN2的柵極上大小為5伏的電源電壓VDD減去其0.8伏的閾值電壓VT的數值，即4.2伏為止，在該階段，第一MOSFET MN2變成非導通狀態。因此，在此階段，第二MOSFET MN3的漏-源電壓Vds為4.2伏，開放漏極驅動器7的輸出節點8的電壓的任何進一步的增加都跨第一MOSFET MN2的兩端發展。此外，當輸出節點8的電壓升高超過4.2伏至7.5伏時，通過第一MOSFET MN2泄漏的電流導致耦合節點9的電壓上升到5.48伏，則耦合節點9上的電壓被二極管D1鉗制在5.48伏。而且，將輸出節點8與耦合節點9耦合的第一MOSFET MN2的漏-源寄生電容導致耦合節點9的電壓升高到5.48伏，則耦合節點9的電壓類似地被二極管D1鉗制在5.48伏。因此，第二MOSFET MN3的漏-源電壓Vds和漏-柵極電壓Vdg能夠上升到的最大值是5.48伏，這處于額定電源電壓5伏加10％的允許可靠性極限內。當開放漏極驅動器7的輸出節點8上的最大電壓為7.5伏時，第一MOSFET MN2受到的最大漏-源電壓Vds為3.3伏，第一MOSFET MN2受到的最大柵極-源電壓為0.8伏，它們都處于第一MOSFET MN2的允許可靠性極限內。
在開關電路1的另一個實例中，當開關電路1和開放漏極驅動器7在額定電源電壓VDD為5伏的CMOS工藝中實現時，施加給輸入端3的輸入電壓Vin的DC電壓分量能夠突然地從0伏改變到4伏。因此，如果在輸入電壓Vin中沒有任何AC分量，那么輸入電壓的這種4伏的變化將導致輸出節點8的電壓瞬時從5伏跳躍到9伏。然后，輸出節點8的電壓緩慢地回降到5伏，時間常數取決于電容器C1的電容和第一上拉電阻器R1的電阻。正如在上一實例中已經說明的那樣，輸出節點8的電壓一旦升高到9伏，耦合節點9的電壓便被二極管D1鉗制在4.2伏，并且第一MOSFET MN2將變為非導通狀態。這樣，在此實例中，可能在輸出節點8上出現的9伏的電壓在第一和第二晶體管MN2和MN3之間分壓，跨第二晶體管MN3的電壓為4.2伏，而跨第一晶體管MN2的電壓為4.8伏。此外，在此實例中，在第一MOSFET MN2變為非導通狀態之后，通過第一MOSFET MN2的漏-源寄生電容將耦合節點9與輸出節點8電容耦合，導致耦合節點9的電壓升高超過4.2伏，或者通過第一MOSFET MN2泄漏的DC電流的泄漏速度大于通過第二MOSFET MN3泄漏的DC電流泄漏的速度，則一旦耦合節點9上的電壓達到5.48伏，便被二極管D1鉗制住。
為了避免第一和第二MOSFET MN2和MN3的反柵極-源電壓Vbs超過額定電源電壓VDD加10％的允許可靠性極限，第一和第二MOSFET MN2和MN3的反柵極與其各自的源極相連，借此將各個第一和第二MOSFET MN2和MN3的反柵極-源電壓Vbs保持在0伏。
現在參考圖2，其示出了也是根據本發明的開關電路，由指代數字20總體地表示，用于切換高頻AC模擬輸入信號Vin。開關電路20與開關電路1基本上相似，并且相似的部件用相同的指代數字識別。開關電路20適合于在CMOS工藝中實現，并且特別適合于切換高頻AC模擬輸入信號，特別是，頻率范圍在27MHz-81MHz的模擬視頻信號。開關電路20包括一個根據本發明另一個實施例的開放漏極驅動器21，其與圖1的開放漏極驅動器基本上相同。開放漏極驅動器21與開放漏極驅動器7的主要區別在于，將耦合節點9與參考電壓節點14耦合的耦合元件由電容耦合元件提供，其包括一個N阱(N-well)耦合電容器C2，用于將耦合節點9與參考電壓節點14電容耦合，該參考電壓節點14在本發明的這一實施例中也是低阻抗節點。施加給參考電壓節點14的參考電壓是正電源電壓VDD，其由一個低阻抗電源提供。
當第一和第二MOSFET MN2和MN3處于非導通狀態時，耦合電容器C2將通過第一MOSFET MN2的漏-源寄生電容從輸出節點8電容耦合到耦合節點9的任何電壓衰減。這樣，通過合適地選擇耦合電容器C2的電容值，當開放漏極驅動器7處于高阻抗狀態，且第一MOSFET MN2處于非導通狀態時，耦合電容器C2防止由于通過第一MOSFET MN2的漏-源寄生電容從輸出節點8電容耦合到耦合節點9的電壓而導致的耦合節點9上的電壓升高超過第二MOSFET MN3的允許可靠性極限。
應當選擇耦合電容器C2的電容使第一MOSFET MN2的漏-源寄生電容與如下電容總和的比值足夠小，該電容總和是耦合電容器C2的電容加上將耦合節點9與低阻抗節點耦合的第一和第二MOSFETMN2和MN3的寄生電容的總和，從而當輸出節點8的預期最大電壓通過第一MOSFET MN2的漏-源寄生電容與耦合節點9電容耦合時，給輸出節點8的預期最大電壓提供合適水平的衰減。因為耦合節點9通過第二MOSFET MN3的寄生電容與開關電壓節點10和控制節點12電容耦合，并且通過第一MOSFET MN2的寄生電容與偏置電壓節點11和輸出節點8電容耦合，所以第一MOSFET MN2的漏-源寄生電容與如下電容的總和的比值應當足夠小，其中該電容總和是耦合電容器C2的電容加上第二MOSFET MN3的漏-源和柵極-漏寄生電容以及第一MOSFET MN2的漏-源和柵極-源寄生電容的總和，以便給電容耦合于耦合節點9的電壓提供合適水平的衰減。
這樣，由于耦合電容器C2對通過第一MOSFET MN2的漏-源寄生電容從輸出節點8電容耦合的電壓的衰減效應，耦合節點9的電壓大致由如下的等式1給出V9=V9dc+V8ac[CdsMN2C2+CMN2+CMN3]---(1)]]>其中V9是耦合節點9的DC和AC電壓的總和，V9dc是耦合節點9的DC電壓，V8ac是輸出節點8的AC電壓，CdsMN2是第一MOSFET MN2的漏-源寄生電容，C2是耦合電容器C2的電容，CMN2是將耦合節點9與低阻抗節點，也就是，輸出節點8和偏置電壓節點11，耦合的第一MOSFET MN2的寄生電容的總和，以及
CMN3是將耦合節點9與低阻抗節點，也就是，開關電壓節點10和控制節點12，耦合的第二MOSFET MN3的寄生電容的總和。
其中第一MOSFET MN2的寄生電容和第二MOSFET MN3的寄生電容相似，一般地，通過給耦合電容器C2提供一個大約是第一MOSFET MN2的漏-源寄生電容兩倍的電容值，便可獲得足夠水平的衰減。
在額定電源電壓為5伏的典型CMOS電路中，其中實現根據本發明這一實施例的開放漏極驅動器21，第一和第二MOSFET MN2和MN3的漏-源寄生電容都大約為20fF。這樣，通過選擇耦合電容器C2使其具有40fF量級的電容，便可使從輸出節點8電容耦合到耦合節點9的電壓獲得足夠水平的衰減。此外，選擇耦合電容器C2的電容，使其足夠地小于電容器C1的電容，以便當開放漏極驅動器21處于高阻抗狀態，且第一MOSFET MN2處于導通狀態時，使施加給主輸入端3的輸入信號Vin的衰減最小化。典型地，耦合電容器C1的電容量級為40pF，這樣，具有40fF的電容的耦合電容器C2的電容足夠地小于電容器C1的電容。
因此，當開關電路20的開放漏極驅動器21工作使得第一和第二MOSFET MN2和MN3處于非導通狀態時，通過第一MOSFET MN2的漏-源寄生電容與耦合節點9電容耦合的MOSFET開關MN1的柵極電壓，進而通過將耦合節點9與參考電壓節點14電容耦合的AC耦合電容器C2加以衰減，借此防止耦合節點9的電壓超過第二MOSFETMN3的允許可靠性極限。因為耦合電容器C2的電容比電容器C1的電容足夠小，所以當開放漏極驅動器21處于高阻抗狀態時，無論第一MOSFET MN2處于導通狀態還是處于非導通狀態，耦合電容器C2對主輸入端3上的輸入信號Vin的任何衰減效應非常小。因此，當開放漏極驅動器21處于高阻抗狀態時，開放漏極驅動器21對被MOSFET開關MN1切換的輸入信號的影響非常小或者沒有影響。
現在參考圖3，它示出了代表開關電路20的開放漏極驅動器21的簡化電容等價電路，顯示了當第一和第二MOSFET MN2和MN3都處于非導通狀態時，第一和第二MOSFET MN2和MN3的寄生電容。可以看出，沒有路徑可以使DC電流從第一MOSFET MN2的源極或第二MOSFET MN3的漏極流出。因此，耦合節點9上的DC電壓，等于第一MOSFET MN2從導通狀態變為非導通狀態時的電壓值加上導致DC電流泄漏通過第一MOSFET MN2的漏-源截止電阻的任何電壓增加，其中第一MOSFET MN2并沒有通過第二MOSFET MN3的漏-源截止電阻導通到開關電壓節點10。輸入信號Vin的AC電流從電容器C1流入到第一MOSFET MN2，并且當第一MOSFET MN2處于非導通狀態時，根據AC輸入信號Vin的頻率，AC電流將在三個通過第一MOSFET 2的路徑間進行分配，也就是包括柵極-源電容和柵極-漏寄生電容(即Cgs和Cgd)的路徑，包括漏-源寄生電容Cds的路徑和包括第一MOSFET MN2漏-源截止電阻Rds的路徑。AC電流流過第一MOSFET MN2的路徑還取決于這些路徑的每一條向AC輸入信號Vin的AC電流呈現的阻抗。如果耦合電容器C2的電容足夠大，并且優選地，是將耦合節點9與輸出節點8電容耦合的第一MOSFETMN2的寄生電容的兩倍，那么耦合電容器C2與將耦合節點9與低阻抗節點10、11和12以及輸出節點8耦合的寄生電容一起，為將耦合節點9與輸出節點8耦合的第一MOSFET MN2的寄生電容提供一個電容分壓器，其足以為給從輸出節點8電容耦合的耦合節點9的任何典型預期AC電壓或其它的電壓提供足夠的衰減。如果電容器C1和第一上拉電阻器R1被合適地確定規格，從而給輸入信號提供一個高通濾波器，從而使低頻輸入信號不會通過電容器C1耦合到第一MOSFET MN2的漏極中，則可以忽略可能與開關電路20的主輸入端3耦合的低頻輸入信號。
開關電路20特別適合于低壓CMOS電路，例如，額定電源電壓VDD為1.8伏的CMOS電路，其中過電壓問題主要來自于AC電壓信號或輸出節點8電壓的突然升高。在這種低壓CMOS電路中，參考圖1說明的開關電路1的開放漏極驅動器7并不特別合適，因為，一般地，不可能提供一個導通電壓低于大約0.44伏的二極管。因此，如果在額定電源電壓VDD為1.8伏的CMOS電流中實現開放漏極驅動器7，并且如果施加給參考電壓節點14的電壓是1.8伏的電源電壓VDD，那么耦合節點9的電壓將不會被鉗制，直到它到達2.24伏，這大于VDD加10％的允許可靠性極限。因此，除非參考電壓節點14被保持在第一電源電壓VDD的電壓下，即大約1.98伏的電壓下，否則跨第二MOSFET MN3的漏-源電壓將超過額定工作電壓為1.8伏的CMOS電路中的允許可靠性極限。
現在參考圖4，它示出根據本發明另一個實施例的開關電路，由指代數字30總體地表示，它也適合于切換高頻AC模擬輸入信號。開關電路30與開關電路1基本上相似，并且相似的部件用相同的指代數字表示。開關電路30包括一個根據本發明另一個實施例的開放漏極驅動器31，其與圖1的開放漏極驅動器7基本上相似。開放漏極驅動器31與開放漏極驅動器7之間的主要差別在于，用于將耦合節點8與參考電壓節點14耦合以限制耦合節點9的電壓的耦合元件同時包括DC耦合元件和電容耦合元件。DC耦合元件由一個二極管D1提供，其與圖1開放電路1中開放漏極驅動器的二極管D1相似，電容耦合元件由耦合電容器C2提供，其由N阱電容器提供，與圖2開放電路20中開放漏極驅動器21的耦合電容器C2相似。參考節點14是一個低阻抗節點，向其施加一個正電源電壓VDD。
其它方面，開關電路30與開關電路1相似。
開關電路30與開關電路1和20相比的優點是，當第一和第二MOSFET MN2和MN3處于非導通狀態時，二極管D1將耦合節點9上的DC電壓鉗制在參考電壓節點14的電壓加上二極管D1的導通電壓的水平，其在本實例中是VDD加0.48伏，同時耦合電容器C2將從輸出節點8電容耦合到耦合節點9的任何AC電壓或電壓突然升高衰減，正如參考圖2的開放漏極驅動器21所討論的那樣。
現在參考圖5，它示出了根據本發明進一步的實施例的開關電路，用指代數字35總體地表示。開關電路35與開關電路1基本上相同，并且相似的部件用相同的指代數字表示。開關電路35也特別適合于在CMOS工藝中實現，并包括一個開放漏極驅動器36，其與開關電路20的開放漏極驅動器21基本上相似。開關電路35與開關電路1和20的主要差異在于開放漏極驅動器36。在本發明的該實施例中，耦合節點9通過耦合電容器C2與同樣是低阻抗節點的開關電壓節點10電容耦合。因為開關電壓節點10也是低阻抗節點，所以給出耦合節點9的電壓V9的等式1針對開放漏極驅動器36也如同等式1針對開放漏極驅動器21的耦合節點9的電壓V9那樣相同的方式，并且根據本發明實施例的開關電路35與同樣根據本發明實施例的開放漏極驅動器36的工作類似于參考圖2和3說明的開關電路20和開放漏極驅動器21的工作。
現在參考圖6，它示出了根據本發明進一步實施例的開關電路，用指代數字40總體地表示。開關電路40與開關電路1基本上相同，并且相似的部件用相同的指代數字表示。開關電路40與圖1中開關電路1的主要差異在于晶體管開關，它不是由單個N溝道MOSFET開關提供的，而是由一個開關電路提供的，其在本發明實施例中是一個CMOS開關42，它包括一個與開關電路1的N溝道MOSFET開關MN1相似的第一N溝道MOSFET開關MN1，和一個并聯布置在主輸入端3和主輸出端4之間的第二P溝道MOSFET開關MP1。第一和第二MOSFET開關MN1和MP1各自的柵極與輸入端3AC耦合，用于將AC輸入信號與第一和第二MOSFET開關MN1和MP1的柵極AC耦合，其方式與參考圖1的開關電路1說明的方式相似。
第一MOSFET開關MN1通過一個和圖1開關電路1的上拉電阻器R1相似的第一上拉電阻器R1a與第一控制電壓端5a耦合。向第一控制電壓端5a施加正電源電壓VDD，用于將第一MOSFET開關MN1無源地保持在導通狀態。但是，第二MOSFET開關MP1的柵極通過一個下拉(pull-down)電阻器R1b與第二控制電壓端5b耦合。向第二控制電壓端5b施加負電源電壓Vss，用于將第二MOSFET開關MP1無源地保持在導通狀態。第一開放漏極驅動器41a與第一MOSFET開關MN1的柵極耦合，用于將第一MOSFET開關MN1選擇地拉引到第一開關電壓節點10a上的第一開關電壓，也就是，負電源電壓Vss，用于使第一MOSFET開關MN1工作處于非導通狀態。第一開放漏極驅動器41a與圖1的開放漏極驅動器7相似，并且相似的部件用相同的指代數字表示。
提供一個根據本發明另一個實施例的第二開放漏極驅動器41b，用于選擇地將第二MOSFET開關MP1的柵極拉引到施加給第二開關電壓節點10b的第二開關電壓，也就是，正電源電壓VDD，以便使第二MOSFET開關MP1工作處于非導通狀態。第二開放漏極驅動器41b與開關電路1的開放漏極驅動器7基本上相似，并且相似的部件用相同的指代數字表示。然而，方便起見，為了區別第二開放漏極驅動器41b與第一開放漏極驅動器41a，與第一開放漏極驅動器41a有關的指代數字以字母a結尾，而與第二開放漏極驅動器41b有關的指代數字以字母b結尾。
在第二開放漏極驅動器41b中，第一和第二MOSFET分別是P溝道第一和第二MOSFET MP2和MP3。第一和第二MOSFET MP2和MP3串聯耦合在第二MOSFET開關MP1的柵極與第二開關電壓節點10b之間，其方式與第一開放漏極驅動器41a的第一和第二MOSFET MN2和MN3串聯耦合在第一MOSFET開關MN1與第一開關電壓節點10a之間相同。第一MOSFET MP2的柵極通過一個下拉電阻器R2b與第二開放漏極驅動器41b的第一偏置電壓節點11b耦合，一個第二偏置電壓，其在本實例中是負電源電壓Vss，施加到第一偏置電壓節點11b從而將第一MOSFET MP2保持在導通狀態。
耦合節點9b通過一個與圖1開關電路1的開放漏極驅動器7的二極管D1相似的二極管D1b與第二開放漏極驅動器41b的第二參考電壓節點14b耦合。向第二參考電壓節點14b施加一個第二參考電壓，其在本實例中是負電源電壓Vss，用于限制耦合節點9b上的電流。二極管D1b耦合在耦合節點9b與第二參考電壓節點14b之間，用于將耦合節點9b上的電壓鉗制在等于負電源電壓Vss減去二極管D1b的導通電壓的負電壓值。換言之，耦合節點9b上的電壓被鉗制在一個低于負電源電壓Vss的二極管D1b的導通電壓的電壓值。
用于分別向第一和第二開放漏極驅動器41a和41b的控制節點12a和12b施加邏輯控制信號的控制電路45，包括一個主控制端46，向其施加該邏輯控制信號。該邏輯控制信號從主控制端46直接施加到第一開放漏極驅動器41a的控制節點12a，并且控制邏輯信號通過一個反相器47從主控制端46施加到第二開放漏極驅動器41b的控制節點12b，從而第一和第二MOSFET開關MN1和MP1同時工作在相同的狀態。
在使用中，當主控制端46的邏輯控制信號處于邏輯低時，CMOS開關42通過第一MOSFET開關MN1和第二MOSFET開關MP1無源地保持在導通狀態，其中第一MOSFET開關MN1被第一控制電壓端5a的正電源電壓VDD保持在導通狀態，第二MOSFET開關MP1被第二控制電壓端5b的負電源電壓Vss保持在導通狀態。在本實例中，CMOS開關42將主輸入端3上的輸入信號Vin切換到主輸出端4。當希望使CMOS開關42工作處于非導通狀態以便使主輸出端4與主輸入端3隔離時，控制邏輯信號被設為邏輯高，其分別使第一和第二開放漏極驅動器41a和41b的第二MOSFET MN3和MP3處于導通狀態，從而將第一和第二MOSFET開關MN1和MP1的柵極分別拉引到第一和第二開關電壓，也就是，第一和第二開關電壓節點10a和10b的負電源電壓Vss和正電源電壓VDD，用于同時使第一和第二MOSFET開關MN1和MP1工作處于非導通狀態。
當第一開放漏極驅動器41a的輸出節點8的電壓升高時，用于保護第一和第二MOSFET MN2和MN3的第一開放漏極驅動器41a的工作與前面參考圖1的開放漏極驅動器7描述的類似。
當第二開放漏極驅動器41b的輸出節點81b的電壓降低時，用于保護第一和第二MOSFET MP2和MP3的第二開放漏極驅動器41b的工作如下。第一MOSFET MP2導通，直到耦合節點9b上的電壓值下降到等于第一MOSFET MP2的負電源電壓Vss與第一MOSFETMP2的閾值電壓之差的數值為止，在該階段，第一MOSFET MP2變為非導通狀態。第二開放漏極驅動器41b的輸出節點的電壓進一步降低發生在跨第一MOSFET MP2的漏極和源極兩端。
由于通過第一MOSFET MP2的泄漏或者輸出節點8b的電壓與耦合節點9b的電容耦合，如果耦合節點9b的電壓應當降低得比第一MOSFET MP2的柵極電壓Vss與第一MOSFET MP2的閾值電壓之差更多，不考慮電壓的符號，當耦合節點9b的電壓降低到等于第二參考電壓節點14b上的負電源電壓Vss的數值加上二極管D1b的導通電壓之和的數值時，耦合節點9b的電壓被二極管D1b鉗制。因此，第二開放漏極驅動器41b用于保護第一和第二MOSFET MP2和MP3免受過電壓損害，其方式與第一開放漏極驅動器41a保護第一開放漏極驅動器41a的第一和第二MOSFET MN2和MN3類似。
現在參考圖7，它示出了根據本發明另一個實施例的開關電路，其用指代數字50總體地表示。開關電路50與開關電路40基本上相似，并且相似的部件用相同的指代數字表示。晶體管開關由CMOS開關52提供，其包括第一和第二MOSFET開關，即一個N溝道第一MOSFET開關MN1和一個P溝道第二MOSFET開關MP1，它們與圖6的開關電路40的開關相似。提供同樣根據本發明的第一和第二開放漏極驅動器51a和51b，用于選擇地將第一和第二MOSFET開關MN1和MP1各自的柵極分別拉引到第一和第二開關電壓，也就是第一和第二開關電壓節點10a和10b的負電源電壓Vss和正電源電壓VDD，用于使第一和第二MOSFET開關MN1和MP1工作處于非導通狀態。
第一和第二開放漏極驅動器51a和51b與圖6的開放漏極驅動器41a和41b基本上相似，只是用于將第一和第二開放漏極驅動器51a和51b的各自耦合節點9a和9b與相應的第一和第二參考電壓節點14a和14b耦合的耦合元件不同，它除了包括用于將相應的耦合節點9a和9b分別與第一和第二參考電壓節點14a和14b DC耦合的二極管D1和D2之外，還包括電容耦合元件，該電容耦合元件包括耦合電容器C2a和C2b，用于分別將相應的耦合節點9a和9b與相應的第一和第二參考電壓節點14a和14b電容耦合。因此，在本發明實施例中，第一開放漏極驅動器51a與參考圖4說明的開關電路30的開放漏極驅動器31相似，第二開放漏極驅動器51b與圖4的開放漏極驅動器31相似，只是第一和第二MOSFET是P溝道第一和第二MOSFET MP2和MP3，因此第二偏置電壓和第二參考電壓由負電源電壓Vss提供。因此，第一和第二開放漏極驅動器51a和51b以和圖4的開放漏極驅動器31相似的方式工作，并且耦合節點9a和9b分別與第一和第二參考電壓節點14a和14b DC耦合和電容耦合，之后，開關電路50以及第一和第二開放驅動器51a和51b的工作與參考圖5說明的開關電路40及第一和第二開放漏極驅動器41a和41b的工作相似。
現在參考圖8，它示出了根據本發明的開關電路60，其包括一個同樣根據本發明的開放漏極驅動器61。開關電路60與圖1的開關電路1基本上相似，并且相似的比較用相同的指代數字表示。開關電路60與開關電路1的主要差別在于開放漏極驅動器61。在開放漏極驅動器61中，耦合節點9通過用于鉗制耦合節點9上的DC電壓的二極管D1(正如在開關電路1的開放漏極驅動器7中那樣)與參考電壓節點14DC耦合。然而，另外，在開放漏極驅動器61中，第二MOSFET MN3相對于第一MOSFET MN2確定規格，從而使將耦合節點9與開關電壓節點10和控制節點12耦合的第二MOSFET MN3的寄生電容足夠地大于將耦合節點9與輸出節點8電容耦合的第一MOSFET MN2的漏-源寄生電容。因為開關電壓節點10和控制節點12都是低阻抗節點，所以通過相對于第一MOSFET MN2確定第二MOSFET MN3的規格，使耦合節點9與兩個低阻抗節點(也就是，開關電壓節點10和控制電壓節點12)充分地電容耦合，能夠實現對耦合節點9上的電壓進行足夠的衰減，以便防止耦合節點9的電容耦合電壓升高超過第二MOSFET MN3的可靠性極限，其中耦合節點9通過第一MOSFETMN2的漏-源寄生電容從輸出節點8電容耦合。
根據本發明的開關電路具有許多用途，例如，根據本發明的開關電路可以用作多路復用器的開關，多路復用器用于將多個高頻AC模擬信號多路傳輸到一個信號處理電路，特別地，根據本發明的開關電路可以用作用于將多個頻率范圍在27MHz-81MHz的模擬視頻信號順序地多路傳輸到視頻信號處理電路的多路復用器的開關。由于如下的事實，即由根據本發明的開關電路導致的失真會由于消除了開關電阻的易變性而降低，所以本開關電路特別適合用作用于多路傳輸模擬視頻信號的多路復用器中的開關。
除了用在根據本發明的開關電路內之外，根據本發明的開放漏極驅動器還具有許多用途。例如，可以想見，根據本發明的開放漏極驅動器可以用作輸出設備用于驅動例如一個來自低壓電路的低輸出信號到一個較高的電壓電路。根據本發明的任何一個開放漏極驅動器的一個經典應用是作為一個只驅動低的邏輯(數字)輸出器件，并且該高輸出通過使開放漏極驅動器處于非導通狀態實現。邏輯高電平可以通過與外部電源電壓耦合的外部上拉電阻器提供，其一般高于含有該開放漏極驅動器的集成電路的額定電源電壓。例如，根據本發明的任何開放漏極驅動器能夠用作1.8伏額定電源電壓CMOS電路中的i2c驅動器，用于在開放漏極驅動器處于高阻抗狀態時，無損壞地驅動相鄰3伏或5伏額定電路中的i2c輸入。也就是說，如果根據本發明的開放漏極驅動器具有一個用于將第一和第二MOSFET之間的耦合節點與參考電壓節點或其它低阻抗節點電容耦合的電容耦合元件，和/或如果耦合元件由一個DC耦合二極管提供，那么就可以適當地選擇分別施加給偏置電壓節點和參考電壓節點的偏置電壓和參考電壓。
盡管包括N溝道第一和第二MOSFET MN2和MN3的開放漏極驅動器的偏置電壓節點和參考電壓節點在前面的說明中被保持在正電源電壓VDD，但是對于本領域的技術人員而言顯而易見的是，偏置電壓節點和參考電壓節點可以保持在任何期望的電壓下，并且實際上，偏置電壓節點所保持的電壓可以大于或小于正電源電壓VDD，并且偏置電壓節點和和參考電壓節點所保持的電壓可以相同或不同。偏置電壓節點保持的電壓越低，在第一MOSFET MN2變為非導通狀態之前，耦合節點上的電壓越低，相似地，偏置電壓節點保持的電壓越高，在第一MOSFET MN2變為非導通狀態之前，耦合節點上的電壓越高。可以想像，參考電壓節點保持的電壓可以低于電源電壓，以便將耦合節點上的電壓鉗制在更低的電壓。還可以想像，第一控制節點可以保持在任何合適的電壓下，用于將MOSFET開關MN1無源地保持在導通狀態。
類似地，包括P溝道第一和第二MOSFET MP2和MP3的開放漏極驅動器的偏置電壓節點和參考電壓節點所處的電壓也可以不是負電源電壓Vss，并且偏置電壓節點和參考電壓節點所保持的電壓，由使第一MOSFET MP2變為非導通狀態的耦合節點上的電壓和耦合節點上的電壓被鉗制的電壓決定。類似地，第二控制電壓節點所保持的電壓也可以不是負電源電壓Vss，并且可以是任何合適的電壓，用于將第二MOSFET開關MP1無源地保持在導通狀態。
無需說明，開關電壓節點可以保持在除參考圖6和7說明的正和負電源電壓以外的電壓，并且開關電壓節點可以保持在任何適合于使相應MOSFET開關工作處于非導通狀態的電壓。
盡管前面說明的根據本發明的開放漏極驅動器使MOSFET開關工作處于非導通狀態，但是可以想像，在某些情況下，開放漏極驅動器可以設置成使開關電路的MOSFET開關工作處于導通狀態，并且在該實例中，MOSFET開關可以被無源地保持在非導通狀態。
盡管前面說明的用于將耦合節點與參考電壓節點電容耦合的耦合電容器具有特定的電容值，但是該耦合電容器可以具有任何其它合適的數值。還應當意識到，盡管前面說明的將耦合節點與開放漏極驅動器的參考電壓節點耦合的二極管具有0.48伏的導通電壓，但是應當意識到，二極管的導通電壓可以大于或小于0.48伏，這取決于實現開放漏極驅動器的電路的特殊處理。
盡管前面說明的根據本發明的開放漏極驅動器和開關電路在額定電源電壓為5伏和1.8伏的CMOS工藝中實現，但是本領域的技術人員容易顯見，開放漏極驅動器和開關電路可以在任何其它的CMOS工藝中實現，例如3.3伏工藝處理，并且實際上，可以想像，開放漏極驅動器和開關電路可以在CMOS工藝以外的工藝中實現。
盡管前面說明的開放漏極驅動器的晶體管是MOSFET，但是開放漏極驅動器可以具有任何合適類型的晶體管，并且晶體管的類型主要由實現該開放漏極驅動器的工藝決定。
盡管前面說明的根據本發明的開放漏極驅動器包括串聯布置在開放漏極驅動器輸出端和開關電壓節點之間的第一晶體管和第二晶體管，但是可以想像，根據本發明的開放漏極驅動器可以包括超過2個串聯布置在開放漏極驅動器的輸出節點和開關電壓節點之間的晶體管。通過提供超過兩個串聯在開放漏極驅動器的輸出節點與開關電壓節點之間的晶體管，施加在開放漏極驅動器的輸出節點上的過電壓被這些串聯在輸出節點和開關電壓節點之間的所有晶體管分壓。當提供超過兩個串聯在開放漏極驅動器的輸出節點和開關電壓節點之間的晶體管時，一般地，直接與開關電壓節點耦合的晶體管的柵極與使得開放漏極驅動器在高阻抗狀態和導通狀態之間工作的控制信號耦合，而其它晶體管的柵極通過合適的偏置電壓加以偏置，該偏置電壓典型地是級聯的，且不管偏置電壓的符號，向直接與開放漏極驅動器的輸出節點耦合的晶體管的柵極施加最高的偏置電壓，而施加給其它晶體管的柵極的偏置電壓值從施加給其漏極直接與開放漏極驅動器的輸出節點耦合的晶體管的柵極的偏置電壓數值級聯地降低。將各個晶體管的源極與下一個晶體管的漏極耦合的耦合節點的每一個都與一個合適的參考電壓節點DC耦合，并且施加給各個參考電壓節點上的參考電壓是不同的，并且從直接與開放漏極驅動器的輸出節點耦合的晶體管級聯地降低。另外地或者可選擇地，將各個晶體管的源極與下一個晶體管的漏極耦合的耦合節點的每一個都與參考電壓節點或者另一個或其它的低阻抗節點電容耦合。實際上，在某些情況下，可以想像，并不是所有將各個晶體管的源極與下一個晶體管的漏極耦合的耦合節點都是與參考電壓節點或低阻抗節點DC或電容耦合。
盡管前面說明的耦合節點電容耦合于低壓節點，也就是參考電壓節點和開關電壓節點，但是本領域的技術人員能夠顯見，耦合節點可以和開關電路中的任何低阻抗節點電容耦合，例如控制節點或偏置電壓節點，或者實際上，與用于衰減從輸出節點電容耦合于耦合節點的AC和其它電壓的任何其它合適的低阻抗節點電容耦合。
盡管在前面描述的圖8的開關電路和開放漏極驅動器中，開放漏極驅動器包括一個二極管，用于將耦合節點與參考電壓節點DC耦合，但是在某些情況下，可以想像，該二極管可以省略，在這種情況下，耦合節點可以不和參考電壓節點DC耦合。相反，從輸出節點8電容耦合到耦合節點9的電壓衰減可以通過第二MOSFET MN3的寄生電容充分地衰減。
盡管前面說明了特定的耦合電容器數值，以及耦合電容器的電容與開放漏極驅動器的第一晶體管的漏-源寄生電容之間的特定關系，但是應當意識到，可以使用其它的電容值，以及其它的耦合電容器電容與第一晶體管的寄生電容之間的關系，并且特別地，應當意識到，耦合電容器的值以及其與第一晶體管的寄生電容的關系大體上由電路類型決定，特別是電路的額定電源電壓以及第一和第二晶體管的一種或多種規格。此外，當僅僅通過相對于第一晶體管確定第二晶體管的規格來提供用于衰減耦合節點上的電壓的耦合電容時，應當意識到，該規格確定再一次由電路的額定電源電壓和所需的衰減水平決定。
權利要求
1.一種開放漏極驅動器，包括第一晶體管，其具有源極，與驅動器的輸出節點耦合的漏極，和與偏置電壓節點耦合的柵極，該偏置電壓節點接收偏置電壓，用于使第一晶體管保持導通狀態，同時使其柵極與源之間的電壓差大于或等于第一晶體管的閾值電壓，第二晶體管，其具有通過耦合節點與第一晶體管的源極耦合的漏極，與用于接收開關電壓的開關電壓節點耦合的源極，和與控制節點耦合的柵極，該控制節點用于接收控制信號，以便操作第二晶體管選擇地和交替地處于非導通狀態和導通狀態，其中當第二晶體管處于非導通狀態時，使得輸出節點處于高阻抗狀態，處于導通狀態時，使得在第一晶體管處于導通狀態時，將開關電壓節點上的開關電壓施加到輸出節點，和耦合元件，其將耦合節點耦合到參考電壓節點上，該參考電壓節點用于接收參考電壓，從而在第二晶體管處于非導通狀態時，限制耦合節點上的電壓，使得施加給第二晶體管的漏-源電壓處于第二晶體管的可靠性極限之內。
2.根據權利要求1的開放漏極驅動器，其中該耦合元件包括DC耦合元件，用于將耦合節點與參考電壓節點DC耦合。
3.根據權利要求2的開放漏極驅動器，其中該DC耦合元件包括二極管。
4.根據權利要求3的開放漏極驅動器，其中第一和第二晶體管是N型晶體管，且二極管與耦合節點耦合，用于在耦合節點上的電壓超過參考電壓節點上的電壓達二極管的導通電壓時，將電流從耦合節點導通到參考電壓節點。
5.根據權利要求3的開放漏極驅動器，其中第一和第二晶體管是P型晶體管，且二極管與耦合節點耦合，用于當耦合節點上的電壓低于參考電壓節點上的電壓達二極管的導通電壓時，將電流從參考電壓節點導通到耦合節點。
6.根據權利要求1的開放漏極驅動器，其中向偏置電壓節點和參考電壓節點分別施加偏置電壓和參考電壓，它們具有相似的極性，并且偏置電壓和參考電壓的電壓值相同或不同。
7.根據權利要求6的開放漏極驅動器，其中當第一和第二晶體管是N型晶體管時，偏置電壓和參考電壓的數值大于施加給開關電壓節點的開關電壓，當第一和第二晶體管是P型晶體管時，偏置電壓和參考電壓的數值小于施加給開關電壓節點的開關電壓。
8.根據權利要求1的開放漏極驅動器，其中耦合元件包括電容耦合元件，用于將耦合元件與參考電壓節點電容耦合，且該參考電壓節點是低阻抗節點。
9.根據權利要求1的開放漏極驅動器，其中該電容耦合元件包括耦合電容器，選擇該耦合電容器的電容使得耦合電容器的電容加上將耦合節點與低阻抗節點耦合的第一和第二晶體管的寄生電容的總和足夠地大于耦合節點和輸出節點之間第一晶體管的寄生電容，從而給通過第一晶體管從輸出節點電容耦合到耦合節點上的電壓提供足夠的衰減，以便當第二晶體管處于非導通狀態時，使施加給第二晶體管的漏-源電壓保持在第二晶體管的可靠性極限內。
10.根據權利要求9的開放漏極驅動器，其中當第一和第二晶體管的規格基本上相同時，耦合電容器的電容至少是耦合節點與輸出節點之間第一晶體管的寄生電容的1.5倍。
11.根據權利要求9的開放漏極驅動器，其中當第一和第二晶體管的規格基本上相同時，耦合電容器的電容至少是耦合節點與輸出節點之間第一晶體管的寄生電容的2倍。
12.根據權利要求1的開放漏極驅動器，其中該耦合元件包括DC耦合元件，其用于將耦合節點與參考電壓節點DC耦合，和電容耦合元件，其與該DC耦合元件并聯，用于將耦合節點與參考電壓節點電容耦合。
13.根據權利要求2的開放漏極驅動器，其中耦合節點與至少一個低阻抗節點電容耦合，從而使將耦合節點與低阻抗節點耦合的電容的總和足夠地大于耦合節點與輸出節點之間第一晶體管的寄生電容，從而給通過第一晶體管從輸出節點電容耦合到耦合節點上的電壓提供足夠的衰減，以便當第二晶體管處于非導通狀態時，使施加給第二晶體管的漏-源電壓保持在第二晶體管的可靠性極限內。
14.根據權利要求13的開放漏極驅動器，其中該耦合節點通過電容耦合元件與至少一個低阻抗節點電容耦合。
15.根據權利要求13的開放漏極驅動器，其中第二晶體管相對于第一晶體管確定規格，以便提供耦合節點與至少一個低阻抗節點的電容耦合，并且該至少一個低阻抗節點是開關電壓節點，并且被提供作為低阻抗節點。
16.根據權利要求1的開放漏極驅動器，其中第一和第二晶體管是場效應晶體管(FET)。
17.根據權利要求1的開放漏極驅動器，其中開放漏極驅動器利用CMOS工藝實現，并且第一和第二晶體管是MOSFET。
18.根據權利要求17的開放漏極驅動器，其中每個MOSFET包括一個反柵極，該反柵極與MOSFET的漏極和源極其中一個電連接。
19.一種開關電路，包括主輸入端，主輸出端，晶體管開關，其位于主輸入端和主輸出端之間，用于選擇地將主輸出端與主輸入端耦合，該晶體管開關包括源極，其與主輸入端和主輸出端的其中一個耦合，漏極，其與主輸入端和主輸出端的另一個耦合，和柵極，其與第一控制端耦合，該第一控制端用于接收第一控制電壓，從而將晶體管開關保持在導通狀態與非導通狀態其中之一，和開放漏極驅動器，其具有與晶體管開關的柵極耦合的輸出節點，用于向晶體管開關的柵極選擇地施加開關電壓，從而使晶體管開關工作處于導通和非導通狀態中的另一個狀態，該開放漏極驅動器包括第一晶體管，其具有源極，與其輸出節點耦合的漏極，和與偏置電壓節點耦合的柵極，該偏置電壓節點用于接收偏置電壓，使第一晶體管保持在導通狀態，同時使其柵極與源之間的電壓差大于或等于第一晶體管的閾值電壓，第二晶體管，其具有通過耦合節點與第一晶體管的源極耦合的漏極，與用于接收開關電壓的開關電壓節點耦合的源極，和與控制節點耦合的柵極，該控制節點用于接收控制信號，以便操作第二晶體管選擇地和交替地處于非導通狀態和導通狀態，其中當第二晶體管處于非導通狀態時，使得該開放漏極驅動器的輸出節點處于高阻抗狀態，處于導通狀態時，使得當第一晶體管處于導通狀態從而使晶體管開關處于導通狀態和非導通狀態中的另一種狀態時，將開關電壓施加到開放漏極驅動器的輸出節點，并進而施加到晶體管開關的柵極，和耦合元件，其將耦合節點耦合到參考電壓節點上，該參考電壓節點用于接收參考電壓，從而在第二晶體管處于非導通狀態時，限制耦合節點上的電壓，使得施加給第二晶體管的漏-源電壓處于第二晶體管的可靠性極限之內。
20.根據權利要求19的開關電路，其中耦合元件包括DC耦合元件，用于將耦合節點與參考電壓節點DC耦合。
21.根據權利要求20的開關電路，其中該DC耦合元件包括二極管。
22.根據權利要求21的開關電路，其中第一和第二晶體管是相同的P型或N型，二極管與耦合節點和參考電壓節點耦合，用于當第一和第二晶體管是N型晶體管，且耦合節點上的電壓超過參考電壓節點上的參考電壓達等于二極管導通電壓的數值時，將電流從耦合節點導通到參考電壓節點，并且二極管與耦合節點和參考電壓節點耦合，用于當第一和第二晶體管是P型晶體管，且耦合節點上的電壓低于參考電壓節點上的參考電壓達等于二極管導通電壓的數值時，將電流從參考電壓節點導通到耦合節點。
23.根據權利要求19的開關電路，其中當晶體管開關是N型開關時，第一和第二晶體管由N型晶體管提供，當晶體管開關是P型開關時，第一和第二晶體管由P型晶體管提供。
24.根據權利要求19的開關電路，其中晶體管開關的柵極與其源極和漏極中的一個AC耦合，用于當與柵極AC耦合的源極或漏極中的一個接收AC信號時，將柵極和與柵極AC耦合的源極或漏極中的一個之間的電壓差保持基本上恒定。
25.根據權利要求19的開關電路，其中該耦合元件包括電容耦合元件，用于將耦合節點與參考電壓節點電容耦合，并且該參考電壓節點是低阻抗節點。
26.根據權利要求25的開關電路，其中該電容耦合元件包括耦合電容器，選擇該耦合電容器的電容使得耦合電容器的電容加上將耦合節點與低阻抗節點耦合的第一和第二晶體管的寄生電容的總和足夠地大于耦合節點和輸出節點之間第一晶體管的寄生電容，從而給通過第一晶體管從輸出節點電容耦合到耦合節點上的電壓提供足夠的衰減，以便當第二晶體管處于非導通狀態時，使施加給第二晶體管的漏-源電壓保持在第二晶體管的可靠性極限內。
27.根據權利要求26的開關電路，其中當第一和第二晶體管的規格基本上相同時，耦合電容器的電容至少是耦合節點與輸出節點之間第一晶體管的寄生電容的1.5倍。
28.根據權利要求26的開關電路，其中當第一和第二晶體管的規格基本上相同時，耦合電容器的電容至少是耦合節點與輸出節點之間第一晶體管的寄生電容的2倍。
29.根據權利要求19的開關電路，其中該耦合元件包括DC耦合元件，其用于將耦合節點與參考電壓節點DC耦合，和電容耦合元件，其與該DC耦合元件并聯，用于將耦合節點與參考電壓節點電容耦合。
30.根據權利要求20的開關電路，其中耦合節點與至少一個低阻抗節點電容耦合，使得將耦合節點與低阻抗節點耦合的電容的總和足夠地大于耦合節點與輸出節點之間第一晶體管的寄生電容，從而給通過第一晶體管從輸出節點電容耦合于耦合節點上的電壓提供足夠的衰減，以便當第二晶體管處于非導通狀態時，使施加給第二晶體管的漏-源電壓保持在第二晶體管的可靠性極限內。
31.根據權利要求30的開關電路，其中該耦合節點通過電容耦合元件與至少一個低阻抗節點電容耦合。
32.根據權利要求30的開關電路，其中第二晶體管相對于第一晶體管確定規格，以便提供耦合節點與至少一個低阻抗節點的電容耦合，并且該至少一個低阻抗節點是開關電壓節點并被提供作為低阻抗節點。
33.根據權利要求19的開關電路，其中晶體管開關通過第一控制電壓保持在導通狀態，且該晶體管開關通過開關電壓保持在非導通狀態，并且當晶體管開關由第一控制電壓保持在導通狀態時，開放漏極驅動器對晶體管開關的柵極呈現高阻抗。
34.一種開關電路，包括主輸入端，主輸出端，開關電路，其位于主輸入端和主輸出端之間，用于選擇地將主輸出端與主輸入端耦合，該開關電路包括彼此并聯布置的N型晶體管開關和P型晶體管開關，其中一個晶體管開關的漏極與另一個晶體管開關的源極耦合在一起，并且與主輸入端和主輸出端其中之一耦合，各自晶體管開關的另一個源極和漏極耦合在一起，并與主輸入端和主輸出端的另一個耦合，N型晶體管開關的柵極與相應的第一控制端耦合，該第一控制端用于接收相應的第一控制電壓，從而將N型晶體管開關保持在導通狀態和非導通狀態的其中的一種，并且P型晶體管開關的柵極與第二控制端耦合，該第二控制端用于接收第二控制電壓，該第二控制端用于將P型晶體管開關保持在與N型晶體管開關的狀態相似的導通狀態和非導通狀態的其中的一種，第一開放漏極驅動器，其具有與N型晶體管開關的柵極耦合的相應輸出節點，用于向N型晶體管開關施加第一開關電壓，使N型晶體管開關工作處于導通和非導通狀態中的另一種狀態，該第一開放漏極驅動器包括相應的第一晶體管，相應的第二晶體管，和相應的耦合元件，其中該相應的第一晶體管具有源極，與第一開放漏極驅動器的相應輸出節點耦合的漏極，和與第一偏置電壓節點耦合的柵極，該第一偏置電壓節點用于接收第一偏置電壓，從而將第一晶體管保持在導通狀態，同時使其柵極與源極之間的電壓差大于或等于第一晶體管的閾值電壓，該相應的第二晶體管具有通過耦合節點與相應第一晶體管的源極耦合的漏極，與用于接收第一開關電壓的第一開關電壓節點耦合的源極，和與相應控制節點耦合的柵極，該相應控制節點用于接收相應的控制信號，使第二晶體管選擇地和交替地工作處于非導通狀態和導通狀態，其中當第二晶體管處于非導通狀態時，使得相應的輸出節點處于高阻抗狀態，處于導通狀態時，使得在相應的第一晶體管處于導通狀態時，將第一開關電壓與相應的輸出節點耦合，該相應的耦合元件用于將相應的耦合節點與第一參考電壓節點耦合，該第一參考電壓節點用于接收第一參考電壓，從而當第二晶體管處于非導通狀態時，限制相應耦合節點上的電壓，使得施加給第一開放漏極驅動器的第二晶體管的漏-源電壓處于其第二晶體管的可靠性極限，和第二開放漏極驅動器，其具有與P型晶體管開關的柵極耦合的相應輸出節點，用于向P型晶體管開關施加第二開關電壓，使P型晶體管開關工作處于與N型晶體管開關的狀態相似的導通和非導通狀態中的另一種狀態，該第二開放漏極驅動器包括相應的第一晶體管，相應的第二晶體管，和相應的耦合元件，其中該相應的第一晶體管具有源極，與第二開放漏極驅動器的相應輸出節點耦合的漏極，和與第二偏置電壓節點耦合的柵極，該第二偏置電壓節點用于接收第二偏置電壓，從而將第一晶體管保持在導通狀態，同時使其柵極與源極之間的電壓差大于或等于第一晶體管的閾值電壓，該相應的第二晶體管具有通過相應的耦合節點與相應第一晶體管的源極耦合的漏極，與用于接收第二開關電壓的第二開關電壓節點耦合的源極，和與相應控制節點耦合的柵極，該相應控制節點用于接收相應的控制信號，使第二晶體管選擇地和交替地工作處于非導通狀態和導通狀態，其中當第二晶體管處于非導通狀態時，使得相應的輸出節點處于高阻抗狀態，處于導通狀態時，使得在相應的第一晶體管處于導通狀態時，將第二開關電壓與相應的輸出節點耦合，該耦合元件用于將相應的耦合節點與第二參考電壓節點耦合，該第二參考電壓節點用于接收第二參考電壓，從而當相應的第二晶體管處于非導通狀態時，限制相應耦合節點上的電壓，使得施加給第二開放漏極驅動器的第二晶體管的漏-源電壓處于其第二晶體管的可靠性極限內。
35.根據權利要求34的開關電路，其中第一和第二開放漏極驅動器中至少一個的耦合元件包括DC耦合元件，用于將相應的耦合節點與第一或第二參考電壓節點相應的一個DC耦合。
36.根據權利要求35的開關電路，其中第一和第二開放漏極驅動器的每一個的耦合元件都包括DC耦合元件，用于將相應的耦合節點與第一和第二參考電壓節點中相應的一個DC耦合。
37.根據權利要求35的開關電路，其中每個DC耦合元件都包括二極管。
38.根據權利要求38的開關電路，其中第一和第二開放漏極驅動器中至少一個的耦合元件包括電容耦合元件，用于將相應的耦合節點與第一和第二參考電壓節點中相應的一個電容耦合，并且，該第一和第二參考電壓節點中相應的一個是低阻抗節點。
39.根據權利要求38的開關電路，其中第一和第二開放漏極驅動器的每一個的耦合元件都包括電容耦合元件，用于將相應的耦合節點與第一和第二參考電壓節點中相應的一個電容耦合，并且該第一和第二參考電壓節點中相應的一個是低阻抗節點。
40.根據權利要求38的開關電路，其中每個電容耦合元件都包括耦合電容器。
41.根據權利要求34的開關電路，其中第一和第二開放漏極驅動器中至少一個的耦合元件包括DC耦合元件，其用于將相應的耦合節點與第一和第二參考電壓節點中相應的一個DC耦合，和與該DC耦合元件并聯的電容耦合元件，用于將相應的耦合節點與第一和第二參考電壓節點中相應的一個電容耦合。
42.根據權利要求34的開關電路，其中第一和第二開放漏極驅動器的每一個的耦合元件都包括DC耦合元件，其用于將相應的耦合節點與第一和第二參考電壓節點中相應的一個DC耦合，和與該DC耦合元件并聯的電容耦合元件，用于將相應的耦合節點與第一和第二參考電壓節點中相應的一個電容耦合。
43.根據權利要求34的開關電路，其中第一和第二開放漏極驅動器中至少一個的耦合節點與該開放漏極驅動器的至少一個低阻抗節點電容耦合，使得將耦合節點與該開放漏極驅動器的低阻抗節點耦合的電容的總和比該開放漏極驅動器的耦合節點與輸出節點之間第一晶體管的寄生電容足夠地大，從而給通過第一晶體管從該開放漏極驅動器的輸出節點電容耦合到耦合節點上的電壓提供足夠的衰減，以便當相應的第二晶體管處于非導通狀態時，將施加給該開放漏極驅動器的相應第二晶體管的漏-源電壓保持在該相應第二晶體管的可靠性極限內。
44.根據權利要求43的開關電路，其中第一和第二開放漏極驅動器中至少一個的耦合節點通過電容耦合元件與該開放漏極驅動器的至少一個低阻抗節點電容耦合。
45.根據權利要求44的開關電路，其中該電容耦合元件包括電容器。
46.根據權利要求43的開關電路，其中第一和第二開放漏極驅動器中至少一個的第二晶體管相對于第一晶體管確定規格，從而提供耦合節點與該開放漏極驅動器的至少一個低阻抗節點的電容耦合，并且該至少一個低阻抗節點是該開放漏極驅動器的開關電壓節點，并被提供作為低阻抗節點。
47.一種開放漏極驅動器，包括第一晶體管，其具有源極，與驅動器的輸出節點耦合的漏極，和與偏置電壓節點耦合的柵極，該偏置電壓節點用于接收偏置電壓，使第一晶體管保持導通狀態，同時使其柵極與源極之間的電壓差大于或等于第一晶體管的閾值電壓，第二晶體管，其具有通過耦合節點與第一晶體管的源極耦合的漏極，與用于接收開關電壓的開關電壓節點耦合的源極，和與控制節點耦合的柵極，該控制節點用于接收控制信號，以便操作第二晶體管選擇地和交替地處于非導通狀態和導通狀態，其中當第二晶體管處于非導通狀態時，使得輸出節點處于高阻抗狀態，處于導通狀態時，使得在第一晶體管處于導通狀態時，將開關電壓節點上的開關電壓施加到輸出節點，其中該耦合節點與至少一個低阻抗節點電容耦合，使得將耦合節點與低阻抗節點耦合的電容的總和比耦合節點與輸出節點之間第一晶體管的寄生電容足夠地大，從而給通過第一晶體管從輸出節點電容耦合到耦合節點上的電壓提供足夠的衰減，以便當第二晶體管處于非導通狀態時，將施加給第二晶體管的漏-源電壓保持在第二晶體管的可靠性極限內。
48.根據權利要求47的開放漏極驅動器，其中該耦合節點通過電容耦合元件與至少一個低阻抗節點電容耦合。
49.根據權利要求48的開放漏極驅動器，其中該電容耦合元件包括電容器。
50.根據權利要求47的開放漏極驅動器，其中該低阻抗節點是參考電壓節點和開關電壓節點之一。
51.根據權利要求51的開放漏極驅動器，其中該第二晶體管相對于第一晶體管確定規格，從而提供耦合節點與至少一個低阻抗節點的電容耦合，并且該至少一個低阻抗節點是開關電壓節點，并被提供作為低阻抗節點。
52.一種用于提供具有過電壓擊穿保護的開放漏極驅動器的方法，該方法包括如下步驟提供第一晶體管，其具有源極，與該開放漏極驅動器的輸出節點耦合的漏極，和與偏置電壓節點耦合的柵極，偏置電壓施加于該偏置電壓節點，以便使第一晶體管保持導通狀態，同時使其柵極與源極之間的電壓差大于或等于第一晶體管的閾值電壓，提供第二晶體管，其具有通過耦合節點與第一晶體管的源極耦合的漏極，與用于接收開關電壓的開關電壓節點耦合的源極，和用于接收控制信號的柵極，以便操作第二晶體管選擇地和交替地處于非導通狀態和導通狀態，其中當第二晶體管處于非導通狀態時，使得輸出節點處于高阻抗狀態，處于導通狀態時，使得在第一晶體管處于導通狀態時，將開關電壓節點上的開關電壓耦合到輸出節點，和通過耦合元件將耦合節點與參考電壓節點耦合，其中向該參考電壓節點施加參考電壓，用于當第二晶體管處于非導通狀態時，限制耦合節點上的電壓，使得施加給第二晶體管的漏-源電壓處于第二晶體管的可靠性極限內。
53.根據權利要求52的方法，其中該耦合節點通過DC耦合元件與參考電壓節點DC耦合。
54.根據權利要求53的方法，其中該DC耦合元件包括二極管。
55.根據權利要求52的方法，其中該耦合節點通過電容耦合元件與該參考電壓節點電容耦合，并且該參考電壓節點是低阻抗節點。
56.根據權利要求52的方法，其中該耦合節點通過DC耦合元件和與該DC耦合元件并聯的電容耦合元件而與參考電壓節點耦合。
57.一種用于提供具有過電壓擊穿保護的開放漏極驅動器的方法，該方法包括如下步驟提供第一晶體管，其具有源極，與該開放漏極驅動器的輸出節點耦合的漏極，和與偏置電壓節點耦合的柵極，偏置電壓施加于該偏置電壓節點，以便使第一晶體管保持導通狀態，同時使其柵極與源極之間的電壓差大于或等于第一晶體管的閾值電壓，提供第二晶體管，其具有通過耦合節點與第一晶體管的源極耦合的漏極，與用于接收開關電壓的開關電壓節點耦合的源極，和用于接收控制信號的柵極，以便操作第二晶體管選擇地和交替地處于非導通狀態和導通狀態，其中當第二晶體管處于非導通狀態時，使得輸出節點處于高阻抗狀態，處于導通狀態時，使得在第一晶體管處于導通狀態時，將開關電壓節點上的開關電壓耦合到輸出節點，其中該耦合節點與至少一個低阻抗節點電容耦合，使得將耦合節點耦合于低阻抗節點的電容的總和比耦合節點與輸出節點之間第一晶體管的寄生電容足夠地大，從而給通過第一晶體管從輸出節點電容耦合到耦合節點上的電壓提供足夠的衰減，以便當第二晶體管處于非導通狀態時，將施加給第二晶體管的漏-源電壓保持在第二晶體管的可靠性極限內。
58.根據權利要求57的方法，其中該耦合節點通過電容耦合元件與至少一個低阻抗節點電容耦合。
59.根據權利要求57的方法，其中第二晶體管相對于第一晶體管確定規格，從而提供該耦合節點與該至少一個低阻抗節點的電容耦合，并且該至少一個低阻抗節點是開關電壓節點，并被提供作為低阻抗節點。
全文摘要
一種開放漏極驅動器(7)選擇地將無源地保持在導通狀態的MOSFET開關(MN1)切換到非導通狀態。該MOSFET開關(MN1)將主輸入端(3)上的AC模擬輸入信號切換到主輸出端(4)，并且MOSFET開關(MN1)的柵極通過電容器(C1)與其漏極AC耦合。該開放漏極驅動器(7)包括第一MOSFET(MN2)和第二MOSFET(MN3)，通過它，將MOSFET開關(MN1)的柵極拉引到地(Vss)。第一MOSFET(MN2)的柵極與電源電壓(V
文檔編號H03K17/687GK1866740SQ20061008177
公開日2006年11月22日 申請日期2006年5月11日 優先權日2005年5月13日
發明者約翰·J·奧多奈爾, 邁克爾·C·W·科爾恩, 瑪麗亞·D·M·C·馬蒂 申請人:阿納洛格裝置公司