專利名稱：扇出緩沖器及其方法
技術領域：
本發明一般涉及電子學，更具體地，涉及形成半導體器件和結構的方法。
背景技術：
過去，半導體工業利用多種方法和結構建立扇出緩沖器，如用于系統不同部件的時鐘分布網絡的扇出緩沖器。在大多實施例中，扇出緩沖器利用平行匹配路徑試圖由一個時鐘輸入信號發生多個匹配的時鐘信號。最小化來自多個路徑的時鐘信號間的歪斜(skew)，以便輸出時鐘信號時間上精確匹配是重要的。然而，由于過程變化，總線上電壓降，操作中的交互作用導致的多個參數失配，和其它失配導致輸出時鐘信號間的小量歪斜。歪斜影響使用來自扇出緩沖器時鐘信號的系統操作。歪斜通常引起系統比預期的運行速度慢，從而避免錯誤的系統操作。
因此，有必要具有減小時鐘歪斜的扇出緩沖器。
發明內容
圖1示意地示出按照本發明扇出緩沖器部分的實施例；和圖2按照本發明示意地示出半導體器件放大的平面圖，其包括圖1和圖2中的扇出緩沖器。
為了簡單清楚地說明，圖中的元件沒有必要按比例，且不同圖中相同的參考數字表示相同的元素。此外，公知步驟和元素的描述和細節被省略以便說明的簡潔。如這里所用的，載流電極意味著這樣的器件元件，其攜帶電流通過器件，如MOS晶體管的源極或漏極，或雙極晶體管的發射極或集電極或二極管的陰極或陽極，而控制電極意味著控制電流通過器件的元件，如MOS晶體管的柵極或雙極晶體管的基極。雖然，這里解釋的器件是某種NPN晶體管，本領域普通技術人員可以理解按照本發明，互補器件也是可以的。
圖1示意說明扇出緩沖器10一部分的實施例，其最小化緩沖器10多個輸出端的輸出信號間的歪斜。緩沖器10包括輸入接收器11，多個分配門(distribution gates)包括分配門15，23和31，和多個輸出跟隨器(follower)包括輸出跟隨器16，24，和32。輸入接收器11接收信號，如時鐘信號，并形成表示接收信號的輸出信號。接收的信號通常來自外部信號源。接收器11的輸出端連接至多個分配門的輸入端。分配門并行連接以便形成多個信號，以便形成多個基本類似于接收器11輸入端接收的信號。連接接收器11的輸出端到多個分配門輸入端的導體阻抗通常是匹配的，以便最小化分配門輸入端接收的信號。每個分配門的輸出端通常連接到輸出跟隨器的輸入端，該輸出跟隨器發生基本等于從分配門接收的輸出信號的輸出信號。然而，輸出跟隨器的輸出信號通常隨輸出跟隨器的閾值電壓漂移。此外，相應輸出跟隨器的輸入端間彼此短路，以便減小多個輸出跟隨器輸入信號間的歪斜，從而最小化輸出跟隨器的輸出端信號間的歪斜。
優選實施例中，接收器11是由雙極差分放大器形成的差分接收器，例如發射極耦合的邏輯(ECL)門，具有輸入端12和13及輸出端46和47。此外，每個分配門15，23和31是由雙極差分放大器形成的差分分配門，例如ECL門。每個分別門包括兩個耦合為差分對的雙極晶體管，相應集電極電阻器，由雙極晶體管形成的電流源和串聯電阻器。每個差分分配門具有一對差分輸入端和一對差分輸出端。每個差分輸出端連接到發射極跟隨器，其包括具有串聯集電極電阻器連接到電源的集電極的雙極晶體管和形成發射極跟隨器輸出端的發射極。每個輸出跟隨器16，24和32包括一對發射極跟隨器，每個發射極跟隨器連接到相應分配門的一個差分輸出端。連接到差分分配門正輸出端的所有發射極跟隨器的輸入端被短路到一起，以便最小化正發射極跟隨器輸入端接收的信號間歪斜。類似地，連接到分配門互補輸出端的發射極跟隨器的所有輸入端被短路到一起，以便最小化互補發射極跟隨器輸入端接收信號間歪斜。優選地，將發射極跟隨器輸入端短路到一起的導體盡可能靠近發射極跟隨器基極定位。短路所有相應輸入端到一起減小由于金屬壓降(metal drop)的變化，電容延遲，輸入負載，噪聲，和串音影響導致的輸入信號的時序變化。因為相應發射極跟隨器的所有基極連接到一起，所有輸入信號應是彼此相同的，因此輸出信號也相同。
為了實施緩沖器10的該功能，緩沖器10的輸入端12連接到接收器11的輸入端，并連接到接收器11的差分對的晶體管40的基極。緩沖器10的輸入端13連接到接收器11的第二輸入端和接收器11的差分對的晶體管41的基極。晶體管41的發射極共同連接到晶體管40的發射極，并連接到接收器11的電流源晶體管44的集電極。晶體管44的基極連接到接收器11的偏壓輸入端38，而晶體管44的發射極連接到接收器11的電流源電阻器45的第一端。電阻器45的第二端經公共功率反饋端37連接到功率反饋端39。晶體管40的集電極連接到輸出47并連接到接收器11的集電極電阻器42的第一端。電阻器42的第二端經公共功率輸入端36共同連接到接收器11的電阻器43的第一端，緩沖器10的功率輸入端35。電阻器43的第二端共同連接到輸出端46和晶體管41的集電極。柵極15的第一輸入端共同連接到輸出端46，柵極23的第一輸入端，和柵極31的第一輸入端。柵極15的第二輸入端共同連接到輸出端47，柵極23的第二輸入端，和柵極31的第二輸入端。柵極15的差分對的晶體管50基極連接到柵極15的第一輸入端，而柵極15的差分對第二晶體管51的基極連接到柵極15的第二輸入端。發射極晶體管50共同連接到晶體管51的發射極和柵極15的電流源晶體管54的集電極。晶體管54的基極連接到偏壓輸入端38，晶體管54的發射極連接到柵極15的電流源電阻器55的第一端。電阻器55的第二端連接到反饋端37。晶體管50的集電極共同連接到柵極15的輸出端57和柵極15的集電極電阻器52的第一端。電阻器52的第二端連接到柵極15的集電極電阻器53的第一端和功率輸入端36。電阻器53的第二端連接到柵極15的輸出端56和電阻器51的集電極。柵極23的差分對的晶體管70的基極連接到柵極23的第一端，而柵極23的差分對的第二晶體管71的基極連接到柵極23的第二輸入端。晶體管70的集電極共同連接到柵極23的輸出端77，并連接到柵極23的集電極電阻器72的第一端。電阻器72的第二端連接到柵極23的集電極電阻器73的第一端和輸入端36。電阻器73的第二端連接到柵極23的第二輸出端76和晶體管71的集電極。晶體管71的發射極共同連接到晶體管70的發射極和柵極23的電流源晶體管74的集電極。晶體管74的基極連接到偏壓輸入端38，晶體管74的發射極連接到柵極23的電流源晶體管75的第一端。電阻器75的第二端連接到反饋端37。晶體管91的基極連接到柵極31的第一收入端，而柵極31的差分對的第二晶體管92的基極連接到柵極31的第二輸入端。晶體管92的發射極共同連接到晶體管91的發射極和柵極31的電流源晶體管95的集電極。晶體管95的基極了解到偏壓輸入端38，而晶體管95的發射極連接到柵極31的電流源電阻器96的第一端。電阻器96的第二端連接到反饋端37。晶體管91的集電極共同連接到柵極31的輸出端98和柵極31的集電極電阻器93的第一端。電阻器93的第二端共同連接到輸入端36和柵極31的集電極電阻器94的第一端。電阻器94的第二端共同連接到柵極31的輸出端97和晶體管92的集電極。跟隨器16的晶體管61的基極連接到跟隨器16的第一輸入端64，跟隨器16的晶體管60的基極連接到跟隨器16的第二輸入端65。晶體管61的集電極共同連接到輸入端36和晶體管60的集電極。晶體管61的發射極連接到緩沖器10的輸出端17，而晶體管60的發射極連接到緩沖器10的輸出端18。跟隨器24的晶體管81的基極連接到跟隨器24的第一輸入端84，而跟隨器24的第二晶體管80的基極連接到跟隨器24的第二輸入端85。晶體管81的集電極連接到輸入端36和晶體管80的集電極。晶體管81的發射極連接到緩沖器10的輸出端25，而晶體管80的發射極連接到緩沖器10的輸出端26。跟隨器32的晶體管102的基極連接到跟隨器32的第一輸入端105，跟隨器32的晶體管101的基極連接到跟隨器32的第二輸入端106。晶體管102的集電極連接到輸入端36和晶體管101的集電極。晶體管102的發射極連接到緩沖器10的輸出端33，而晶體管101的發射極連接到緩沖器10的輸出端34。
在一個實施例中，緩沖器10在半導體芯片上形成，該芯片被組裝到半導體預裝件115上，在圖2中用虛線框示出。輸入端12和13，功率輸入端35，功率反饋端39，和輸出端17，18，25，26，33，和34是半導體預裝件的所有終端。
雖然緩沖器10是用差分輸入接收器和差分分配門描述的，本領域技術人員可以理解差分接收器和差分分配門可以是單端放大器。例如，每個都可以是一個輸入端連接到偏壓而第二個輸入端連接到接收輸入信號的差分放大器。此外，本領域技術人員也可以理解雙極晶體管可用MOS晶體管取代，且輸出跟隨器可以是源跟隨器。
雖然在每個路徑中緩沖器10是用分配門示出的，本領域技術人員可以連接幾個分配門可串聯，或某些串聯分配門可驅動其它并聯分布路徑，如樹結構中那樣。
圖2示意示出半導體器件120實施例一部分的放大的平面視圖，該半導體器件120在半導體芯片121上形成。緩沖器10在芯片121上形成。為了圖形的簡單，芯片121也可包括圖2中沒有示出的其它電路。緩沖器10和器件120是用本領域技術人員公知的半導體制造技術在芯片121上形成的。
綜上所述，顯然本發明公開了新型器件和方法。其中包括形成具有輸出跟隨器的扇出緩沖器，其至少配置第一組輸出跟隨器，其中輸入端短路到一起。
雖然本發明是借助優選實施例描述的，顯然許多替換和變化對本領域技術人員是顯然的。更特別地，本發明已經就特殊NPN晶體管結構作了說明，雖然該方法可應用到其它雙極晶體管，和MOS，BiCMOS，和其它晶體管結構。此外，為了說明的清楚性，整個說明書中使用術語“連接的”，但是其與“耦合的”意思相同。因此，“連接的”應被解釋為直接連接或間接連接。
權利要求
1.一種扇出緩沖器，其包括第一差分放大器，其被耦合以接收輸入信號并在第一輸出端響應地形成第一輸出信號；第二差分放大器，其與第一差分放大器并聯耦合以接收輸入信號并在第二輸出端響應地形成第二輸出信號；和第一輸出跟隨器，其被耦合到第一差分放大器，以接收第一輸出信號并耦合到第二差分放大器，以接收第二輸出信號。
2.如權利要求1所述的扇出放大器，其進一步包括第二輸出跟隨器，其被耦合到第一差分放大器，以接收第一輸出信號，并耦合到第二差分放大器，以接收第二輸出信號，該第二輸出跟隨器具有耦合到所述扇出緩沖器第一輸出端的輸出。
3.如權利要求1所述的扇出放大器，其中所述第一差分放大器包括第二輸出端，其被耦合到第二輸出跟隨器和第三輸出跟隨器。
4.一種形成扇出緩沖器的方法，其包括配置多個分配門以接收輸入信號，以及配置多個分配門中的每個分配門以在分配門的輸出端響應地形成輸出信號；和配置多個輸出跟隨器，以從多個分配門接收輸出信號，并響應地形成扇出緩沖器的輸出信號。
5.如權利要求4所述的方法，其中配置多個輸出跟隨器以從多個分配門接收輸出信號包括耦合每個輸出跟隨器的至少一個控制輸入端至每個分配門。
6.如權利要求4所述的方法，其中配置多個分配門以接收輸入信號包括配置ECL分配門以接收輸入信號。
7.如權利要求6所述的方法，其中配置多個輸出跟隨器以從多個分配門接收輸出信號包括耦合第一多個輸出發射極跟隨器的控制輸入端至每個ECL分配門的第一組輸出，并耦合第二多個輸出發射極跟隨器至每個ECL分配門的第二組輸出。
8.一種形成扇出緩沖器的方法，其包括形成多個分配門，每個分配門具有至少一個輸出端；以及耦合至少一個輸出跟隨器，以從多個分配門的每個分配門接收輸出信號。
9.如權利要求8所述的方法，其中耦合至少一個輸出跟隨器以從多個分配門中的每個分配門接收輸出信號包括耦合第一多個輸出跟隨器至每個分配門的第一輸出端。
10.如權利要求9所述的方法，其進一步包括耦合第二多個輸出跟隨器至每個分配門的第二輸出端。
全文摘要
在本發明揭示的一個實施例中，扇出緩沖器的多個輸出跟隨器的輸入端連接到多個分配門的輸出端。
文檔編號H03K19/173GK1838538SQ20061005987
公開日2006年9月27日 申請日期2006年3月20日 優先權日2005年3月21日
發明者艾拉·E.·巴斯凱特 申請人:半導體元件工業有限責任公司