專利名稱：一種多路同步正弦信號發生器的制作方法
技術領域：
本發明涉及一種多路同步相位可調、頻率可調的正弦信號發生器，屬于電信號產生和處理技術領域。
背景技術：
本發明主要應用于諧振式傳感器頻率特性的測試領域，目的是為這類傳感器提供激勵信號，以及基于鎖相放大原理的微弱信號檢測電路中所需要的參考信號。
為了精確的測量諧振式傳感器的頻率特性，要求所用的信號發生器能夠在一定的頻率范圍(10Hz到500kHz)內，同步提供多路頻率分辨率較高(＜1mHz)，且各路間相位差可調、頻率可整倍數調節的正弦信號。
在一定頻率范圍內、產生頻率分辨率較高的正弦信號的場合，通常采用直接數字合成技術(Direct Digital Synthesis)，簡稱DDS。ADI公司的《ATechnical Tutorial on Digital Signal Synthesis》詳細地論述了DDS技術的原理。ADI及其它公司已經開發出了多種DDS芯片，但是這些DDS芯片通常只能產生單頻率信號，有的可以產生兩路正交的正弦信號，而沒有一種可以同步產生多路頻率分辨率較高，且各路間相位差可調、頻率可倍整數調節的正弦信號。
圖5給出了一種利用多個DDS芯片實現同步產生多路分辨率較高，且各路間相位差可調、頻率可整倍數調節的正弦信號的信號發生器的結構示意圖。圖5所示的信號發生器由于采用了多個DDS芯片，成本和功耗較高，而且所產生正弦信號的頻率分辨率無法進一步提高。
目前，通用的信號發生器也無法同步產生多路頻率分辨率較高，且各路間相位差可調、頻率可整倍數調節的正弦信號。
發明內容
本發明的技術解決問題是克服現有技術的不足，提供一種多路同步正弦信號發生器，該正弦信號可產生多路同步頻率可調、相位可調及頻率可整數倍調節的正弦信號。
本發明的技術解決方案一種多路同步正弦信號發生器，該信號發生器由直接數字合成時鐘源、波形存儲器、接口控制電路、控制器和多個數字模擬轉換通道組成，控制器分別與直接數字合成時鐘源和接口控制電路的輸入端相接，控制直接數字合成時鐘源產生頻率可調的時鐘信號，該時鐘信號經過接口控制電路與多個數字模擬轉換通道相接，多個數字模擬轉換通道與接口控制電路的輸出端相接，波形存儲器輸出的波形經過接口控制電路接至多個數字模擬轉換通道；直接數字合成時鐘源在控制器的控制下產生頻率可調的時鐘信號，數字模擬轉換通道以該頻率可調的時鐘信號作為采樣頻率，在接口控制電路的控制下，將波形存儲器中的數據依次、循環轉換成模擬信號，經過濾波、放大后，即可輸出頻率可調的正弦波；控制器通過接口控制電路，控制各數字模擬轉換器所轉換數據的起始位置，就可以同步產生多路頻率相同、相位差一定的正弦信號；通過整數抽取波形存儲器中的數據，經過數字模擬轉換器，就可以得到整頻率倍數的正弦信號。
本發明的原理本發明采用了變采樣率的方法來實現不同頻率的周期信號的產生。波形存儲器中保存有一個周期的正弦數表，數據個數為N，數據從1到N排列。控制器通過控制直接數字合成時鐘源產生頻率可調的時鐘信號f0，用f0作為各數字模擬轉換器的采樣時鐘，數字模擬轉換器依次、循環地將波形存儲器中的數據轉換成模擬信號，經過濾波、放大后，即可輸出頻率可調的正弦波信號f1，信號的頻率由波形存儲器中數據的個數N和f0決定，f1＝f0/N，由此可見，本發明實現的正弦信號發生器所產生正弦信號的頻率分辨率相對于在直接數字合成時鐘源中所采用的DDS芯片提高了N倍；控制器通過接口控制電路，控制各數字模擬轉換器所轉換數據的起始位置，就可以同步產生多路頻率相同、相位差一定的正弦信號，若控制器控制一路數字模擬轉換器從第M1(1≤M1≤N)個數據，另一路數字模擬轉換器從第M2(1≤M2≤N)個數據開始依次、循環地轉換，就可以得到兩路相位差為2π(M1-M2)/N的正弦信號；若取N為4的整數倍，一路數字模擬轉換通道取M＝1，另一路數字模擬轉換通道取M＝N/4+1，則可以得到兩路正交的正弦信號；使N為整數L的整數倍且1≤L≤N/2，依次、循環以整數N/L抽取波形存儲器中的數據，經過數字模擬轉換器，就可以得到頻率為Nf0/的正弦信號，取L＝2，就可以得到f0/N的倍頻信號。根據需要，在控制器的軟件中適當地為各路數字模擬轉換通道配置相應的功能，通過接口控制電路控制，就可以得到多路同步相位差可以2π(M1-M2)/N(1≤M≤N)調節、頻率以Nf0/L(1≤L≤N/2)的規律調節的正弦信號。
本發明與現有技術相比的優點由于本發明采用了變采樣率的方法來實現不同頻率的周期信號的產生，可以在現有高頻率分辨率的DDS芯片的基礎上，進一步提高所產生正弦信號的頻率分辨率，可以同步產生頻率可調、相位可調及頻率可整數倍調節的正弦信號。
圖1為本發明的結構示意圖；圖2為本發明的直接數字合成時鐘源的結構示意圖；圖3為本發明的接口控制電路的實現框圖；圖4為本發明的控制器控制流程圖；圖5為現有技術中一種利用多個DDS芯片實現同步產生多路分辨率較高，且各路間相位差可調、頻率可整倍數調節正弦信號的信號發生器結構示意圖。
具體實施例方式
如圖1所示，本發明包括直接數字合成時鐘源1、波形存儲器2、接口控制電路3、控制器4和多個數字模擬轉換通道5，控制器4分別與直接數字合成時鐘源1和接口控制電路3的輸入端相接，控制直接數字合成時鐘源1產生頻率可調的時鐘信號，該時鐘信號經過接口控制電路3與多個數字模擬轉換通道5相接，多個數字模擬轉換通道5與接口控制電路3的輸出端相接，波形存儲器2輸出的波形經過接口控制電路3接至多個數字模擬轉換通道5；在控制器4的控制下，通過接口控制電路3控制多個數字模擬轉換通道5中的數字模擬轉換器，依次、循環轉換波形存儲器2中存儲的數據或數據的起始位置或整數抽取波形存儲器2中的數據，同步產生多路頻率可調的正弦信號或多路頻率相同、相位差一定的正弦信號或多路頻率可整數倍調節的正弦信號。
如圖2所示，本發明所述的直接數字合成時鐘源1由DDS芯片11、晶體振蕩器12、控制器接口13、低通濾波器14和低通濾波器15組成，DDS芯片11可以采用ADI公司的系列DDS芯片，如AD9852等，本實施例采用AD9852，AD9852是合成頻率可調時鐘源的核心，晶體振蕩器12為AD9852提供參考時鐘，控制器4通過控制器接口13調節AD9852產生的時鐘頻率，低通濾波器14和低通濾波器15用來濾掉AD9852輸出信號的高次諧波，并將輸出信號連接到AD9852中集成的比較器的輸入端，比較器的輸出端產生本發明所需要的頻率可調的時鐘信號。為了保證時鐘信號的質量，要求低通濾波器14和低通濾波器15的參數一致。
波形存儲器2由RAM實現，在波形存儲器2中按地址次序存儲正弦信號的采樣數據。
如圖3所示，接口控制電路3采用FPGA來實現，它包括時鐘分配電路6、波形數據緩存器7和波形存儲器讀寫控制電路8，時鐘分配電路6為多個數字模擬轉換通道5中的數字模擬轉換器提供時鐘信號，控制器4通過波形存儲器讀寫控制電路8讀寫波形存儲器2中的數據，在控制器4的控制下，將波形存儲器(2)中的數據經過波形數據緩存器(7)輸出到多個數字模擬轉換通道(5)。
在FPGA中提供波形存儲器2、控制器(4)及各路數字模擬轉換通道(5)的接口電路，使控制器(4)可以讀寫波形存儲器(2)中的數據，并按照實現功能的要求將波形存儲器(2)中的數據依一定的次序循環地送到各路數字模擬轉換通道(5)，由對多路信號同步功能的要求，在用FPGA為各路數字模擬轉換器提供轉換時鐘時，保證各路轉換時鐘的延時一致。
根據所選用的波形存儲器2、控制器4和各路數字模擬轉換通道(5)中所用數字模擬轉換器的不同，通過重新對FPGA編程，就可以靈活地與不同型號的器件接口。
如圖4所示，控制器4可以選用數字信號處理器DSP、或單片機或其ARM，對于不同的控制器，在接口控制電路3所采用的FPGA中為其配置相應的接口。
如圖4所示，這本發明的控制器4實現控制的流程圖，控制器4根據輸入的指令，首先，初始化控制軟件和接口控制電路3；然后，向波形存儲器2中寫入正弦信號的采樣數據；設置直接數字合成時鐘源1輸出時鐘的頻率，設置各路數字模擬轉換通道5中放大器的增益；最后，控制器4通過接口控制電路3，在直接數字合成時鐘源1輸出時鐘的控制下，將波形存儲器2存儲的數據，依次、循環寫入各路數字模擬轉換通道5中數字模擬轉換器中，從而輸出需要的波形。
數字模擬轉換通道5的路數根據需要產生的信號的路數多少確定；數字模擬轉換通道5中的數字模擬轉換器的位數根據所要產生的信號對精度的要求確定；數字模擬轉換通道5中的數字模擬轉換器的采樣率根據所要產生的信號的頻率確定，由香儂定理可知，數字模擬轉換器的采樣率必須大于所要產生的信號的最高頻率的2倍，由所需的數字模擬轉換器的位數和采樣率來選擇數字模擬轉換器，本實施例采用ADI公司的AD7671，AD7671具有16位精度和最高為1M的采樣率。
數字模擬轉換通道5在接口控制電路3所采用的FPGA中為其配置相應的接口，數字模擬轉換通道5中的濾波放大器，按照所要產生的信號的頻率和幅度，設計和實現。
權利要求
1.一種多路同步正弦信號發生器，其特征在于它由直接數字合成時鐘源(1)、波形存儲器(2)、接口控制電路(3)、控制器(4)和多個數字模擬轉換通道(5)組成，控制器(4)分別與直接數字合成時鐘源(1)和接口控制電路(3)的輸入端相接，控制直接數字合成時鐘源(1)產生頻率可調的時鐘信號，該時鐘信號經過接口控制電路(3)與多個數字模擬轉換通道(5)相接，多個數字模擬轉換通道(5)與接口控制電路(3)的輸出端相接，波形存儲器(2)輸出的波形數據經過接口控制電路(3)接至多個數字模擬轉換通道(5)；在控制器(4)的控制下，通過接口控制電路(3)控制多個數字模擬轉換通道(5)中的數字模擬轉換器，從起始位置依次、循環轉換波形存儲器(2)中存儲的數據或整數抽取波形存儲器(2)中的數據，在直接數字合成時鐘源(1)提供的時鐘的作用下同步產生多路頻率可調的正弦信號或多路頻率相同、相位差一定的正弦信號或多路頻率可整倍數調節的正弦信號。
2.根據權利要求1所述的多路同步正弦信號發生器，其特征在于所述的多個數字模擬轉換通道(5)至少為1路。
3.根據權利要求1或2所述的多路同步正弦信號發生器，其特征在于所述的控制器接口電路(3)由FPGA實現，包括時鐘分配電路(6)、波形數據緩沖器(7)和波形存儲器讀寫控制電路(8)，時鐘分配電路(6)為多個數字模擬轉換通道(5)中的數字模擬轉換器提供時鐘信號，控制器(4)通過波形存儲器讀寫控制電路(8)讀寫波形存儲器(2)中的數據，經過波形數據緩沖器(7)輸出到多個數字模擬轉換通道(5)。
4.根據權利要求1或2所述的多路同步正弦信號發生器，其特征在于所述的波形存儲器(2)由RAM實現。
5.根據權利要求1或2所述的多路同步正弦信號發生器，其特征在于所述的直接數字合成時鐘源(1)由DDS芯片(11)、晶體振蕩器(12)、控制器接口(13)、低通濾波器(14)和低通濾波器(15)組成，DDS芯片(11)是合成頻率可調時鐘源的核心，晶體振蕩器(12)為DDS芯片(11)提供參考時鐘，控制器(4)通過控制器接口(13)調節DDS芯片(11)產生的時鐘頻率，低通濾波器(14)和低通濾波器(15)用來濾掉DDS芯片(11)輸出信號的高次諧波，并將輸出信號連接到DDS芯片(11)中集成的比較器的輸入端，比較器的輸出端產生本發明所需要的頻率可調的時鐘信號。
6.根據權利要求5所述的多路同步正弦信號發生器，其特征在于所述的低通濾波器(14)和低通濾波器(15)的參數一致。
全文摘要
一種多路同步正弦信號發生器，該信號發生器由直接數字合成時鐘源、波形存儲器、接口控制電路、控制器和多個數字模擬轉換通道組成，直接數字合成時鐘源在控制器的控制下產生頻率可調的時鐘信號；數字模擬轉換器以該頻率可調的時鐘信號作為采樣頻率，在接口控制電路的控制下，將波形存儲器中的數據依次、循環轉換成模擬信號，經過濾波、放大后，輸出頻率可調的正弦波；控制器通過接口控制電路，控制各數字模擬轉換器所轉換波形存儲器中的數據的起始位置，就可以同步產生多路頻率相同、相位差一定的正弦信號；通過整數抽取波形存儲器中的數據，經過數字模擬轉換器，就可以得到整頻率倍數的正弦信號。
文檔編號H03B28/00GK1831541SQ200610011680
公開日2006年9月13日 申請日期2006年4月14日 優先權日2006年4月14日
發明者樊尚春, 蔡晨光, 邢維巍 申請人:北京航空航天大學