專利名稱：一種功率mosfet驅動電路的制作方法
技術領域：
本發明涉及驅動電路技術領域，特別是一種能夠在集成開關電源及其控制電路中使用的功率MOSFET驅動電路。
背景技術：
傳統的功率MOSFET(金屬-氧化物-半導體場效應晶體管)驅動電路，由于其驅動級同時導通時間的存在，需消耗額外的功耗；同時過流保護常采用的外部采樣電阻方式，由于功率MOSFET輸出的電流較大，會消耗額外功率。
發明內容
本發明針對以上問題，提出一種通過控制延時避免輸出驅動級同時導通，利用功率MOSFET導通時的漏端電壓實現過電流保護，不需外部電流采樣電阻的功率MOSFET驅動電路。
一種功率MOSFET驅動電路，通過控制延時避免輸出驅動級同時導通，從而可降低功耗；電路中利用功率MOSFET導通時的漏端電壓實現過電流保護，不需外部電流采樣電阻。本發明適于在集成開關電源及其控制電路等集成電路內使用。本發明主要包括遲滯比較器、開關驅動級、過流保護電路等模塊。遲滯比較器將外部控制信號與參考電平比較，判決得到開關驅動的控制信號。開關驅動級電路的對功率MOSFET作驅動輸出。功率MOSFET導通時的漏端電壓引入過流保護電路輸入端，與基準比較，實現過電流保護的功能。
本發明中的輸入信號Vin通過遲滯比較器與基準電壓Vref比較，判決得到邏輯控制信號Vo1，Vo1與過流信號Vx一起控制開關功率級。Vx為高電平時，開關功率級輸出為低電平，功率MOSFET關斷，實現過電流保護。Vx為低電平時，開關功率級輸出電平邏輯與Vo1信號相同。
開關驅動級電路采用大尺寸的M14、M15管驅動功率MOSFET。M2-M4管和電容Cd實現信號的延時，通過Vbias控制電流以調整信號延時的大小。M6-M9、M10-M13分別實現與非和或非邏輯，對Vo1信號及Vo1的延時后的信號進行邏輯操作，以使得輸出管M14、M15不同時導通，從而可以消除輸出管M14、M15的短路功耗。
本發明的過流保護電路，利用MOSFET導通時，存在導通電阻，電流增大時，漏端電壓上升，從而可利用此電壓作為過流檢測的輸入。電路中Vo1為功率級輸出到功率MOSFET柵的驅動信號。由于電路工作中EMI(電磁干擾)的影響，功率MOSFET開啟和關斷時，電壓變化沒有整齊的上升和下降沿。而是會出現過沖，此類過沖會導致過電流保護電路的誤動作，故電路需消隱功能將過沖時間屏蔽。在電路中利用M1、M2、M3和Cd構成的延時結構來實現消隱的功能。在功率MOSFET導通的時間，M6管導通，R1、R2對功率MOSFE的漏端電壓分壓采樣，同時Vb3偏置得到電流比較的基準，通過M7-M11的差分比較結構得到比較結果，再通過M15、M16共源放大和反向器整形輸出過流保護信號。
圖1是本發明的功率MOSFET驅動電路結構框圖。
圖2是本發明的遲滯比較器電路圖。
圖3是本發明的開關驅動級電路圖。
圖4是本發明的過流保護電路圖。
具體實施例方式
下面結合附圖對本發明作進一步的說明圖1為本發明的功率MOSFET驅動電路結構框圖。輸入信號Vin通過遲滯比較器與基準電壓Vref比較，判決得到邏輯控制信號Vo1。功率MOSFET導通時的漏端電壓Vdrain引入過流保護電路輸入端作為過電流的檢測，與基準比較，輸出過電流信號Vx。邏輯控制信號Vo1與過流信號Vx一起控制開關功率級。Vx為高電平時，開關功率級輸出為低電平，功率MOSFET關斷，實現過電流保護。Vx為低電平時，開關功率級輸出電平邏輯與Vo1信號相同。
圖2為本發明的遲滯比較器電路圖。輸入采用折疊式的共源共柵結構，M1、M2、M3管構成差分對輸入電路，M4、M5、M6、M7管構成有共源共柵結構，M8、M11、M12時電路的有源負載，M9、M10構成正反饋，以實現遲滯。輸出電路利用鏡像電流的方法實現雙端-單端變換，由M12-M20構成。通過調整M9、M10和M8、M11尺寸，可調整遲滯的大小。
圖3為本發明的開關驅動級電路圖。開關驅動級電路實現對功率MOSFET的驅動。過流保護模塊輸出的過流信號Vx控制M1管實現過電流保護。M2-M4管和電容Cd實現信號的延時，通過Vbias控制電流以調整信號延時的大小。M6-M9、M10-M13分別實現與非和或非邏輯，對Vo1信號及Vo1的延時后的信號進行邏輯操作，以使得輸出管M14、M15不同時導通，從而可以消除輸出管M14、M15的短路功耗。
圖4為本發明的過流保護電路圖。過流比較電路包含消隱和電流比較結構。Vo1為功率級輸出到功率MOSFET柵的驅動信號。由于電路工作中EMI(電磁干擾)的影響，功率MOSFET開啟和關斷時，電壓變化沒有整齊的上升和下降沿，而是會出現過沖，此類過沖會導致過電流保護電路的誤動作，故電路需消隱功能將過沖時間屏蔽，在電路中利用M1、M2、M3和Cd構成的延時結構來實現消隱的功能。在功率MOSFET導通的時間Vo為高電平，M6管導通，R1、R2對功率MOSFE的漏端電壓分壓采樣，同時Vb3偏置得到電流比較的基準，通過M7-M11的差分比較結構得到比較結果，再通過M15、M16共源放大和反向器整形輸出過流保護信號。在功率MOSFET關斷的時間Vo為低電平，M6關斷，故M7的柵接低電平，M12導通，故M8柵接高電平，這樣比較得到輸出為Vx低電平，即在功率MOSFET關斷時過流電路不影響開關功率級電路的工作。
權利要求
1.一種功率MOSFET驅動電路，其特征在于通過控制延時避免輸出驅動級同時導通，電路中利用功率MOSFET導通時的漏端電壓實現過電流保護，包括遲滯比較器、開關驅動級、過流保護電路模塊，遲滯比較器將外部控制信號與參考電平比較，判決得到開關驅動的控制信號，開關驅動級電路的對功率MOSFET作驅動輸出，功率MOSFET導通時的漏端電壓引入過流保護電路輸入端，與基準比較，實現過電流保護，輸入信號Vin通過遲滯比較器與基準電壓Vref比較，判決得到邏輯控制信號Vo1，Vo1與過流信號Vx一起控制開關功率級，Vx為高電平時，開關功率級輸出為低電平，功率MOSFET關斷，實現過電流保護，Vx為低電平時，開關功率級輸出電平邏輯與Vo1信號相同。
2.按照權利要求1所述的功率MOSFET驅動電路，其特征在于遲滯比較器采用折疊式的共源共柵結構，M1、M2、M3管構成差分對輸入電路，M4、M5、M6、M7管構成有共源共柵結構，M8、M11、M12時電路的有源負載，M9、M10構成正反饋，以實現遲滯，輸出電路利用鏡像電流的方法實現雙端-單端變換，由M12-M20構成，通過調整M9、M10和M8、M11尺寸，可調整遲滯的大小。
3.按照權利要求1所述的功率MOSFET驅動電路，其特征在于開關驅動級電路實現對功率MOSFET的驅動，過流保護模塊輸出的過流信號Vx控制M1管實現過電流保護，M2-M4管和電容Cd實現信號的延時，通過Vbias控制電流以調整信號延時的大小，M6-M9、M10-M13分別實現與非和或非邏輯，對Vo1信號及Vo1的延時后的信號進行邏輯操作，以使得輸出管M14、M15于不同時間導通，從而可以消除輸出管M14、M15的短路功耗。
4.按照權利要求1所述的功率MOSFET驅動電路，其特征在于過流比較電路包含消隱和電流比較結構，Vo1為功率級輸出到功率MOSFET柵的驅動信號，由于電路工作中電磁干擾的影響，功率MOSFET開啟和關斷時，電壓變化沒有整齊的上升和下降沿，而是會出現過沖，此類過沖會導致過電流保護電路的誤動作，故電路需消隱將過沖時間屏蔽，在電路中利用M1、M2、M3和Cd構成的延時結構來實現消隱，在功率MOSFET導通的時間，Vo為高電平，M6管導通，R1、R2對功率MOSFE的漏端電壓分壓采樣，同時Vb3偏置得到電流比較的基準，通過M7-M11的差分比較結構得到比較結果，再通過M15、M16共源放大和反向器整形輸出過流保護信號，在功率MOSFET關斷的時間Vo為低電平，M6關斷，故M7的柵接低電平，M12導通，故M8柵接高電平，這樣比較得到輸出為Vx低電平，即在功率MOSFET關斷時過流電路不影響開關功率級電路的工作。
全文摘要
本發明涉及驅動電路技術領域，一種功率MOSFET驅動電路。包括遲滯比較器、開關驅動級、過流保護電路模塊，遲滯比較器將外部控制信號與參考電平比較，判決得到開關驅動的控制信號，開關驅動級電路的對功率MOSFET作驅動輸出，功率MOSFET導通時的漏端電壓引入過流保護電路輸入端，與基準比較，實現過電流保護，輸入信號Vin通過遲滯比較器與基準電壓Vref比較，判決得到邏輯控制信號Vol，Vol與過流信號Vx一起控制開關功率級，實現過電流保護，Vx為低電平時，開關功率級輸出電平邏輯與Vol信號相同。本發明適于在集成開關電源及其控制電路等集成電路內使用。
文檔編號H03K17/687GK101056047SQ20061001165
公開日2007年10月17日 申請日期2006年4月13日 優先權日2006年4月13日
發明者高峰, 李春寄, 劉忠立, 于芳 申請人:中國科學院半導體研究所