專利名稱：用于高速低側驅動器輸出的限流電路的制作方法
技術領域：
0001本發明一般涉及用于開關場效應晶體管(FET)的限流電路；并且更具體地，涉及用于耦連到汽車的防抱死制動系統(ABS)的控制電磁線圈的開關FET的限流電路。
背景技術：
0002功率FET廣泛用在汽車工業，并用于驅動諸如防抱死制動系統(ABS)中的電磁閥。在某些ABS制動系統中，期望對送給電磁線圈的信號進行脈沖寬度調制(PWM)，以控制防抱死功能。這又要求FET開關晶體管的導通和斷開時間小于250納秒，而在使用現有技術的ABS制動控制系統中，要求導通和斷開時間大約為50微秒。
0003為了保護FET不受由于過電流情況造成的損壞，提供了限流電路以控制允許流過FET的最大電流。例如，在ABS制動系統中，可能發生電磁線圈被短路或發生故障，造成當FET開關接通時，有很高的電流從車輛的電池中流出。如果沒有過電流保護電路，FET開關會被毀壞，由于FET開關是集成到控制集成電路中的，整個ABS控制電路會被損壞或毀壞。
0004人們可能想知道如果電磁閥失效了，對FET開關的保護為何這么重要，這是因為在車輛需要緊急停車或需要在很滑的公路上停車的情況下，一定量制動力的喪失可能會造成災難性的損失，在這種過程中ABS系統顯示優越性。為了避免需要ABS制動系統時，其失效造成的事故，這種系統通常在起動和/或當車輛被駕駛時檢測系統的運行。因此，例如，控制系統可能對諸如電磁閥施用非常短的500微秒或更短的尖峰信號，以檢測其運行。這對于車輛的駕駛員來說是不可檢測的。如果系統檢測到電磁閥被短路，系統就會打開車輛儀表板上的指示燈，以警告駕駛員ABS系統有故障。然后駕駛員知道不能依賴ABS系統，并盡快將其車輛送去檢修。為了避免對包含FET開關晶體管的集成電路造成損壞，需要有限流功能，它會在這些測試中以及在制動系統的實際運行中保護該裝置。
發明內容
0005本發明的一般目標是提供用于FET開關晶體管的改進的限流電路。
0006根據本發明的一個方面，通過具有限流電路的FET開關，實現和提供了本發明的這一目標和其它目標以及特征，其中限流電路包括FET開關晶體管。電流檢測器耦連到FET開關晶體管，以測量通過FET開關晶體管的電流。第一偏置電路耦連到FET開關晶體管的柵極，向柵極提供第一偏置電流。第二偏置電路耦連到FET開關晶體管的柵極，向柵極提供第二偏置電流，第二偏置電流小于第一偏置電流。偏置開關電路耦連到第一偏置電路，以當由電流檢測器檢測到過電流情況時，斷開第一偏置電流的流動，從而電流檢測器能限制FET開關晶體管的電流。
0007本發明的另一方面體現在ABS制動系統中，用來對控制電磁線圈兩端的電壓進行脈沖寬度調制(PWM)的FET開關，包括FET開關晶體管，該晶體管具有的導電通路在一節點處耦連到電磁線圈。電流檢測器耦連到FET開關晶體管，以測量流過其中的電流，電流檢測器生成電流控制信號，以響應流過FET開關晶體管的超過預定電平的電流。第一偏置電流源耦連到柵極，第一偏置電流源使FET開關晶體管足夠快地接通，以在所述節點處生成由連接電纜的電感和FET的電容產生的減幅振蕩，此減幅振蕩使電流檢測器中止電流控制信號。第二偏置電流源耦連到柵極，第二電流源提供偏置電流。偏置電流開關電路耦連到第一偏置電路以斷開第一偏置電流的流動，來響應電流控制信號。鎖存電路耦連到電流檢測器以阻止電流檢測器作為減幅振蕩的結果中止所述電流控制信號。
0008本發明的更進一步的方面包括限流電路，所述限流電路包含耦連到FET開關晶體管的電流檢測器以測量流過其中的電流，產生電流控制信號。第一可開關的電流源耦連到柵極，提供第一偏置電流并對來自電流檢測器的電流控制信號做出響應。第二電流源耦連到柵極，提供小于第一偏置電流的第二偏置電流，由此，通過當電流檢測器檢測到過電流情況時斷開第一偏置電流，使得流過電流檢測器的電流降低對FET開關晶體管的驅動以限制其中的電流。
附圖的簡要描述0009
圖1是本發明的第一個實施方式的方框圖。
0010圖2是示于圖1的電路的計算機仿真。
0011圖3是示波器上的圖1的電路的實際波形。
0012圖4是包括電纜電感的圖1的電路的仿真。
0013圖5是本發明第二個實施方式的示意性的方框圖。
0014圖6是示于圖5中的電路的仿真，其中沒有模擬電纜電感；和0015圖7是示于圖5中的電路的仿真，其中模擬了電纜電感。
具體實施例方式
0016圖1圖解說明了用于FET開關晶體管的限流電路，其總體表示為100。主控制邏輯電路發送信號“FET Ctrl”以使主輸出晶體管106導通或斷開。電路100的負載是，例如ABS制動系統的電磁線圈102。一般而言，這些線圈具有幾毫亨(mH)的電感。線圈的一端連接到車輛電池的正極端子。線圈的另一端在節點104處連接到開關晶體管106的漏極。晶體管106的源極接地。檢測晶體管108的漏極也連接到節點104，檢測晶體管108的源極通過電阻器110接地。晶體管106和108的柵極一起連接到節點124。如本領域公知的，檢測晶體管108做得比開關晶體管106要小得多，以便檢測晶體管108只通過一小部分流過晶體管106的電流。例如，如果晶體管108做得比晶體管106小1000倍，則流過晶體管106的5安培的電流會使大約5毫安的電流流過晶體管108。該比例不是很精確，原因是電阻110兩端的電壓降使晶體管108的柵源電壓Vgs稍微不同于晶體管106的柵源電壓Vgs。此檢測電流由電阻器110轉換成電壓，并由檢測電路112進行測量。檢測電路112在線134上的輸出連接到節點124。電路112在線136上的輸出連接到開關120和定時器138。定時器138的輸出連接到NMOS開關晶體管126的柵極，晶體管126的源極接地。晶體管126的柵極也接連到端子128，以通過將晶體管126的漏極連接到節點124來接收關斷FET開關晶體管106的信號。兩個電流源116和118也連接到節點124。如，電流源118可以是40微安的。再如電流源116可以是20毫安的。電流源116通過開關120連接到節點124，而電流源118通過開關122連接到節點124。每個電流源都連接到正電源114。第三電流源通過開關132連接到節點124。電流源130的另外一端接地。例如，電流源130可以是80微安的。
0017過電流檢測器112也包含放大器，以使線134上的信號能被用來將流過FET開關晶體管106的電流調節到一預定電平，如5安培。如果使FET開關106保持在此限流條件太長一段時間，則由晶體管106產生的熱會過大，可能會破壞集成電路。因此，定時器138被耦連以接收信號136，并連接到端子128，以在斷開晶體管106一預先選擇的時間段后使晶體管126接通。例如，此預先選擇的時間段可以是200微秒。200微秒允許合閘或沖擊電流通過電感102，而不斷開晶體管206。電路112和138是本領域公知的，本說明書不需要做詳細描述。
0018為了使電路112運行以降低晶體管106的柵極電壓，需要通過打開開關120使高側電流源116關斷。這使電路112能比對電流源118產生的40微安電流進行調節，而無需比對20毫安電流源116進行調節。如圖1所示的電路的配置，如果兩個電流源116和118都接通時，電路112將不能使晶體管106的柵極電壓降低。
0019如圖1中表示為電路150的邏輯譯碼器功能。電路150對多個輸入信號進行解碼，以控制主輸出FET 106的運行狀態。信號128是主要控制信號，它是由微處理器或其它主要邏輯控制器(未示出)發送的。如果此信號設置為邏輯高，則主FET 106將被命令接通。這時，開關120和122被閉合，開關126和132將打開。注意如開關126表示的，所有的開關都是由FET器件組成的。在相反情況下，如果信號128被設置成邏輯低，則開關120和122將被打開。注意如開關126表示的，所有的開關都是由FET器件組成的。在相反情況下，如果信號128被設置成邏輯低，則開關120和122將被打開，而開關126和132被閉合。本發明目的是保護FET 106導通時出現的過電流情況。因此，對被解碼的附加信號的所有其它描述將對信號128處在邏輯高時進行描述。當FET 106接通時，電路112能檢測過電流，并將控制信號，如信號136，送回譯碼器。當信號136被設置成邏輯高時，電路150將打開開關120，因此使第一電流源116從FET 106上斷開，使所有其它開關處在FET 106為導通狀態情況下的先前描述的狀態。類似地，來自抗尖峰脈沖定時器電路138的信號144將使譯碼器將FET 106放在斷開狀態，而不考慮第一控制信號128的狀態。此信號也能被送回到主邏輯控制器，以能檢測到FET已經斷開了。得到此信息，主邏輯控制和其相關軟件能對如何繼續驅動信號128進行判定。判定的一個例子是即使來自信號134和144的聲稱的高狀態消失以后，將信號128設置成邏輯低狀態，從而命令FET 106保持在斷開狀態。
0020圖2圖解說明了對圖1中的電路的計算機仿真。信號208是用于FET開關晶體管106的柵極控制電壓。信號206是線136上電路112輸出的數字反饋信號，該信號表示當信號206是邏輯高時，晶體管106是被限流的。信號204表示開關FET晶體管106兩端的輸出電壓，信號202表示通過晶體管106的電流。從如圖2所示的信號可以看出，當晶體管106接通時，限流信號206上升以在合閘電流部分期間，限制流過晶體管106的電流，之后當晶體管接通時，電流達到穩定狀態值，電壓上升到穩定狀態值。
0021然而，一旦對器件完成操作，實際測量的器件值如圖3所示。如圖3所示，當信號308變成高電平從而使FET開關晶體管106接通時，如信號302所示的流過FET的電流和如信號304所示的FET兩端的可應用的電壓都顯示出減幅振蕩效應。減幅振蕩效應帶來的問題是在示于310、312和314以及316、318和320的減幅振蕩的最負的部分，隨著FET開關晶體管106兩端電壓下降，流過其中的電流下降到電流限制或限流閾值以下，電路退出了限流功能。一旦這種情況發生時，開關120閉合，從而向開關晶體管106的柵極提供很高的柵極驅動電流，如諸如20毫安。這會迅速驅動柵極電壓到更高電壓，增大流過晶體管的電流，使限流電路112重新啟動，并重復該循環。從圖3的曲線302和304可以看出，這種減幅振蕩盡管很陡峭(overamped)，但從不消失，這是因為每當流過晶體管的電流下降到限流閾值以下時，電路就被再次觸發。減幅振蕩的周期大約是4-5微秒，這意味著定時器138(在大于5微秒的時間周期之后會停止)每隔4-5秒被重置，因此決不會超時而關斷晶體管106。這會導致晶體管過熱，并破壞集成電路。
0022公知的，在諸如晶體管106的FET中存在寄生電容，并且在ABS制動系統的電纜中存在電感和電阻。本發明的發明人對用在汽車ABS制動系統中的一般電纜進行了測量，發現敷設電纜的電感為每英尺約500nH，或每米1.5μH。一般的系統將有大約2米的電纜，產生約3μH的電感。FET開關晶體管106是大FET晶體管，這是因為它必須處理的電流，以及其寄生電容以及3μH電感和一般約0.5歐姆的電阻會生成LRC濾波器，每當通過閉合開關120將高電流源116連接到電路時，它發出“砰”的聲音。這會產生不會使定時器電路停止的減幅振蕩，從而導致損壞集成電路。這種效應的出現是因為FET開關晶體管106很快的開關時間；然而，在以前設計中使用的是較慢的開關速度，就不會看到這種效應。一般情況下，ABS制動系統電磁線圈102的電感一般為6μH，其遠大于電纜中的3μH的電感，這使得設計電路時，可以忽略3μH的電感。然而，因為電路處在一種需要對電流積極地限制的狀態，可以假設系統中一般出現的電磁線圈可以被短路掉，從而使輸電線的3μH的電感在諸如故障情況中成為重要因素。
0023圖4說明了圖1中電路的計算機仿真，類似于圖2所示的仿真，除了含有的電纜電阻是0.5歐姆，電纜的電感每米是1.5μH。從示于圖4的仿真可以看出，其波形非常類似于示于圖3的波形，它是本發明的電路兩端實際測量到的電壓。因此，期望修改圖1中的電路，目的是當要求FET開關晶體管106高速開關時，將阻止示于圖1中的電路正常運行的減幅振蕩效應考慮進去。
0024圖5說明對示于圖1的電路的修改例，其總體表示為500。對應于圖1中的元件的圖5中的那些元件有相似的參考號。在圖5中，加入了鎖存電路，它為D類型的觸發器540。觸發器540的時鐘輸入耦連到線536，其接收來自過電流檢測器電路512的輸出。觸發器540的D和清零輸入分別耦連到使FET開關晶體管506導通的信號。線542上的觸發器540的Q輸出被耦連以控制開關520和522，用來分別斷開電流源516和518。
0025圖5中電路的運行情況示于圖6中的計算機仿真，其中忽略了電纜的電感。可以看出，圖6對應于圖2，并使用相同的參考號，表明電路連續運行良好。圖7是示于圖5的電路的計算機仿真，其中考慮了電池電纜線的電感，使用的值是1.5μH/m。圖7中的參考號類似于圖2和圖6的那些參考號。當FET開關晶體管506的接通命令信號走高時，我們看到晶體管兩端的輸出電壓下降到接近零，表示電磁線圈502的電流上升。由信號706可以看出，限流電路被觸發為接通，然后隨著電流下降到限流電路512的閾值以下時被觸發關斷。然而，在LRC減幅振蕩停止后，沒有其它尖峰，以使定時器電路538能被激活，晶體管506關斷。注意到圖5中的定時器電路538并不包含在此仿真下。然而，如所顯示的，信號706保持在邏輯高狀態一長段時間，這與圖4中的信號406不同，在圖4中邏輯信號是被周期性重置的。信號706的穩定邏輯高狀態使定時器電路538能對該信號做出適當反應。使用利用此信號的定時器電路避免對集成電路的過熱損壞。
0026盡管參考了本發明優選的實施例對本發明進行了圖示和描述，本領域技術人員能很好地理解可以對本發明進行各種改變和修改而不偏離本發明的范圍。
權利要求
1.具有限流電路的場效應晶體管FET，包括FET開關晶體管；耦連到所述FET開關晶體管的電流檢測器，其用來測量流過所述FET開關晶體管的電流。耦連到所述FET開關晶體管的柵極的第一偏置電路，其被配置成向所述柵極提供第一偏置電流；耦連到所述FET開關晶體管的所述柵極的第二偏置電路，其被配置成向所述柵極提供第二偏置電流，所述第二偏置電流小于所述第一偏置電流；和偏置開關電路，其耦連到所述第一偏置電路，并被配置成當所述電流檢測器檢測到過電流情況時，斷開所述第一偏置電流的流動，從而所述電流檢測器可以限制所述FET開關晶體管的電流。
2.根據權利要求1所述的FET開關，其中所述電流檢測器包括與所述FET開關晶體管并聯的傳輸晶體管，所耦連的傳輸晶體管用來傳導一部分負載電流。
3.根據權利要求1或2所述的FET開關，其中所述FET開關耦連到ABS制動系統的電磁線圈。
4.根據權利要求1-3中的任何一項權利要求所述的FET開關，其中所述電流檢測器包括抗尖峰脈沖電路，用于由于作為減幅振蕩的結果在所述FET開關晶體管的電流產生變化時，阻止所述電流檢測器退出限流模式。
5.在ABS制動系統中，用于對控制電磁線圈兩端的電壓進行脈沖寬度調制的場效應晶體管FET開關，包括FET開關晶體管，其具有在節點處耦連到所述電磁線圈的導電通路；耦連到FET開關晶體管的電流檢測器，其用來測量通過它的電流，所述電流檢測器響應流過所述FET開關晶體管超過預定電平的電流，生成電流控制信號；耦連到所述柵極的第一偏置電流源，所述第一偏置電流源使所述FET開關晶體管能被足夠快地接通，以在所述節點處產生由連接電纜的電感引起的減幅振蕩，該減幅振蕩使所述電流檢測器中止所述電流控制信號；耦連到所述柵極的第二偏置電流源，所述第二偏置電流源提供偏置電流；耦連到所述第一偏置電路的偏置電流開關電路，其用于響應所述電流控制信號斷開所述第一偏置電流的流動；和耦連到所述電流檢測器的抗尖峰脈沖電路，以防止所述電流檢測器因為所述減幅振蕩而中止所述電流控制信號。
6.根據權利要求5所述的FET開關，其中所述電流檢測器包括與所述FET開關晶體管并聯的傳輸晶體管，所述傳輸晶體管傳導一部分負載電流。
7.根據權利要求5或6所述的FET開關，進一步包括定時器電路，以當其保持在所述電流控制模式一預定時間段時，斷開所述FET開關晶體管。
8.根據權利要求5-7中的任何一項權利要求所述的FET開關，其中所述抗尖峰脈沖電路包括通過所述電流控制信號在兩種狀態之間轉換的觸發器電路。
9.限流電路，包括耦連到FET開關晶體管的電流檢測器，其用來測量通過所述FET開關晶體管的電流，以生成電流控制信號；耦連到所述柵極的第一可開關電流源，其提供第一偏置電流，并對來自所述電流檢測器的所述電流控制信號做出響應；耦連到所述柵極的第二電流源，其提供小于所述第一偏置電流的第二偏置電流，由所述電流檢測器檢測到過電流情況時，會斷開所述第一偏置電流，以使流過所述電流檢測器的電流減小對所述FET開關晶體管的驅動，以限制所述流過的電流。
10.根據權利要求9所述的限流電路，其中所述FET開關晶體管是功率FET開關晶體管，所述負載是所述ABS制動系統中的電磁線圈，所述FET開關晶體管被以一定速度進行開關，在該速度下，所述制動系統中電纜中的電感使流過所述FET開關晶體管的所述電流產生減幅振蕩，以禁能電流控制；并且進一步包括抗尖峰脈沖電路，以禁能所述電流檢測器退出電流控制模式。
全文摘要
一種用于ABS制動系統的電磁線圈102的FET開關晶體管106能在大致不超過250ns的時間內接通或斷開。不管是在合閘或沖擊電流流向電磁線圈的過程中或系統中出現故障需要限制流過其中的電流時，斷開用來快速接通FET開關晶體管的較高電流偏置電路。FET開關晶體管的高速開關使流過晶體管的電流產生減幅振蕩，這使電流檢測器電路112退出電流控制模式。抗尖峰脈沖電路138防止電流檢測器退出電流控制模式，以使在限流運行期間產生的熱會對FET開關晶體管造成損壞前，定時器能被用于斷開FET開關晶體管。
文檔編號H03K5/153GK101061631SQ200580039986
公開日2007年10月24日 申請日期2005年9月28日 優先權日2004年9月28日
發明者R·W·亞當斯, T·A·施密特, S·V·拉賈塞卡爾 申請人:德克薩斯儀器股份有限公司