專利名稱：峰值電壓保護電路及其方法
技術領域：
本發明涉及晶體管的峰值電壓保護的保護電路和方法領域。
背景技術：
蜂窩電話射頻(RF)功率放大器(PA)的重要規范是其耐久性。即使在最差情況的條件下，PA也不應擊穿。在天線失配條件以及PA的最大輸出功率條件下，發生可能超過功率晶體管的擊穿電壓(BV)的較大集電極峰值電壓。GSM PA必須能夠承受10∶1的VSWR(所有相位)，并且Vbat＝4.7V，因此才能足夠結實。
在雙極型IC-技術中，集電極-基極BV和晶體管頻率fT是強相關的，即fT和BV的乘積是近似恒定的。因此，必須選擇耐久性和速度之間的折衷。通過選擇適當的表面厚度(epi-thickness)和集電極摻雜分布來進行權衡。針對GSM PA優化的雙極型IC-技術用于相對較高BV的調諧，并且從而具有適中的fT。這減小了它們可能的增益，并因此減小了PA的功率附加效率。
在硅技術中，對表面厚度和集電極摻雜分布進行調諧，用于實現速度和耐久性之間的最佳權衡。可以在2001年11月的IEEE Transactionon Electron Devices，Vol.48，No 11的“Current Status and FutureTrends of SiGeBiCMOS Technology”中找到針對SiGe工藝描述這些權衡的文獻。
在低頻高功率開關應用中，通常用通常稱作“緩沖器(snubber)”的齊納二極管等來保護開關晶體管。它們限制了開關器件上的最大峰值電壓，從而確保其耐久性。
BUKlM200-50DLD“Quad channel TOPFET”的數據表提到了各種類型的集成保護。
針對集成電路的靜電放電(ESD)保護，許多不同方法是已知的。二極管和短路器(crowbar)是最常用的。描述保護ESD脈沖的文獻示例是2001年Proceedings EOS/ESD Symposium的337-345頁的“DiodeNetwork Used as ESD Protection in RF Applications”，以及1992年5月的International Symposium on Circuits and System 1992，Proceeding Vol.6 3-6頁的“New ESD protection schemes for BiCMOSprocesses with application to cellular radio designs”。
美國專利No.6,525,611 B1A描述了用于限制最大集電極峰值電壓的方法。峰值檢測器用于監測集電極電壓。當其跳到(trip)特定電平時，減小PA偏置電流，并從而減小輸出功率。該專利提到了由于SiGe技術所需減小的擊穿電壓的原因，而可以獲得的潛在功率放大器性能改進。
專利申請WO 03/034586 A1公開了一種交替控制回路，作為防止過度集電極峰值電壓的方法。
美國專利No.5,977,823描述了基于RF晶體管的RF放大器。使用限幅電路改進了Rf放大器的線性度。在該限幅電路的一個實施例中，通過利用RF和具有比RF晶體管低的固有擊穿電壓的另一個晶體管的擊穿電壓之間的差別，來放寬對較低產品傳播(low production spread)的要求。
發明內容
可以看作本發明的一個目的的是提供一種保護晶體管免于峰值電壓擊穿的保護電路和方法，提供與產品傳播無關的精確保護電壓閾值。此外，所述電路和方法必須足夠快以用于保護RF晶體管。
根據本發明的第一方面，該目的通過提供一種峰值電壓保護電路來實現，所述保護電路用于保護關聯的高電壓NPN晶體管免于擊穿，所述保護電路包括低電壓NPN元件，連接用于讀出與關聯的高電壓NPN晶體管的基極-集電極電壓相關的傳感器電壓；以及激活電路，用于在觸發時限制關聯的高電壓NPN晶體管的基極-集電極電壓，其中，低電壓NPN元件與激活電路相連，以便在傳感器電壓超過低電壓NPN晶體管的擊穿電壓時觸發所述激活電路。
在現代的Si和SiGe工藝中，將集電極中的選擇性注入(SIC)用于結合表面厚度對擊穿電壓和fT進行優化。阻塞該SIC導致與具有SIC的晶體管相比具有更高擊穿電壓的晶體管。具有SIC阻塞的晶體管表示高電壓NPN(HV-NPN)晶體管。沒有SIC阻塞的元件或晶體管表示低電壓NPN(LV-NPN)元件或晶體管。
根據第一方面，LV-NPN元件(集電極-基極結)用于讀出表示HV-NPN晶體管的擊穿臨界基極-集電極的電壓，例如所述晶體管可以是需要保護免于擊穿的RF功率放大器(PA)中的RF晶體管。然后，將LV-NPN元件的擊穿(非破壞性的)用于限定觸發激活電路的閾值電壓，所述激活電路用于直接地或間接地限制或減小HV-NPN的基極-集電極電壓。因此，將LV-NPN擊穿電壓用作閾值。因為LV-NPN的擊穿電壓固有地小于HV-NPN的擊穿電壓，使用LV-NPN擊穿以激活保護確保了在比要進行保護的HV-NPN晶體管的擊穿電壓低的電壓處激活所述保護。例如，擊穿電壓比可以是1.5。IC技術允許更高的擊穿電壓比，例如3或更大，但是此種較高的擊穿電壓比可能認為是不實用的。
換句話說，根據第一方面的保護電路利用了具有不同集電極-基極摻雜分布的晶體管之間的擊穿電壓中的固有差別。結果，根據溫度、工藝延續等，很好地限定了RF-器件的檢測閾值電平和實際擊穿電壓之間的安全裕度。
HV-NPN晶體管(BVHV)和LV-NPN元件(BVLV)的擊穿電壓的絕對值可以由于不同的操作條件和產品擴展而變化，但是仍然固有的是BVLV將低于BVHV，并且同樣BVLV便于用作與HV-NPN晶體管的保護有關的電壓閾值。使用BVLV作為用于保護電壓閾值的偏置，確保了保護閾值比將要進行保護的HV-NPN晶體管的破壞性BVLV小，并且因此可以使用較小的安全裕度。如果使用絕對保護電壓閾值，考慮到最差情況條件，需要引入較大的安全裕度，以便保證總是在實際超過HV-NPN的BVHV之前檢測到潛在的擊穿。因此，必須選擇較低的電壓閾值，從而引入了對HV-NPN操作區域的不必要限制。可選地，必須選擇HV-NPN晶體管以具有較高的擊穿電壓，然后所述較高的擊穿電壓將限制晶體管可能的fT。
因為擊穿電壓BVHV和BVLV中的擴展將沿相同的方向并且以類似的程度發生(因為它們與工藝擴展類似地相關)，由擊穿電壓BVHV和BVLV之間的差別給出的安全裕度是精確的。
可以連接LV-NPN元件，以便直接地讀出HV-NPN晶體管的基極-集電極電壓。利用該結構，獲得了與LV-NPN元件的擊穿電壓相等的觸發閾值電壓。然而，可選地，可以連接LV-NPN元件，以便間接地讀出與HV-NPN晶體管的基極-集電極電壓有關的電壓，例如通過使用另外的部件，因此獲得了在與LV-NPN元件的擊穿電壓不同的HV-NPN晶體管的基極-集電極電壓處對激活電路進行觸發。
激活電路可以通過減小HV-NPN晶體管的增益，限制關聯的HV-NPN晶體管的基極-集電極電壓。
在優選實施例中，LV-NPN元件包括連接為反向偏置集電極-基極二極管的LV-NPN晶體管。LV-NPN元件可以包括靜電放電(ESD)二極管。
在一些實施例中，激活電路包括箝位晶體管，用于在觸發時對HV-NPN晶體管的集電極輸出進行箝位。在其他實施例中，激活電路包括衰減器，用于在觸發時對HV-NPN晶體管的輸入信號進行衰減。在其他實施例中，激活電路用于在觸發時減小HV-NPN晶體管的DC偏置電壓，從而減小HV-NPN晶體管的基極-集電極電壓。激活電路還可以用于在觸發時減小HV-NPN晶體管之前的放大器級的增益和/或DC偏置電壓，因此減小了HV-NPN晶體管的輸入信號幅度，并且從而減小其基極-集電極電壓。
在其他實施例中，激活電路包括關聯的HV-NPN晶體管，并且其中LV-NPN元件用于在傳感器電壓超過LV-NPN元件的擊穿電壓時，直接減小HV-NPN晶體管的基極-集電極電壓。
可以連接LV-NPN元件用于讀出關聯的HV-NPN晶體管的基極-集電極電壓。
LV-NPN元件可以表現出與關聯的HV-NPN晶體管的基極-集電極擊穿電壓差別近似1.5因子的擊穿電壓。
本發明的第二方面提出了一種對HV-NPN晶體管進行峰值電壓保護的方法，包括步驟利用HV-NPN晶體管和LV-NPN元件之間的擊穿電壓的差別，保護HV-NPN晶體管免于基極-集電極擊穿。
優選地，所述方法包括步驟使用LV-NPN元件讀出與HV-NPN晶體管的基極-集電極電壓相關的傳感器電壓；以及在傳感器電壓超過LV-NPN元件的擊穿電壓時，減小HV-NPN晶體管的基極-集電極電壓。
減小HV-NPN晶體管的基極-集電極電壓的步驟可以包括減小HV-NPN晶體管的電壓增益的步驟。
優選地，LV-NPN元件包括二極管配置的LV-NPN晶體管。
本發明的第三方面提出了一種RF功率放大器，包括高電壓功率晶體管；根據第一方面的保護電路。
本發明的第四方面提出了一種電子芯片，包括根據第三方面的RF功率放大器。
本發明的第五方面提出了一種RF設備，包括根據第三方面的RF功率放大器。RF設備可以從以下組成的組中來選擇移動電話、膝上型計算機、個人數字助理(PDA)、PCMCIA卡。
應該理解的是，根據第一方面的保護電路、根據第二方面的保護方法、或根據第三方面的RF功率放大器也可以應用于其他類型設備的寬廣范圍之內。非窮舉示例是諸如光學線路驅動器之類的線路驅動器、開關電源、功率管理單元(PMU)。
以下參考附圖更加詳細地描述本發明，其中圖1示出了說明RF功率晶體管的安全操作區域(SOA)的曲線；圖2示出了LV-NPN晶體管和HV-NPN晶體管之間的差別。上半部分示出了針對兩個晶體管類型的摻雜分布，而下半部分示出了它們不同的集電極-基極擊穿電壓；圖3示出了基于箝位電路的第一保護原理；圖4示出了基于輸入衰減的第二保護原理；圖5示出了基于DC偏置減小的第三保護原理；
圖6示出了基于要進行保護的晶體管的觸發的第四保護原理；圖7示出了第一保護原理的優選實現；圖8示出了第二和第三保護原理的優選實現；以及圖9示出了第四保護原理的優選實現。
盡管可以對本發明進行各種修改和可選形式的選擇，具體實施例已經在附圖中作為示例示出，并且將在這里進行詳細描述。然而，應該理解的是，本發明并不受限于公開的特定形式。相反，本發明意欲覆蓋落在由所附權利要求所限定的精神和范圍之內的全部修改、等價物以及可選物。
具體實施例方式
圖1示出了功率晶體管的典型安全操作區域(SOA)，即，集電極電流I0對集電極-發射極電壓Uce。針對較高和中間的集電極電流和電壓，SOA受到由Pdiss表示的曲線的線性階段表示的耗散功率的限制。然而，針對較低的集電極電流，SOA受到由虛線圈表示的雪崩倍增AM區的限制，其中擊穿可以建立并且進入由另一個虛線圈表示的雪崩擊穿AB區。在雪崩擊穿區AB中，晶體管將達到其集電極-基極結的擊穿電壓BV。可以用于針對保護的檢測閾值的箝位電壓CV的典型位置由粗直虛線表示。如果當超過箝位電壓CV時激活快速保護，仍然可以使晶體管免遭破壞性擊穿電壓BV。
圖2的上半部分作為位置x的函數示出了針對LV-NPN晶體管(虛線曲線)和HV-NPN(實線曲線)的摻雜分布dp的示例。如所看出的，除了n型摻雜集電極層之外，LV-NPN和HV-NPN晶體管具有相同摻雜分布，其中清楚地看出HV-NPN晶體管的集電極中的選擇性注入(SIC)阻塞，以將其與LV-NPN晶體管相區分。
圖2的下半部分作為集電極-基極電壓Ubc的函數示出了針對兩個晶體管類型所得到的集電極電流Ic。如所看出的，在兩個晶體管類型之間的BV中存在差別，分別由BVLV和BVHV表示。BVLV固有地低于BVHV。因為BVLV和BVHV之間的此差別是由于在圖2的上半部分中表示的不同摻雜分布所限定的結構性差別導致的，相對于產品擴展、溫度等很好地限制了BV差別。
根據本發明，利用BVLV和BVHV之間的固有差別來限定保護電路中的峰值電壓檢測閾值。將LV-NPN晶體管的BVLV用于限定HV-NPN晶體管的最大可允許峰值集電極電壓，從而用來限定保護閾值電壓。當超過該閾值電壓時，對激活電路進行觸發。然后，激活電路用來將集電極電壓減小到安全電平以便保護HV-NPN晶體管。
在以下的圖3至圖6中，描述了四種不同的保護電路原理。全部四種原理是基于保護HV-NPN功率晶體管T3免于由于較高集電極-基極電壓峰值的擊穿。T3由電源電壓Vsupp供電，并且響應于輸入信號RF_IN來驅動負載Z_L。全部保護電路使用基于LV-NPN晶體管的集電極峰值電壓檢測器DET，利用其BVLV以激活限制HV-NPN晶體管的有效(電壓)增益的電路。因為連接LV-NPN而使其為非重載，針對LV-NPN晶體管，達到BVLV將是非破壞性的。優選地，用作電壓檢測器的LV-NPN晶體管具有短路的基極-發射極。通過增加與LV-NPN串聯的一個或更多基極-發射極二極管，可以按照Ube的步長來調節有效閾值檢測電平。
圖3示出了第一保護原理，其中基于LV-NPN晶體管元件的檢測器DET連接用來檢測T3的集電極電壓。當峰值電壓檢測器DET檢測到集電極電壓超過檢測器LV-NPN的BVLV時，檢測器DET觸發以某種方式對T3的集電極電壓進行箝位的箝位電流CLMP，從而減小T3的集電極電壓。因為將T3的集電極箝位于BVLV，即低于其自身的擊穿電壓BVHV，保護T3免于擊穿。
圖4示出了第二原理，其中檢測器DET對設置在T3的輸入處的衰減器RF-ATT進行觸發。當檢測器DET檢測到集電極電壓超過BVLV時，檢測器觸發使輸入信號RF-IN衰減的衰減器RF-ATT，以便減小T3的輸入，并且從而在達到BVHV之前減小其集電極電壓。
圖5示出了第三原理，其中檢測器DET對用于對T3進行DC偏置的電路DC-B進行觸發。當檢測器DET檢測到集電極電壓超過BVHV時，其對DC偏置電路DC-B進行觸發，所述DC偏置電路作為響應減小T3的DC偏置，并且從而在達到BVHV之前減小其集電極電壓。
圖6示出了第四原理，其中當檢測器DET檢測到集電極電壓超過BVLV時，檢測器DET直接對T3進行觸發。從而，可以直接影響T3，以便減小其集電極電壓，并且從而保護其免于達到BVHV。
以下將結合圖7、圖8和圖9描述上述保護原理的三個實施例。在全部三個實施例中，連接基于HV-NPN功率晶體管T3的RF PA，用于響應于輸入信號RF_IN來驅動負載Z_L。電源電壓是Vsupp。在極限條件下(較高的電池電壓Vsupp，較高的負載阻抗Z_L，較高的輸出功率)，T3的集電極峰值電壓變得較大。用基于晶體管T1和T2的DC偏置電路，對T3進行偏置。在圖7、圖8和圖9的全部三個實施例中，將峰值電壓檢測器具體實現為配置為反向偏置集電極-基極二極管的LV-NPN晶體管T15。其可以具體實現為具有針對較好的電流處理能力而優化的結構的ESD二極管，并且因此而緊湊。
圖7示出了具有根據上述第一原理的保護電路(即基于箝位電路)的RF PA的具體實現。箝位電路包括HV-NPN晶體管T16和T17。當T3的峰值集電極電壓超過Ube_17+BV_T15+U_Re2(即，檢測電壓閾值)時，電流流過驅動T17的T15。T17及其串聯晶體管T16傳導較大的箝位電流。從而，限制了T3的集電極電壓。
將檢測器LV-NPN晶體管T15配置為對實際箝位晶體管T17進行觸發的反向偏置結。由于T17的電流增益，限制了T15所需的電流處理能力，這允許使用相對較小的器件。T17操作于正常模式。通過使用晶體管T16限制其功率消耗，并且因此用來分配T17和T16上的耗散功率。此外，共射-共基放大器的使用防止了T17的雪崩擊穿。將二極管堆用于產生T16的基極基準電壓。即使當電池電壓較高時，在此堆中較大數量的二極管用來防止箝位時的任何泄漏電流。在如圖7所示的示例中，將8個二極管的二極管堆用于與最大電源電壓5V相連。
LV-NPN T15和HV-NPN T16、T17的非破壞性擊穿較快，并且因此可以很好地跟隨RF晶體管T3的集電極電壓變化。所使用的前饋電路概念確保了較好的可靠性。可以并行地使用多于一個箝位，以分配對分布式PA的死區(die area)的保護。T17中較高的功率密度可能引起T17的熱不穩定性。與RF晶體管T3的熱不穩定性類似，其可以通過應用分布式(發射極)衰退Re2來改善。
圖8示出了基于上述第二或第三保護原理的保護電路實施例。將檢測器LV-NPN T15晶體管用于對衰減器和/或偏置電路進行觸發，以限制RF晶體管T3的最大集電極電壓。TNM1用于觸發時減小T3的DC偏置，而TNM2用于在觸發時對T3的RF輸入信號進行衰減。在圖8的電路中，RF晶體管T3的最大集電極電壓(即，檢測閾值電壓)等于Uth_NM1/2+BV_T15。
圖9示出了基于上述第四保護原理(即，對要保護的PA晶體管的進行直接觸發)的保護電路實施例。在圖9中示出了檢測器LV-NPN晶體管T15直接對RF HV-NPN晶體管T3進行觸發，以限制RF晶體管T3的峰值集電極電壓。最大集電極電壓(即，保護閾值電壓)等于Ube_T3+BV_T15+U_Re。
在權利要求中，包括用于圖中的參考符號，僅為了清楚的原因。這些用于圖中的典型實施例的參考符號不應該以任何方式解釋為限制權利要求的范圍。
應當注意的是，本發明的保護范圍并不局限于這里所描述的實施例。本發明的保護范圍也不被權利要求中的參考數字所限制。詞語“包括”不排除除權利要求所提及的那些部件以外的其他部件的存在。元件前的詞語“一個”不排除多個此種元件的存在。形成本發明一部分的裝置可以按照專用硬件或可編程目的處理器的形式來具體實現。本發明存在于每一個新特征或其特征組合中。
權利要求
1.一種峰值電壓保護電路，用于保護關聯的高電壓NPN晶體管(T3)免于擊穿，所述保護電路包括低電壓NPN元件(T15)，用于讀出與關聯的高電壓NPN晶體管(T3)的基極-集電極電壓相關的傳感器電壓；以及激活電路，用于在觸發時限制關聯的高電壓NPN晶體管(T3)的基極-集電極電壓，其中，低電壓NPN元件(15)與激活電路相連，用于在傳感器電壓超過低電壓NPN晶體管(T15)的擊穿電壓時觸發所述激活電路。
2.如權利要求1所述的保護電路，其中，激活電路配置用于通過減小高電壓NPN晶體管(T3)的增益，來限制關聯的高電壓NPN晶體管(T3)的基極-集電極電壓。
3.如權利要求1所述的保護電路，其中，低電壓NPN元件(T15)包括連接為反向偏置集電極-基極二極管的低電壓NPN晶體管(T15)。
4.如權利要求1所述的保護電路，其中，低電壓NPN元件(T15)包括靜電放電二極管。
5.如權利要求1所述的保護電路，其中，激活電路包括箝位晶體管(T16、T17)，用于在觸發時對高電壓NPN晶體管(T3)的集電極輸出進行箝位。
6.如權利要求1所述的保護電路，其中，激活電路包括衰減器(RF-ATT)，用于在觸發時對高電壓NPN晶體管(T3)的輸入信號(RF_IN)進行衰減。
7.如權利要求1所述的保護電路，其中，激活電路(DC-B)配置用于在觸發時減小高電壓NPN晶體管(T3)的DC偏置電壓。
8.如權利要求1所述的保護電路，其中，激活電路(DC-B)配置用于在觸發時減小高電壓NPN晶體管(T3)之前的放大器級的DC偏置電壓。
9.如權利要求1所述的保護電路，其中，激活電路(DC-B)配置用于在觸發時減小高電壓NPN晶體管(T3)之前的放大器級的增益。
10.如權利要求1所述的保護電路，其中，激活電路包括相關的高電壓NPN晶體管(T3)，并且低電壓NPN元件(T15)配置用于在傳感器電壓超過低電壓NPN元件(T15)的擊穿電壓時，直接減小高電壓NPN晶體管(T3)的基極-集電極電壓。
11.如權利要求1所述的保護電路，其中，低電壓NPN元件(T15)連接用于讀出關聯的高電壓NPN晶體管(T3)的基極-集電極電壓。
12.一種對高電壓NPN晶體管(T3)進行峰值電壓保護的方法，包括步驟利用高電壓NPN晶體管(T3)和低電壓NPN元件(T15)之間擊穿電壓的差別，保護高電壓NPN晶體管(T3)免于基極-集電極擊穿。
13.如權利要求12所述的方法，還包括步驟使用低電壓NPN元件(T15)讀出與高電壓NPN晶體管(T3)的基極-集電極電壓相關的傳感器電壓；以及在傳感器電壓超過低電壓NPN元件(T15)的擊穿電壓時，減小高電壓NPN晶體管(T3)的基極-集電極電壓。
14.如權利要求13所述的方法，其中，減小高電壓NPN晶體管(T3)的基極-集電極電壓的步驟包括減小高電壓NPN晶體管(T3)的電壓增益的步驟。
15.如權利要求12所述的方法，其中，低電壓NPN元件(T15)包括二極管配置的低電壓NPN晶體管(T15)。
16.一種RF功率放大器，包括高電壓功率晶體管(T3)以及如權利要求1所述的保護電路。
17.一種電子芯片，包括如權利要求16所述的RF功率放大器。
18.一種RF設備，包括如權利要求16所述的RF功率放大器。
全文摘要
一種峰值電壓保護電路，用于保護關聯的高電壓NPN晶體管(T3)免于擊穿，所述保護電路包括低電壓NPN元件(T15)，用于讀出與關聯的高電壓NPN晶體管(T3)的基極－集電極電壓相關的傳感器電壓。所述電路還包括激活電路，用于在觸發時限制關聯的高電壓NPN晶體管(T3)的基極－集電極電壓。低電壓NPN元件(15)與激活電路相連，用于在傳感器電壓超過低電壓NPN晶體管(T15)的擊穿電壓時觸發所述激活電路。
文檔編號H03F1/52GK101023579SQ200580031491
公開日2007年8月22日 申請日期2005年9月14日 優先權日2004年9月21日
發明者阿德里安努斯·范貝松森, 羅納德·考斯特, 羅伯·M·海瑞斯, 德米特里·P·普瑞霍德克, 巴特·巴姆 申請人:皇家飛利浦電子股份有限公司