專利名稱：電源驅動器電路的制作方法
技術領域：
本發明涉及產生直流電壓的電源裝置的電流檢測，尤其涉及對于提高通過開關控制而驅動功率晶體管的電源驅動器電路中的電流檢測精度有效的技術。
背景技術：
近年來，在電子設備中作為系統控制裝置大多安裝了微處理器(以下稱為CPU(Central Processing Unit))。CPU的工作頻率有越來越高的傾向，隨著工作頻率的增加最大動作電流也增大。
因此，為了對應該大電流的要求，提出了通過并聯連接多個開關電源而提高了電流供給能力的多相電源系統。
在這樣的電源系統中，必須對各相位的功率晶體管的驅動信號進行反饋控制，使得檢測流經線圈的電流，并對各電源(相)流過均等的電流。
對于用于反饋控制的電流檢測，由于均等地控制各相的電流，因此要求比較高的精度。
在這種電源系統中，作為高精度地檢測電流的方法，例如有專利文獻1中所記載的方法。
專利文獻1特開2003-232816號公報但是，在上述那樣的電源系統的電流檢測技術中，本發明人發現存在以下那樣的問題。
即，上述專利文獻沒有考慮在開關電源中使用的情況，沒有涉及檢測電流的響應速度。因此存在以下這樣的問題在開關電源的功率晶體管進行開關時產生響應滯后，難以檢測正確的電流值。
發明內容
本發明的目的在于提供不受功率晶體管的開關的影響，即使是開關后的早定時也能夠用高精度檢測電流，并能夠高精度而且高速地進行電流控制的技術。
關于本發明的上述以及其它的目的和新的特征，將通過本說明書的記述和
。
在本申請所揭示的發明中，如果簡單地說明有代表性的發明的概要，那么就像如下那樣。
本發明是構成用PWM方式對使電流在電感器中流過的功率半導體元件進行開關控制并輸出變換了輸入電壓的開關電源裝置的電源驅動器電路，它具有該功率半導體元件和漏極端子之間或集電極端子之間被耦合，將同一驅動電壓施加到控制端子的電流檢測用半導體元件；與該電流檢測用半導體元件的源極端子或發射極端子連接的電流檢測用電阻；第1輸入端子被連接到作為該電流檢測用電阻和該電流檢測用半導體元件的連接結點的第1節點，并將與該功率半導體元件的源極電壓或發射極電壓相同的電位的電壓施加到第2輸入端子的運算放大電路；以及形成反饋回路使得使該運算放大電路的一對輸入端子成為同一電位，將在電流檢測用電阻中產生的信號作為電流檢測信號輸出的電流檢測電路，在這樣的驅動器電路中，通過與開關的狀態無關地確保電流檢測電路內的電流所流過的路線，使不確定的電位確定。
另外，如果更具體地說明本申請的發明的內容，那么就像如下那樣。
本發明是構成用PWM方式對使電流在作為電感器的線圈中流過的功率晶體管進行開關控制，對輸入電壓(升壓或降壓)進行變換而得到輸出電壓的開關電源裝置的電源驅動器電路，它構成為即使是在電流檢測電路的節點電位為不確定的定時時，也保持電流檢測工作狀態的節點電位。
例如，通過二極管和開關的串聯電路的電位保持，來實施運算放大器的反相輸入端子電壓的開關的接地電位化和運算放大器內部的輸出MOS晶體管的柵極電位。
如果依據上述技術，則由于將節點電壓設置為電流檢測工作狀態的電位，所以能夠在電壓不確定的節點或產生電涌電壓的節點中有選擇地設定電位，因此能夠不像現有技術那樣產生節點電位的移位，對于開關電源裝置和電源驅動器電路以及模塊的輸出電流，能夠提高檢測電流的精度和響應速度。
在本申請所揭示的發明中，如果簡單地說明通過有代表性的發明所得到的效果，那么像如下那樣。
(1)通過抑制電源驅動器的開關造成的電壓不確定狀態的影響，能夠在提高對輸出電流的電流檢測的響應速度的同時，與電流檢測的定時無關地提高電流檢測精度。
(2)通過上述(1)，能夠實現能進行高精度的電流控制的開關電源裝置以及適合于它的電源驅動器電路和模塊。
圖1是表示本發明的實施例1的開關式穩壓器(regulator)的一例的電路圖。
圖2是表示被設置在圖1的開關式穩壓器的運算放大器的一例的電路圖。
圖3是表示圖1的開關式穩壓器的各信號的定時的定時圖。
圖4是表示本發明的實施例2的開關式穩壓器的一例的電路圖。
圖5是表示表示圖4的開關式穩壓器的各信號的定時的定時圖。
圖6是表示本發明的實施例3的開關式穩壓器的一例的電路圖。
圖7是表示表示圖6的開關式穩壓器的各信號的定時的定時圖。
圖8是表示本發明的實施例4的開關式穩壓器的一例的電路圖。
圖9是表示圖8的開關式穩壓器的各信號的定時的定時圖。
圖10是表示本發明的實施例5的開關式穩壓器的一例的電路圖。
圖11是表示本發明的實施例6的開關式穩壓器的一例的電路圖。
圖12是表示本發明的實施例7的開關式穩壓器的一例的電路圖。
具體實施例方式
以下，根據附圖詳細說明本發明的實施例。此外，在用于說明實施例的全圖中，原則上在同一構件上附加同一符號，并省略其重復的說明。
(實施例1)圖1是表示本發明的實施例1的開關式穩壓器的一例的電路圖，圖2是表示設置在圖1的開關式穩壓器中的運算放大器的一例的電路圖，圖3是表示圖1的開關式穩壓器的各信號的定時的定時圖。
在本實施例1中，開關式穩壓器(電源驅動器電路)由降壓型開關式穩壓器組成，如圖1所示那樣，由電源驅動器模塊100、控制器200、線圈L0、平滑電容C0、電阻R1、R2、讀出用電阻(電流檢測用電阻)Rs等構成。
線圈L0是被連接在模塊100的輸出端子OUT和負載之間的電感器。平滑電容C0被連接在線圈L0的負載側的節點n1和接地點之間，使輸出電壓Vout穩定化。
電阻R1、R2被串聯在平滑電容C0和接地點(基準電位GND)之間，是輸出電壓檢測用的電阻。
讀出(sense)用電阻Rs是電流檢測用電阻，與后述的晶體管(電流檢測用元件)Qs串聯連接。控制器(PWM控制電路)200根據電阻R1、R2的連接節點n2的電位VFB生成PWM控制脈沖PWM并供給驅動器IC110。
驅動器模塊100由驅動器IC110、高(high)側功率IC130、以及低(low)側功率IC140組成。
高側功率IC130由晶體管(功率半導體元件)Q1組成。晶體管Q1是高側的晶體管，例如，由功率MOS(Metal Oxide Semiconductor)晶體管組成。
低側功率IC140由晶體管(功率半導體元件)Q2、讀出用晶體管Qs組成。晶體管Q2是低側的晶體管，由功率MOS晶體管組成。晶體管Q1、Q2被串聯連接在輸入由電池等直流電源所供給的直流電壓Vin的電壓輸入端子P0和接地點之間。
驅動器IC100由柵極驅動電路111、柵極驅動電路112、控制邏輯電路(control logic)120、反相電路(電流檢測電路)NOT、二極管(電流檢測電路)D3、運算放大器(運算放大電路、電流檢測電路)OP1、偏置用MOS晶體管(電流檢測電路)Q3構成。該驅動器IC110驅動晶體管Q1、Q2的柵極端子。
柵極驅動電路111生成晶體管Q1的柵極驅動電壓。柵極驅動電路112生成晶體管Q2的柵極驅動電壓。控制邏輯電路120生成柵極驅動電路111、112的輸入信號，使其具有時隙時間(dead time)而根據來自控制器200的PWM控制脈沖PWM使晶體管Q1和晶體管Q2同時變成ON狀態并且不流過貫通電流，并且互補地被接通/斷開。
讀出用晶體管Qs是電流檢測用MOS晶體管，與晶體管Q2并聯連接，將與該晶體管Q2的柵極電壓相同的電壓施加到柵極端子。晶體管Q3是偏置用MOS晶體管，被連接在讀出電阻Rs的另一端和電源電壓VDD之間。
將運算放大器OP1的反相(-)輸入端子連接到讀出用晶體管Qs和讀出用電阻Rs的連接節點n3。而且，運算放大器OP1將讀出用電阻Rs的兩個端子的電壓輸入到控制器200內的差動放大器AMP，并檢測讀出用電阻Rs的端子間電壓。
另外，運算放大器OP1的非反相(+)輸入端子與接地點連接，該運算放大器OP1的輸出被施加到晶體管Q3的柵極端子。節點n3通過二極管D3被箝位。
另外，在圖1中，作為電流源IL被示出的是作為接受來自本實施例的開關式穩壓器的電流的供給而工作的CPU等負載的半導體集成電路。
在驅動器IC110中，設置了用于施加電源電壓VCC的外部電源端子P1，在該外部電源端子P1和生成晶體管Q1的柵極驅動電壓的柵極驅動電路111的電源端子之間連接有二極管D1，同時設置有被連接到該二極管D1的陰極端子(柵極驅動電路111的電源端子)的外部電源端子P2，通過將電容元件C1連接在該外部端子P2和模塊的輸出端子OUT之間，來構成由二極管D1和電容元件C1使柵極驅動電路111的電源電壓升壓的自舉電路。
在驅動器IC110內的控制邏輯電路120中，根據從控制器200所供給的PWM控制脈沖PWM，生成分別被輸入到柵極驅動電路111和柵極驅動電路112的柵極控制信號。
這時，由于柵極控制信號的延遲時間的離散等，如果高電平期間重疊，則貫通電流流過晶體管Q1、Q2。為避免這一點，在控制邏輯電路120中，形成分別被輸入到柵極驅動電路111和柵極驅動電路112的柵極控制信號，使得晶體管Q1、Q2的柵極驅動信號的高電平期間沒有重疊。
通過這些柵極驅動電路111、112，晶體管Q1和晶體管Q2與輸入PWM控制脈沖PWM的脈沖寬度對應地互補地進行ON/OF動作，使電流流經線圈L0，輸出與PWM控制脈沖的占空比相應的電壓Vout。
如上述那樣，通過連接運算放大器OP1，讀出用晶體管Qs的源極端子電位成為與被施加到晶體管Q2的源極端子的電位(此處是接地電位GND)相同的電位。
晶體管Q2以及讀出用晶體管Qs如上述那樣由1個IC構成，在同一半導體芯片上用相同的工藝被形成，使得元件尺寸(柵極寬度)成為規定的比(N∶1)，同時，在讀出用晶體管Qs的柵極端子上施加與晶體管Q2的柵極驅動電壓相同的電壓。
其結果，晶體管Q2以及讀出用晶體管Qs的柵極偏置狀態成為相同，在讀出用晶體管Qs中，就會流過按1/N正確地比例縮小了晶體管Q2的漏極電流Im的漏極電流Is(＝Im/N)，因此能進行高精度的檢測。
此處，如果將讀出用電阻Rs的端子間電壓設定為電壓Vsns，則能夠如下式那樣使用晶體管Q2的漏極電流Im、晶體管Q2和讀出用晶體管Qs的尺寸比N、以及讀出用電阻Rs的電阻值rs來表示電壓Vsns。
Vsns＝Is×rs＝(Im/N)×rs圖2是表示圖1的運算放大器OP1的內部構成的電路圖。
運算放大器OP1由晶體管Q4～Q11，電壓抑制部分LV\以及電阻R3、R4構成。電壓抑制部分LV由開關用晶體管(第1開關)Qsc以及二極管(電壓下降元件)D2構成。
運算放大器OP1在該運算放大器OP1的輸出端子OPOUT和接地點GND之間配置了放大器輸出MOS晶體管Q4，在該晶體管Q4的柵極端子和接地點之間串聯地設置有二極管D2和開關用晶體管Qsc。
另外，在開關用晶體管Qsc的柵極和晶體管Q2的柵極之間設置有反相電路NOT，晶體管Q2的柵極電壓和開關用晶體管Qsc的柵極電壓Vsc成為反相。
如果該柵極電壓Vsc成為與晶體管Q2驅動電壓波形相同的波形，則得到同樣的效果。例如，也可以與控制邏輯電路120內或柵極驅動電路111、112內的節點連接。
圖3是表示開關式穩壓器中的各部分的信號波形的定時圖。
對于流經晶體管Q2的電流Im的形狀，在使用了沒有設置運算放大器OP1的二極管D2、開關用晶體管Qsc的一般的運算放大器的情況下，如檢測電壓Vsns’那樣上升沿延遲，響應變得遲緩。
作為其理由，首先，在晶體管Q1ON的期間，晶體管Q2變成OFF，在運算放大器OP1的反相輸入端子n3中，其電位變成不確定的狀態，并產生電壓。
接著，通過該電壓，流經晶體管Q9以及晶體管Q11的電流減小，減小的部分的電流向晶體管Q8、Q10流入。這是因為作為放大器輸出用MOS的晶體管Q4的柵極電壓Vag上沖，因此對于輸出電流其檢測電流的反應遲緩的緣故。
為避免該問題，如上述那樣，通過設置二極管D2和開關用晶體管Qsc，以節點n3的電位變成不確定的定時，即以晶體管Q1接通的定時，通過與晶體管Q10并聯地配置二極管D2，而將晶體管Q4的柵極電壓Vag保持在與晶體管Q2接通狀態時相同的電位，由此能夠抑制在晶體管Q4的柵極電壓Vag中產生的電壓，晶體管Q4的柵極電壓變成Vag’那樣。
由此，如果依據本實施例1，則能夠在希望的定時下抑制在晶體管Q4的柵極電壓Vag中產生的電壓，對于流經晶體管Q2的電流Im的形狀，檢測電壓Vsns的上升沿不會延遲，而能夠在快的定時下進行檢測，并在時間上能夠提高檢測精度。
另外，為抑制電壓而使用的二極管D2也可以使用保持適當的值的電阻或晶體管等。
(實施例2)圖4是表示本發明的實施例2的開關式穩壓器的一例的電路圖。圖5是表示圖4的開關式穩壓器的各部分信號的定時的定時圖。
在本實施例2中，圖4是表示內裝有涉及本發明的電源驅動器電路的電源驅動器模塊和適用它的降壓型開關式穩壓器的其它例子的電路圖，圖5是表示其定時的圖。
本實施例2成為這樣的構成，即在上述實施例1的圖1中的晶體管Q2的柵極和運算放大器OP1之間配置反相電路NOT，配置向二極管D2的開關作為柵極電壓Vsc輸入的電路，在晶體管Q1的柵極和運算放大器OP1之間配置電平移位電路LS，并輸入到開關式晶體管Qsc的柵極。
晶體管Q1的柵極電壓和晶體管Q2的柵極電壓交互地進行開關，但為避免各自同時變成接通狀態，在接通狀態進行開關時，在高側、低側同時設置斷開狀態的時隙時間。
因此，如將晶體管Q2的柵極電壓的反相信號波形設定為柵極電壓Vsc，還不如對晶體管Q1的柵極信號波形進行電平移位，例如，通過像0V和5V那樣地變換信號，能夠與設定為晶體管Q2的柵極電壓的反相信號波形相比，將接通期間短的信號作為電壓抑制電路的開關信號進行輸入。
由此，在本實施例2中，有抑制電壓的期間比上述實施例1更短的效果，在不確定的電壓小的情況下，或者在產生電壓的期間短的情況等下是有效的。
(實施例3)圖6是表示本發明的實施例3的開關式穩壓器的一例的電路圖，圖7是表示圖6的開關式穩壓器的各部分信號的定時的定時圖。
在本實施例3中，降壓型的開關式穩壓器成為這樣的構成，即，與在上述實施例1的圖1中的晶體管Q2的柵極和運算放大器OP1之間配置的反相電路NOT串聯地配置了延遲電路(定時設定裝置)DL。此外，當然在該情況下，不管反相電路NOT和延遲電路DL的順序。
通過該構成，如圖7所示那樣，能夠在任意的定時下設定開關用晶體管Qsc的柵極電壓Vsc。因此，即使是在柵極電壓Vag中產生的電壓的定時沒有與晶體管Q1的柵極電壓等同步的情況，也能夠在所希望的定時下進行箝位動作。
由此，在本實施例3中，在任何定時下產生了不確定的電位的情況下，都能夠得到與上述實施例1相同的效果。
(實施例4)圖8是表示本發明的實施例4的開關式穩壓器的一例的電路圖，圖9是表示圖8的開關式穩壓器的各部分信號的定時的定時圖。
在本實施例4中，對于降壓型開關式穩壓器，構成為用單穩多諧振蕩電路(信號寬度設定裝置)來替代配置在上述實施例1的圖1中的晶體管Q2的柵極和運算放大器OP1之間的反相電路NOT。
通過該構成，如圖9所示那樣，能夠將開關用晶體管Qsc的柵極電壓設定為任意寬度。因此，即使當在柵極電壓Vag中產生的電壓的上沖的定時與晶體管Q1的柵極電壓相比其寬度不同的情況下，也能夠用所希望的時間寬度進行電壓抑制。
由此，如果依據本實施例4，則與產生不確定電位的期間無關地，能夠得到與實施例1相同的效果。
(實施例5)圖10是表示本發明的實施例5的開關式穩壓器的一例的電路圖。
在本實施例5中，降壓型開關式穩壓器這樣構成，即在圖1的運算放大器OP1的反相輸入端子和接地電位之間設置開關用晶體管(第2開關)Qsg，用開關用電壓Vsc驅動其柵極，以替代上述實施例1的圖2中的電壓抑制電路(二極管D2、開關用晶體管Qsc)。
在這種情況下，通過設置開關用晶體管Qsg，能夠在晶體管Q2接通的期間晶體管Q1接通時，即晶體管Q2斷開時，防止產生不確定的電位。
因此，與上述實施例1～4相比調整時間變短，能夠進一步提高電流檢測精度。
另外，在本實施例5中，通過使開關用晶體管Qsg的柵極寬度尺寸變大，能夠進一步使調整時間變快。由于檢測電流流經開關用晶體管Qsg，因此該方法有與該電壓下降成反比地縮短調整時間的傾向。
(實施例6)圖11是表示本發明的實施例6的開關式穩壓器的一例的電路圖。
在本實施例6中，降壓型的開關式穩壓器變成這樣的構成，即，在上述實施例5的圖10中的開關用晶體管Qsg的漏極和讀出用晶體管Qs的源極之間設置開關用晶體管(第3開關)Qs1，并分別連接該開關用晶體管Qs1的柵極和晶體管Q2、Qs的柵極，另外，從晶體管Q2、Qs的柵極將反相電路NOT插入開關用晶體管Qsg的柵極，在節點n3和接地電位之間配置了電阻(放電用電阻)Rs1。此外，并沒有特別地規定，但理想的是電阻Rs1使用100Ω或以上的電阻值。
此處，在晶體管Q1接通時，即在晶體管Q2斷開時，運算放大器OP1的反相輸入端子成為接地電位，不產生不確定的電位，這時的檢測電流流經電阻Rs1，因此由于該檢測電流對運算放大器OP1的反相輸入端子沒有影響，比在此之前的實施例1～5更能夠得到極小的調整時間和電流檢測精度。
另外，在本實施例6中，通過配置開關用晶體管Qs1和電阻Rs1，通過在晶體管Q2、Qs斷開時使流過的電流流經電阻Rs1，能夠進一步抑制開關產生的影響，并能夠使檢測精度、響應性全都變得良好。
(實施例7)圖12是表示本發明的實施例7的開關式穩壓器的一例的電路圖。
本實施例7表示在降壓型的開關式穩壓器中，用MOS晶體管Qr構成上述實施例6的圖11中的電阻Rs1時的一例。
此處，能夠與上述實施例6一樣進行動作，抑制開關產生的影響，并使檢測精度、響應性全都變得良好。這樣，除MOS晶體管以外，即使將電阻變更為MOS-FET(Field Effect Transistor)或二極管等其它元件，也能夠得到同樣的效果。
以上，根據實施例具體說明了由本發明人提出的發明，但本發明當然并不受上述實施例的限定，在不脫離其宗旨的范圍內，能夠進行各種變更。
例如，也可以將上述實施例1～7所示的構成組合起來使用，還能夠自由地改變開關的控制波形，或改變控制電壓的節點，或改變電壓的電平。
另外，在上述實施例1～7中，表示了對于電源驅動器模塊，作為晶體管Q1、Q2(圖1)和讀出用晶體管Qs(圖1)使用了MOSFET，但這些晶體管也能夠用雙極晶體管和IGBT(Insulated Gate BipolarTransistor)等構成。
本發明的電源驅動器電路例如適合于驅動用PWM(脈沖寬度調制)方式進行開關控制，變換輸入電壓，得到輸出電壓的開關電源裝置的功率晶體管的電源驅動器電路和內置它的驅動器模塊、以及使用了該模塊的開關電源等。
權利要求
1.一種電源驅動器電路，用于構成用PWM方式對使在電感器中流過電流的功率半導體元件進行開關控制，輸出變換了輸入電壓的電壓的開關電源裝置，其特征在于包括上述功率半導體元件和漏極端子彼此之間或集電極端子彼此之間耦合，向控制端子施加相同的驅動電壓的電流檢測用半導體元件；與上述電流檢測用半導體元件的源極端子或發射極端子連接的電流檢測用電阻；第1輸入端子被連接到作為上述電流檢測用電阻和上述電流檢測用半導體元件的連接節點的第1節點，在第2輸入端子上施加了與上述功率半導體元件的源極電壓或發射極電壓相同的電位的電壓的運算放大電路；以及形成反饋回路使得上述運算放大電路的一對輸入端子成為同一電位，并使在上述電流檢測用電阻中產生的信號作為電流檢測信號輸出的電流檢測電路，其中通過與開關的狀態無關地確保上述電流檢測電路內的電流所流過的路線，從而使不確定的電位確定。
2.根據權利要求1記載的電源驅動器電路，其特征在于上述功率半導體元件由在第1和第2電源電壓端子之間被連接成串聯形式的2個功率半導體元件組成，對于上述電流檢測用半導體元件，上述2個功率半導體元件中的與低電位側的電源電壓端子連接的功率半導體元件和漏極端子彼此之間或集電極端子彼此之間耦合。
3.根據權利要求1記載的電源驅動器電路，其特征在于上述電流檢測電路具備電壓下降元件以及根據驅動控制信號進行動作的第1開關，上述電壓下降元件以及上述第1開關由被連接在上述運算放大器的輸出節點和接地電位之間的半導體元件的柵極端子或被串聯連接在基極端子和接地電位之間的結構組成。
4.根據權利要求1記載的電源驅動器電路，其特征在于還包括被連接在上述運算放大器的一方的輸入端子和接地電位之間，根據驅動控制信號進行動作的第2開關，其中上述第2開關在上述運算放大器的一方的輸入端子的電位由于上述功率半導體元件成為開關狀態而變為不確定的第1狀態下，保持電位確定的第2狀態的節點電位。
5.根據權利要求1記載的電源驅動器電路，其特征在于還包括被連接在上述運算放大器的一方的輸入端子與連接有上述電流檢測用半導體元件的源極端子或發射極端子以及上述電流檢測用電阻的一方的端子的節點之間，根據驅動控制信號進行動作的第3開關，其中上述第3開關在上述功率半導體元件處于開關狀態時，使上述運算放大器的一方的輸入端子成為接地電位。
6.根據權利要求4記載的電源驅動器電路，其特征在于還包括被連接在上述運算放大器的一方的輸入端子與上述電流檢測用半導體元件的源極端子或發射極端子之間，并根據驅動控制信號進行動作的第3開關，其中在上述功率半導體元件處于開關狀態時，使上述運算放大器的一方的輸入端子成為接地電位。
7.根據權利要求1記載的電源驅動器電路，其特征在于還包括被連接在連接有上述電流檢測用半導體元件的源極端子或發射極端子以及上述電流檢測用電阻的一方的端子的節點與接地電位之間，使在第1狀態時產生的電流放電的放電用電阻。
8.根據權利要求1記載的電源驅動器電路，其特征在于還包括對被連接在低電位側的電源電壓端子上的上述功率半導體元件的柵極驅動電壓或基極驅動電壓的信號進行反相而生成驅動控制信號的反相電路。
9.根據權利要求1記載的電源驅動器電路，其特征在于對被連接在高電位側的電源電壓電路上的功率半導體元件的柵極驅動電壓或基極驅動電壓的信號進行電平移位而生成驅動控制信號。
10.根據權利要求5記載的電源驅動器電路，其特征在于還包括將上述第1～第3開關的驅動控制信號的電壓設定為任意的定時的定時設定裝置。
11.根據權利要求5記載的電源驅動器電路，其特征在于還包括將上述第1～第3開關的驅動控制信號的時間寬度設定為任意的時間的信號寬度設定裝置。
全文摘要
在本發明的電源驅動器電路中，電力損失少，在對輸出變化的響應特性優越的同時，謀求小型化。在構成用PWM方式對使電流流過線圈(L0)的功率晶體管(Q1、Q2)進行開關控制而輸出使輸入電壓升壓或降壓了的電壓的開關電源裝置的驅動器IC(110)中，在運算放大器(OP1)的反相輸入端子和非反相輸入端子之間設置開關用晶體管(Qsg)，在晶體管(Q2)接通的期間晶體管(Q1)接通時，即在晶體管(Q2)切斷時，防止產生不確定的電位，并保持為電位確定的狀態的節點電位，從而能夠響應性良好地檢測出電流。
文檔編號H03K17/73GK1783717SQ20051011607
公開日2006年6月7日 申請日期2005年10月28日 優先權日2004年11月29日
發明者石垣卓也, 佐瀨隆志, 葉田玲彥, 立野孝治, 工藤良太郎 申請人:株式會社瑞薩科技