專利名稱：鎖定延遲時鐘脈沖的抗時鐘脈沖抖動的延遲鎖定回路及方法
技術領域：
本發明涉及一種延遲鎖定回路以及相關方法，具體的講是一種抗時鐘脈沖抖動的數字延遲鎖定回路(jitter-resistive digital DLL circuit)以及方法，通過檢測一相位轉變來延遲一參考時鐘脈沖以鎖定一延遲時鐘脈沖。
背景技術：
延遲鎖定回路(DLL)是一種被普遍應用于計算機操作環境的電路架構，用來產生所需的時鐘脈沖，而當計算機的運算時鐘脈沖逐漸增加時，若要實施高速元件的設計，則低時鐘脈沖偏移(low-skew)的時鐘脈沖分布就會變的愈來愈重要。現有計算機系統中包含了可以和多種存儲器以及輸入/輸出單元進行數據交換的處理器。以同步隨機存取存儲器(synchronous dynamic random access memory，SDRAM)為例，其應用在以管線方式傳送數據到處理器時，此時，數據的傳送速率便可大致上等于處理器的操作頻率。
在雙倍傳輸速率(DDR)存儲器的應用中，當一存儲器時鐘脈沖產生上升沿(rising edge)或下降沿(falling edge)時，一雙倍傳輸速率同步隨機存取存儲器(DDR SDRAM)會將數據輸出到一存儲器控制器(memory controller)，然而，存儲器控制器中的延遲鎖定回路根據存儲器時鐘脈沖來產生一延遲時鐘脈沖，用來延遲存儲器控制器鎖定(latch)輸入數據的時序，這表示延遲鎖定回路可提供一延遲量用來適當地偏移(shift)存儲器時鐘脈沖中原本的上升沿或下降沿，最后，存儲器控制器就能夠將正確的數據儲存于拴鎖裝置(latch device)中。
圖1為現有數字延遲鎖定回路(digital DLL)10的功能方塊圖。延遲鎖定回路10包含有一具有多個延遲單元13串聯而成的延遲線(delay line)12、一360度相位檢測器(360°phase detector)14以及一延遲鎖定回路控制器(DLLcontroller)16。每一個延遲單元13可用來提供一預定的延遲量dt，因此，如果在延遲線12中所有延遲單元13的個數為K，那么在輸入時鐘脈沖CLKi上的延遲時間總共等于K乘以dt，接著，延遲時鐘脈沖CLKd以及輸入時鐘脈沖CLKi會被傳送到360度相位檢測器14，最后，當現有360度相位檢測器14連續兩次檢測到延遲時鐘脈沖CLKd以及輸入時鐘脈沖CLKi之間對應180度的相位差(即相位轉變)時，現有360度相位檢測器14就會輸出一通知信號Sc到延遲鎖定回路控制器16。換句話說，通知信號Sc用于告知延遲鎖定回路控制器16此時延遲時鐘脈沖CLKd的相位已落后輸入時鐘脈沖CLKi的相位達360度，所以，延遲鎖定回路控制器16會不斷地程序化(program)每一個延遲單元13的延遲量dt以增加施加于輸入時鐘脈沖CLKi的延遲總量，直到360度相位檢測器14產生通知信號Sc為止。至于延遲鎖定回路10的操作則于后詳述。
圖2為圖1所示的延遲鎖定回路10的操作時序簡圖。如前所述，延遲線12可提供一可程序化(programmable)的延遲量給輸入時鐘脈沖CLKi，然后輸出延遲時鐘脈沖CLKd。在時間t1的時候，輸入時鐘脈沖CLKi的上升沿輸入到延遲線12，而通過延遲鎖定回路控制器16產生的一適當的控制命令，延遲線12就可提供一延遲量dT1給輸入時鐘脈沖CLKi。因此，延遲時鐘脈沖CLKd的上升沿便會在時間t2時通過延遲線12輸出，由于360度相位檢測器14還未產生通知信號Sc，因此延遲鎖定回路控制器16就會控制延遲線12來逐漸地增加延遲量以延遲輸入時鐘脈沖CLKi，如圖2所示，時間t3以及t4之間對應延遲量dT2(dT2＞dT1)，時間t5以及t6之間對應延遲量dT3(dT3＞dT2)，以及時間t7以及t8之間對應延遲量dT4(dT4＞dT3)。請注意，如果360度相位檢測器14是由輸入時鐘脈沖CLKi的上升沿所觸發，則360度相位檢測器14在時間t1、t3、t5、t7以及t9所檢測到的邏輯值分別為“0”，“0”，“0”，“0”以及“1”，因此，360度相位檢測器14即會判斷延遲時鐘脈沖CLKd以及輸入時鐘脈沖CLKi兩者之間在時間t9時具有一個180度的相位差。
由于此時360度相位檢測器還未產生通知信號Sc，因此前述的延遲鎖定回路控制器16仍會持續地命令延遲線12去逐漸地增加延遲量給輸入時鐘脈沖CLKi。如圖2所示，在時間t9以及t10之間對應一延遲量dT5(dT5＞dT4)，在時間t11以及t12之間對應一延遲量dT6(dT6＞dT5)，以及于時間t13以及t14之間對應于一延遲量dT7(dT7＞dT6)。如圖所示，360度相位檢測器14在時間t11、t13、t15以及t16所檢測到的邏輯值分別為“1”，“1”，“1”以及“0”，因此360度相位檢測器14就會判斷出延遲時鐘脈沖CLKd以及輸入時鐘脈沖CLKi在時間t16時產生另一個180度的相位差。由于360度相位檢測器14已連續兩次檢測到延遲時鐘脈沖CLKd以及輸入時鐘脈沖CLKi之間180度的相位差，故360度相位檢測器14就會觸發通知信號Sc來告知延遲鎖定回路控制器16。假設在延遲線12中延遲單元13的總數是K，以及輸入時鐘脈沖CLKi的一個周期為T，則延遲線12以延遲量dT8(其值為T)來延遲輸入時鐘脈沖CLKi的設定便可控制每一個延遲單元13的單位延遲量為 。換句話說，在延遲鎖定回路10成功地鎖定相位落后輸入時鐘脈沖CLKi達360度的延遲時鐘脈沖CLKd后，延遲線12內第N個延遲單元的輸出相當于施加一個 的延遲量。
然而，圖1內的延遲鎖定回路lO并無法有效地抵抗由時鐘脈沖抖動(jitter)所造成的影響。現有時鐘脈沖抖動所涵蓋的范圍及項目包含有振幅的誤差、相位的時序以及信號脈沖的寬度，此外，時鐘脈沖抖動還可定義為“信號的周期/頻率在原本理想的位置所發生的偏移”，而典型的時鐘脈沖抖動是由電磁干擾以及與其它信號之間的串音效應(cross talk)所產生。影響延遲鎖定回路10的時鐘脈沖抖動效應造成了錯誤的延遲時鐘脈沖，因此進一步導致延遲鎖定回路10鎖住一個錯誤的相位差。請參照圖2，施加在延遲鎖定回路10的時鐘脈沖抖動效應會提早原本發生在時間t11的下降沿的時序，因此，時鐘脈沖抖動便造成360度相位檢測器14在時間t’時便檢測到一個180度的相位差，接著，時鐘脈沖抖動便造成360就錯誤地觸發通知信號Sc，結果每一個延遲單元l3便無法提供所需的延遲量，亦即 由于現有延遲鎖定回路10內的延遲線12產生一個不適當的延遲時鐘脈沖，因此造成使用延遲鎖定回路10的應用裝置無法正常地運作。
發明內容
因此本發明的主要目的之一在于，提供一種延遲鎖定回路及相關方法，可產生一不受時鐘脈沖抖動影響的延遲時鐘脈沖，以解決上述問題。
本發明提供了一種延遲鎖定回路，用來延遲一參考時鐘脈沖以鎖定一延遲時鐘脈沖。延遲鎖定回路包含有一時鐘脈沖除頻器、一可程序化延遲電路、一180度相位檢測器以及一延遲鎖定回路控制器。時鐘脈沖除頻器用來將參考時鐘脈沖的頻率除以N以產生一除頻時鐘脈沖。可程序化延遲電路耦接到時鐘脈沖除頻器，用來延遲除頻時鐘脈沖以產生延遲時鐘脈沖。180度相位檢測器耦接到可程序化延遲電路，用來檢測被延遲時鐘脈沖的一相位轉變。延遲鎖定回路控制器耦接(electrically coupled)到可程序化延遲電路以及180度相位檢測器，用來程序化可程序化延遲電路以根據相位轉變鎖定延遲時鐘脈沖。
本發明還提供了一種延遲鎖定回路電路，用來延遲一參考時鐘脈沖以鎖定一除頻時鐘脈沖。延遲鎖定回路電路包含有一可程序化延遲電路、一時鐘脈沖除頻器、一180度相位檢測器以及一延遲鎖定回路控制器。可程序化延遲電路用來延遲參考時鐘脈沖以產生一延遲時鐘脈沖。時鐘脈沖除頻器耦接到可程序化延遲電路，用來將延遲時鐘脈沖的頻率除以N以產生一除頻時鐘脈沖。180度相位檢測器耦接到時鐘脈沖除頻器，用來檢測由參考時鐘脈沖產生的除頻時鐘脈沖的相位轉變。延遲鎖定回路控制器耦接到可程序化延遲電路以及180度相位檢測器，用來程序化可程序化延遲電路以根據相位轉變來鎖定除頻時鐘脈沖。
本發明還提供了一種延遲一參考時鐘脈沖以鎖定一延遲時鐘脈沖的方法，其特征在于，包含有將所述的參考時鐘脈沖的頻率除以N以產生一除頻時鐘脈沖；使用一延遲量來延遲所述的除頻時鐘脈沖以產生所述的延遲時鐘脈沖；提供一180度相位檢測器，并使用所述的180度相位檢測器來檢測所述的延遲時鐘脈沖的一相位轉變；以及程序化所述的延遲量以根據所述的相位轉變來鎖定所述的延遲時鐘脈沖。
本發明還提供了一種延遲一參考時鐘脈沖以鎖定一除頻時鐘脈沖的方法，其特征在于，包含有使用一延遲量來延遲所述的參考時鐘脈沖以產生一延遲時鐘脈沖；將所述的延遲時鐘脈沖的頻率除以N以產生所述的除頻時鐘脈沖；提供一180度相位檢測器，并使用所述的180度相位檢測器來檢測所述的除頻時鐘脈沖的一相位轉變；以及程序化所述的延遲量以根據所述的相位轉變來鎖定所述的除頻時鐘脈沖。
本發明延遲鎖定回路利用一時鐘脈沖除頻器以及一180度相位檢測器的結合產生具有抗時鐘脈沖抖動能力的效果。時鐘脈沖除頻器讓一除頻時鐘脈沖有一較長的時鐘脈沖周期以及較低的頻率，進而減輕時鐘脈沖抖動的影響，此外，180度相位檢測器通過僅檢測一次180度的相位差來進一步地降低時鐘脈沖抖動的影響。這意味著在一個180度相位差被檢測到后，如果發生嚴重的時鐘脈沖抖動而使得下一上升沿或下降沿的時序偏移(shifting)，則上述時鐘脈沖抖動并不會干擾到本發明延遲鎖定回路的正常運作。
圖1為現有數字延遲鎖定回路的功能方塊圖。
圖2為圖1所示的延遲鎖定回路的操作時序簡圖。
圖3為本發明數字延遲鎖定回路的第一實施例的功能方塊圖。
圖4為圖3所示的180度相位檢測器的電路圖。
圖5為圖3所示的延遲鎖定回路的操作時序簡圖。
圖6為本發明數字延遲鎖定回路的第二實施例的功能方塊圖。
延遲鎖定回路10、20、38延遲線12 延遲單元13
360度相位檢測器14 時鐘脈沖除頻器22 可程序化延遲電路24180度相位檢測器26 多工器28 D型觸發器32、34延遲鎖定回路控制器16、30 與門3具體實施方式
圖3為本發明數字延遲鎖定回路(digital DLL)的第一實施例的功能方塊圖。延遲鎖定回路20包含有一時鐘脈沖除頻器(clock divider)22、一可程序化延遲電路(programmable delay circuit)24、一180度相位檢測器(180°phase detector)26、一多工器(multiplexer，MUX)28以及一延遲鎖定回路控制器(DLL controller)30。通過圖3所示的電路組態，本發明延遲鎖定回路20便具有抵抗時鐘脈沖抖動效應的功能，延遲鎖定回路20的運作說明如下。一參考時鐘脈沖CLKr’被輸入到時鐘脈沖除頻器20內，因此時鐘脈沖除頻器20便將參考時鐘脈沖CLKr’的頻率除以一除頻設定值D，最后產生一除頻時鐘脈沖CLKn’，本實施例中，使用者可利用延遲鎖定回路控制器30來指定除頻設定值D以及傳送除頻設定值D給時鐘脈沖除頻器20，這意味著除頻設定值D是可程序化的(programmable)且依據延遲鎖定回路20的應用環境來加以設定。參考時鐘脈沖CLKr’的除頻操作是本發明延遲鎖定回路20能夠抵抗時鐘脈沖抖動的影響的部分原因，其詳細的細節請見后述說明。
一般來說，除頻操作是利用一計數器、一多工器以及一D型觸發器(D-typeflip-flop，DFF)來加以實現。將參考時鐘脈沖CLKr’輸入到一D型觸發器的時鐘脈沖輸入端，以觸發該D型觸發器鎖定其數據輸入端所對應的邏輯值。計數器是用來計數參考時鐘脈沖CLKr’的時鐘脈沖周期(clock cycle)，接下來，一計數值就和一閥值(例如除頻設定值D)做比較。在該計數值等于該閥值之前，透過一多工器的選擇，該D型觸發器的一非反向(non-inverted)數據輸出端的邏輯值會被回饋到D型觸發器的數據輸入節點；然而，如果該計數器值等于該閥值時，該多工器(multiplexer)接收該計數器觸發的一選擇信號，并在該選擇信號被重置(reset)之前，將該D型觸發器的反相(inverted)數據輸出端的邏輯值回饋到數據輸入端，此時，在非反向數據輸出端鎖定的邏輯值便有一位準轉換(leveltransition)。換句話說，當由非反向數據輸出端輸出的信號在該計數值等于該閥值時就被觸發一次而產生位準轉換，因此便可產生所需的除頻時鐘脈沖CLKn’。由于除頻的操作程序為業界所現有，故在此不加以詳述。
除頻時鐘脈沖CLKn’接下來會被用來作為可程序化延遲電路24的輸入信號，而可程序化延遲電路24用來依據一個延遲量(由延遲鎖定回路控制器30所控制)來延遲輸入的除頻時鐘脈沖CLKn’。請注意，任何型式的可調整的延遲電路都可使用于本發明中，且延遲電路的實施為業界所現有；舉例來說，圖1內的現有延遲線12即可用做可調整延遲電路24，因此如何延遲一輸入信號的細節在此不再詳述。最后，可程序化延遲電路24便延遲除頻時鐘脈沖CLKn’以形成一延遲時鐘脈沖CLKd’。
接下來，延遲時鐘脈沖CLKd’便輸入至180度相位檢測器26，在本實施例中，多工器28通過控制來選擇參考時鐘脈沖CLKr’或除頻時鐘脈沖CLKn’輸入到180度相位檢測器26。假設多工器28被控制來傳送除頻時鐘脈沖CLKn’到180度相位檢測器26，當180度相位檢測器26檢測到延遲時鐘脈沖CLKd’的相位落后除頻時鐘脈沖CLKn’達180度時，180度相位檢測器26就會觸發一通知信號Sc。圖4為圖3所示的180度相位檢測器26的電路圖。如圖4所示，180度相位檢測器26包含有二個D型觸發器32、34以及一個與門(AND gate)36。D型觸發器32、34被同一除頻時鐘脈沖CLKn’的上升沿所觸發，且D型觸發器34儲存先前紀錄在D型觸發器32的節點Qn的邏輯值，由此可知，只有節點Qn以及節點Qn-1的邏輯值同時為“1”時，通知信號Sc才會有一從“0”到“1”的位準轉換，換句話說，當節點Qn依序拴鎖的兩個邏輯值分別為“0”以及“1”時，與門36驅使通知信號Sc的邏輯準位變成“1”，接著，通知信號Sc因為產生位準轉換而被觸發。
請參閱圖5，并且同時參照圖3以及圖4。圖5為圖3所示的延遲鎖定回路20的操作時序圖。在本實施例中，假設時鐘脈沖除頻器22所采用的除頻設定值D等于2，如圖5所示，除頻時鐘脈沖CLKn’的周期為參考時鐘脈沖CLKr’周期的兩倍。利用延遲鎖定回路控制器30提供的適當控制，可程序化延遲電路24可提供一延遲量dT1’給除頻時鐘脈沖CLKn’，因此，被延遲時鐘脈沖CLKd’的上升沿通過可程序化延遲電路24在時間t2輸出。因為通知信號Sc’還未被與門36所觸發，所以延遲鎖定回路控制器30控制可程序化延遲電路24逐漸地增加施加于除頻時鐘脈沖CLKn’的延遲量。如圖5所示，在時間t3以及t4之間對應一延遲量dT2’(dT2’＞dT1’)，在時間t5以及t6之間對應一延遲量dT3’(dT3’＞dT2’)，在時間t7以及t8之間對應一延遲量dT4’(dT4’＞dT3’)，在時間t9以及t10之間對應一延遲量dT5’(dT5’＞dT4’)，以及在時間t11以及t12之間對應一延遲量dT6’(dT6’＞dT5’)。如前所述，180度相位檢測器26內的D型觸發器32、34在除頻時鐘脈沖CLKn’的上升沿時被觸發，因此，拴鎖在節點Qn的邏輯值在時間t1、t3、t5、t7、t9、t11以及t13時分別為“0”、“0”、“0”、“0”、“0”、“0”以及“1”。
在時間t11時，節點Qn鎖定的邏輯值為“0”，以及節點Qn-1鎖定邏輯值為“0”(先前由節點Qn于時間t9時所鎖定)。然而，在時間t13時，節點Qn鎖定的邏輯值為“1”，以及節點Qn-1鎖定邏輯值為“0”(先前由節點Qn于時間t11所鎖定)。接下來，一個反向節點(inverted node)Qn-1鎖定的邏輯值為”1”，如此一來，與門36因為同時輸入的兩個邏輯值均為“1”而輸出邏輯值“1”，所以，與門36的輸出使通知信號Sc’產生一從“0”到“1”的位準轉換。因此，180度相位檢測器26便判斷延遲時鐘脈沖CLKd’以及除頻時鐘脈沖CLKn’之間在時間t13時具有180度的相位差。請注意，180度相位檢測器能夠通過一數字電路或一個模擬電路實現，此外，如果180度相位檢測器中的電路為下降沿觸發，則由“1”到“0”的位準轉換也可用來檢測180度的相位差，均屬本發明的范疇。
在本實施例中，除頻設定值D等于2。假設在可程序化延遲電路26內的延遲單元(未顯示)的總數為M，以及參考時鐘脈沖CLKr’的一個周期是T。因此，產生一延遲量dT6’來延遲除頻時鐘脈沖CLKn’的設定，即可使得每一個延遲單元有一單位延遲量 (例如 )，換句話說，當延遲鎖定回路20成功地鎖住相位落后除頻時鐘脈沖CLKn’達180度的延遲時鐘脈沖CLKd’后，第N個延遲單元的輸出對應 的延遲量。請注意，上述被設定為2的除頻設定值D僅為一實施例說明，并不代表除頻設定值D僅能是2。
如果需要每一個延遲單元具有一個等于 的單位延遲量，則延遲單元M的數量以及除頻設定值D需要適當地根據以下方程序來進行設定。
TN=D*T2*M]]>方程式(1)因此，根據方程式(1)，除頻設定值D由下述方程式來決定。
D=2*MN]]>方程式(2)如前所述，輸入至180度相位檢測器26的除頻時鐘脈沖CLKn’是由圖3所示的多工器28而來，然而，除了使用除頻時鐘脈沖CLKn’，180度相位檢測器26還可使用參考時鐘脈沖CLKr’，對于使用參考時鐘脈沖CLKr’的機制來說，若除頻設定值D被設定為2，則180度相位檢測器26在參考時鐘脈沖CLKr’經過每二個時鐘脈沖周期就被觸發一次。另外，180度相位檢測器26可輕易地變更其電路設計而達到偵測延遲時鐘脈沖下降沿的目的，由于如何變更電路設計為業界所現有，故在此不再詳述；在此，不論是何種電路設計，只要可鎖定一180度的相位差的電路均可用來實施本發明180度相位檢測器26。
請注意，本實施例中，在延遲鎖定回路控制器30收到被觸發的通知信號Sc’之后，180度相位檢測器26被重置以用來進行下一回的延遲鎖定操作。另外，延遲鎖定回路控制器30能夠簡單地由一狀態機(state machine)來加以實施，以控制鎖定延遲操作的全部流程，由于延遲鎖定回路控制器是一種眾所皆知的現有電路，故其細節不再詳述。
圖6為本發明數字延遲鎖定回路的第二實施例的功能方塊圖。延遲鎖定回路38的內部元件已于圖3被提及，在本實施例中，相較于圖3所示的延遲鎖定回路20，時鐘脈沖除頻器20以及可程序化延遲電路22的位置相互交換，所以參考時鐘脈沖CLKr’便輸入到可程序化延遲電路24。在這樣的架構下，只有參考時鐘脈沖CLKr’可用作180度相位檢測器26的觸發信號，所以，圖3所示的多工器28并未包含于延遲鎖定回路38中。請注意，因為第二實施例的操作類似于第一實施例，為了簡潔起見，細節部份便不再重復贅述。
本發明的有益效果在于，本發明延遲鎖定回路的所有實施例皆具有可以抵抗時鐘脈沖抖動的功效，其利用時鐘脈沖除頻器22以及180度相位檢測器26的結合所產生的效果來達成。時鐘脈沖除頻器20讓除頻時鐘脈沖CLKn’/CLKn”有一較長的時鐘脈沖周期，而較長的時鐘脈沖周期會盡量減緩時鐘脈沖抖動的效應，例如除頻時鐘脈沖CLKn’/CLKn”會比高頻的參考時鐘脈沖CLKr’更具有抗時鐘脈沖抖動的效果。另一方面，180度相位檢測器26還可通過僅檢測一次180度相位差而進一步地降低時鐘脈沖抖動的影響，這意味著在一個180度相位差被檢測到之后，如果發生一嚴重的時鐘脈沖抖動，則使下一上升沿或下降沿的時序產生偏移的時鐘脈沖抖動并不會影響延遲鎖定回路20或延遲鎖定回路38的正常運作。
以上所述僅為本發明的較佳實施例，引用于說明本發明的保護范圍，凡根據本發明全力要求輸所做均等變化與修飾，都屬與本發明的保護范圍。
權利要求
1.一種延遲鎖定回路，用來延遲一參考時鐘脈沖以鎖定一延遲時鐘脈沖，其特征在于，延遲鎖定回路包含有一時鐘脈沖除頻器，用來將所述的參考時鐘脈沖的頻率除以N以產生一除頻時鐘脈沖；一可程序化延遲電路，耦接至所述的時鐘脈沖除頻器，用來延遲所述的除頻時鐘脈沖以產生所述的延遲時鐘脈沖；一180度相位檢測器，耦接至所述的可程序化延遲電路，用來檢測所述的延遲時鐘脈沖的一相位轉變；以及一延遲鎖定回路控制器，耦接至所述的可程序化延遲電路以及所述的180度相位檢測器，用來程序化所述的可程序化延遲電路以根據所述的相位轉變來鎖定所述的延遲時鐘脈沖。
2.如權利要求1所述的延遲鎖定回路，其特征在于，還包含有一多工器，耦接至所述的時鐘脈沖除頻器以及所述的參考時鐘脈沖，其中所述的多工器傳送所述的參考時鐘脈沖或所述的除頻時鐘脈沖作為所述的180度相位檢測器的驅動時鐘脈沖。
3.如權利要求2所述的延遲鎖定回路，其特征在于，若所述的驅動時鐘脈沖為所述的參考時鐘脈沖，則所述的參考時鐘脈沖的每N個周期即觸發所述的180度相位檢測器一次；以及，若所述的驅動時鐘脈沖為所述的除頻時鐘脈沖，則所述的除頻時鐘脈沖的每一周期即觸發所述的180度相位檢測器一次。
4.如權利要求1所述的延遲鎖定回路，其特征在于，所述的180度相位檢測器的驅動時鐘脈沖為所述的除頻時鐘脈沖。
5.如權利要求4所述的延遲鎖定回路，其特征在于，所述的180度相位檢測器于所述的除頻時鐘脈沖的每一周期被觸發一次。
6.如權利要求1所述的延遲鎖定回路，其特征在于，所述的180度相位檢測器的驅動時鐘脈沖為所述的參考時鐘脈沖。
7.如權利要求6所述的延遲鎖定回路，其中所述的180度相位檢測器在所述的參考時鐘脈沖的每N個周期被觸發一次。
8.一種延遲鎖定回路，其特征在于，用來延遲一參考時鐘脈沖以鎖定一除頻時鐘脈沖，所述的延遲鎖定回路包含有一可程序化延遲電路，用來延遲所述的參考時鐘脈沖以產生一延遲時鐘脈沖；一時鐘脈沖除頻器，耦接至所述的可程序化延遲電路，用來將所述的延遲時鐘脈沖的頻率除以N以產生一除頻時鐘脈沖；一180度相位檢測器，耦接至所述的時鐘脈沖除頻器，用來檢測所述的除頻時鐘脈沖的一相位轉變；以及一延遲鎖定回路控制器，耦接至所述的可程序化延遲電路以及所述的180度相位檢測器，用來程序化所述的可程序化延遲電路以根據所述的相位轉變來鎖定所述的除頻時鐘脈沖。
9.如權利要求8所述的延遲鎖定回路，其特征在于，所述的180度相位檢測器的驅動時鐘脈沖為所述的參考時鐘脈沖。
10.如權利要求9所述的延遲鎖定回路，其特征在于，所述的180度相位檢測器在所述的參考時鐘脈沖的每N個周期被觸發一次。
11.一種延遲一參考時鐘脈沖以鎖定一延遲時鐘脈沖的方法，其特征在于，包含有將所述的參考時鐘脈沖的頻率除以N以產生一除頻時鐘脈沖；使用一延遲量來延遲所述的除頻時鐘脈沖以產生所述的延遲時鐘脈沖；提供一180度相位檢測器，并使用所述的180度相位檢測器來檢測所述的延遲時鐘脈沖的一相位轉變；以及程序化所述的延遲量以根據所述的相位轉變來鎖定所述的延遲時鐘脈沖。
12.如權利要求11所述的方法，其特征在于，還包含有選擇所述的參考時鐘脈沖或所述的除頻時鐘脈沖來作為所述的180度相位檢測器的驅動時鐘脈沖。
13.如權利要求12所述的方法，其特征在于，若所述的驅動時鐘脈沖為所述的參考時鐘脈沖，則所述的180度相位檢測器在所述的參考時鐘脈沖的每N個周期被觸發一次；以及，若所述的驅動時鐘脈沖系為所述的除頻時鐘脈沖，則所述的180度相位檢測器在所述的除頻時鐘脈沖的每一周期被觸發一次。
14.如權利要求11所述的方法，其特征在于，所述的180度相位檢測器的驅動時鐘脈沖為所述的除頻時鐘脈沖。
15.如權利要求14所述的方法，其特征在于，所述的180度相位檢測器于所述的除頻時鐘脈沖的每一周期被觸發一次。
16.如權利要求11所述的方法，其特征在于，所述的180度相位檢測器的驅動時鐘脈沖為所述的參考時鐘脈沖。
17.如權利要求16所述的方法，其特征在于，所述的180度相位檢測器在所述的參考時鐘脈沖的每N個周期被觸發一次。
18.一種延遲一參考時鐘脈沖以鎖定一除頻時鐘脈沖的方法，其特征在于，包含有使用一延遲量來延遲所述的參考時鐘脈沖以產生一延遲時鐘脈沖；將所述的延遲時鐘脈沖的頻率除以N以產生所述的除頻時鐘脈沖；提供一180度相位檢測器，并使用所述的180度相位檢測器來檢測所述的除頻時鐘脈沖的一相位轉變；以及程序化所述的延遲量以根據所述的相位轉變來鎖定所述的除頻時鐘脈沖。
19.如權利要求18所述的方法，其特征在于，所述的180度相位檢測器的驅動時鐘脈沖為所述的參考時鐘脈沖。
20.如權利要求19所述的方法，其特征在于，所述的180度相位檢測器在所述的參考時鐘脈沖的每N個周期被觸發一次。
全文摘要
一種延遲鎖定回路，用來延遲一參考時鐘脈沖以鎖定一延遲時鐘脈沖。延遲鎖定回路包含有一時鐘脈沖除頻器，用來將參考時鐘脈沖的頻率除以N以產生一除頻時鐘脈沖；一可程序化延遲電路，耦接到時鐘脈沖除頻器，用來延遲除頻時鐘脈沖以產生延遲時鐘脈沖；一180度相位檢測器，耦接到可程序化延遲電路，用來檢測被延遲時鐘脈沖中一相位轉變；以及一延遲鎖定回路控制器，耦接到可程序化延遲電路以及180度相位檢測器，用來程序化可程序化延遲電路以根據相位轉變來鎖定延遲時鐘脈沖。本發明的有益效果在于，時鐘脈沖除頻器讓一除頻時鐘脈沖有一較長的時鐘脈沖周期以及較低的頻率，進而減輕時鐘脈沖抖動的影響。
文檔編號H03L7/08GK1747327SQ20051010241
公開日2006年3月15日 申請日期2005年9月6日 優先權日2004年9月10日
發明者曾瑞興 申請人:聯發科技股份有限公司