專利名稱：：開關電容電路中用交流電源供電的放大器的制作方法
技術領域：
：開關電容電路中用交流電源供電的放大器直接應用的
技術領域：
是采用開關電容電路技術的低功耗模擬電路和混和信號電路設計。所提出電路是一種用于設計低功耗模擬和混和信號電路的基本開關電容電路單元。
背景技術：
：隨著集成電路制造工藝的進步，集成電路的規模和設計復雜性日益增大，集成電路的功耗和散熱問題也越來越得到重視。特別是在目前集成電路SOC(System-On-a-Chip)設計思路下和基于可重用IP核(ReusableIntellectualPropertyCores)設計風格中，越來越多的模擬電路模塊與數字電路模塊集成到同一個系統中，并且模擬電路模塊的功耗占整個SOC系統功耗的比例不斷增大(見文獻AkiraMatsuzawa，“Low-VoltageandLow-PowerCircuitDesignforMixedAnalog/DigitalSystemsinPortableEquipment”，IEEEJournalofSolid-StateCircuits，Vol29，pp.470-480，1994.)。對于數字電路模塊，降低電路的工作電源電壓是很有效降低電路功耗的方法，但是這一方法對于模擬電路模塊反而會使模擬電路的信噪比(SNRSignal-to-NoiseRatio)等電路性能惡化。目前，對于降低數字電路模塊和模擬電路模塊的功耗，還沒有一種統一的低功耗設計方法；對于模擬電路模塊而言，充分利用各種模擬電路單元的工作特點，同樣可以在很大程度上降低電路的功耗。開關電容電路(SCSwitched-CapacitorCircuit)是一種廣泛應用于數字/模擬轉換器，模擬/數字轉換器和濾波器設計的電路單元。降低開關電容電路的功耗可以極大的降低整個SOC系統的功耗。傳統的設計方法著眼于同時優化開關電容電路中的運算跨導放大器(OTAOperationalTansconductanceAmplifier)的功耗和閉環的建立特性(見文獻Silveira，F.andFlandre，D，“OperationalAmplifierPowerOptimizationforaGivenTotal(SlewingplusLinear)SettlingTime”inProc.15thSymposiumonIntegratedCircuitsandSystemsDesign，Pages.247-253Sept.9-142002.)。采用雙采樣技術可以在不影響電路建立特性的前提下把開關電容電路的采樣時鐘頻率提高一倍(見文獻PaulJ.Hurst，“DoubleSamplingInSwitched-CapacitorDelta-SigmaA/DConverters”inProc.IEEEInternationalSymposiumonCircuitsandSystems，NewOrleans，LAUSA，pp.902-905，May.1-3，1990.)。文獻(P.S.Cusinato，F.Baschirotto，A.，“Reducingthepowerconsumptioninhigh-speed/splSigma//splDelta/bandpassmodulators”，IEEETransactionsonCircuitsandSystemsIIAnalogandDigitalSignalProcessing，Vol.48，pp.952-960，2001.)根據開關電容電路工作的時鐘相位，結合自適應偏置技術降低電路功耗。開關運放技術采用具有開/關兩個狀態的放大器取代MOSFET開關電路，非常適合低電源電壓工作，進而具有較小的電路功耗(見文獻A.BaschirottoandR.Castello，“A1VCMOSfully-differentialswitched-opampbandpasssimga-deltamodulator”inProc.23rdEuropeanSolid-StateCircuitsConference，Southampton，UK，Sept.16-18，1997.)。基本的開關電容電路單元包括開關電容放大器(Switched-CapacitorAmplifier)和開關電容積分器(Switched-CapacitorIntegrator)(見文獻BehzadRazavi，DesignofAnalogCMOSIntegratedCircuits.NYMcGraw-HillInc.，2001.)。以下電路分析將主要對采用直流電源(DCPDirect-CurrentPower)供電的開關電容放大器電路(DCPSC放大器)進行說明，如圖1所示。其中電路中的MOSFET開關S1、S2和S3由雙相不交疊時鐘信號CK1和CK2控制，如圖2所示，此雙向不交疊時鐘信號由電路外部周期為T的時鐘信號CK經雙相不交疊時鐘信號產生電路產生。DCPSC放大器直接采用傳統的DCP電源供電，見圖1，其工作原理可以簡單的描述為在電路采樣相位(CK1)，MOSFET開關S1和S2閉合，開關S3打開，電路節點XDC和YDC電壓由OTA放大器的負輸入端點連接到“虛地”；在電路的放大相位(CK2)，MOSFET開關S3閉合，開關S1和S2打開，在電路采樣階段存儲在電容C1上的電荷全部轉移到電容C2。因此，輸入信號Vin在電路的輸出端被放大到原來的倍。
發明內容本發明專利提出的采用交流電源(ACPAlternative-CurrentPower)供電的開關電容電路技術，充分利用了開關電容電路工作時的特點，直接采用ACP電源給開關電容放大器(ACPSC放大器)供電，在電路結構和電路電路優化方法上區別于傳統的DCPSC放大器。如圖2所示，ACP電源信號與CK2信號同步，在開關電容電路處于采樣相位(CK1)，OTA外部電容網絡負載相對于放大相位(CK2)較小，所以ACP電源信號處于低電平節能狀態(powerOFF)；當電路進入放大相位，ACP電源信號相應的處于正常工作電平狀態(powerON)。其中，為了保證可以取得和DCPSC放大器相同的建立特性，ACP電源處于正常工作電源的持續時間(tON)設定為與CK2時鐘信號的脈沖寬度相同，以保證足夠的電路建立時間(ts)；同時，ACP電源在低電平節能狀態和正常工作電平狀態轉換時存在狀態轉換時間，TR和TF，在我們的分析中，假設TR＝TF。如果直接采用ACP電源對DCPSC放大器供電，則當ACP電源處于低電平節能狀態時，由于OTA電路不能正常工作，導致節點XDC的電壓不能由OTA負輸入引腳連接到“虛地”，造成電路工作異常。本發明提出的ACPSC放大器電路如圖3(a)所示，相對與圖1中的DCPSC放大器電路，為了把電容網絡和采用ACP供電并處于節能狀態OTA隔離開，電路增加了兩個MOSFET開關SI1和SI2。在采樣相位(CK1)，ACP電源信號處于低電平節能狀態，開關S1和S2閉合，開關S3打開。同時開關SI1閉合，節點XAC被直接連接到電路的地線端；開關SI2打開，保證放大器的輸出電壓Vout不會受到處于節能狀態的OTA輸出端點的影響。ACPSC放大器處于采樣相位的等效電路如圖3(b)所示，在這個階段存儲在電容C1上的電荷為，ACPSC放大器處于放大相位(CK2)的等效電路如圖3(c)所示，這與DCPSC放大器處于放大相位的等效電路相同。此時，開關SI2閉合，同時開關SI1打開，ACP電源信號處于正常工作電平狀態，電路節點XAC的電壓由處于正常工作狀態的OTA負輸入端點連接到電路的“虛地”。在此過程中，從電容C1轉移到電容C2上的電荷為，因此可以得到與DCPSC放大器相同的電壓增益，AACPSC=C1C2---(3)]]>本發明的特征在于它含有開關S1，它的一端與Vin端相連，Vin端為采樣或放大信號輸入端；開關S3，它的一端與上述開關S1的另一端相連，上述開關S3的另一端接地；電容C1，它的一端與上述開關S1的另一端相連；放大器，用OTA表示，它的用XAC表示的負輸入端與上述電容C1的另一端相連，正輸入端接地，電源端輸入ACP即交流電源信號，該信號與用CK2表示的放大時鐘信號同步且兩者脈寬相等；設TR、TF分別為在采樣相位下交流電源處于低電平節能狀態時與在放大相位下交流電源處于正常工作狀態時的狀態轉換時間，且TR＝TF；開關SI2，它的一端接上述放大器的輸出端，上述開關SI2的另一端是用YAC表示的放大信號輸出端，Vout時輸出信號；電容C2，它的兩端分別與上述放大器的負輸入端以及放大信號輸出端相連；開關S2，它與上述電容C2并聯；開關SI1，它并聯于上述放大器的輸入端；在采樣時，開關S1、S2、SI1閉合，開關S3，SI2打開；在采樣時，開關S1、S2、SI1打開，開關S3，SI2閉合。通過以上的電路分析，可以發現ACPSC放大器可以實現和DCPSC放大器相同的電路功能，同時由于ACPSC放大器在電路處于采樣階段把能耗最大的電路元件OTA的電源關閉，使得ACPSC放大器相對于DCPSC放大器有很大的功耗優勢。如果ACP電源的狀態轉換時間TR足夠短，那么采用ACPSC電路技術后可以取得的最大的節能效率表示為，本發明的有益效果是與已有DCPSC放大器電路技術比較，本發明可以在取得相同建立特性的前提下，ACPSC放大器電路功耗的降低高達40％。同時電路實現比較簡單。與其他低功耗開關電容電路設計方法比較，本發明提出的ACPSC電路技術存在與數字電路低功耗設計方法相協調，形成統一的SOC低功耗電路設計方法的潛力。圖1.采用直流電源(DCP)供電的開關電容放大器電路圖；圖2.雙相不交疊時鐘信號CK1，CK2和ACP電源時序圖a時鐘信號CK1，b時鐘信號CK2，c交流電源信號ACP；圖3.ACPSC放大器電路結構圖a電路圖和隔離開關SI1和SI2，b采樣相位等效電路，c放大相位等效電路；圖4.ACPSC放大器電路瞬態輸入輸出波形圖aVin和Vout波形，b一次完整的信號轉換波形；圖5.ACPSC放大器和DCPSC放大器瞬態電源電流Idd波形的比較圖；圖6.不同建立精度條件下ACPSC放大器歸一化建立時間與ACP信號歸一化轉換時間TR/F關系圖。具體實施例方式ACPSC電路技術采用交流電源ACP供電，ACP電源與雙相不交疊時鐘信號CK1，CK2配合。當ACPSC電路工作在采樣相位(CK1)，ACP電源進入低電平節能狀態，使耗能器件OTA進入低功耗狀態，達到減小能量消耗的目標；當ACPSC電路工作在信號處理相位(CK2，放大相位)，ACP電源進入正常工作電平狀態，OTA開始正常工作，進行信號處理。ACP電源進行狀態轉換需要時間為TR。采用ACPSC電路技術設計開關電容電路，在電路結構上需要增加隔離開關。這些開關的作用是保證當電路工作在采樣相位時，能夠把電路節點XAC的電壓確定在“虛地”，同時保證處于低功耗狀態的OTA輸出不影響輸出電路節點YAC的電平。從而保證了ACPSC電路技術滿足電荷守恒定律，可以實現和DCPSC電路技術相同的電路功能。為了比較ACPSC電路技術相對于DCPSC電路技術的節能效果，我們采用CSMC5-V0.6μm工藝，使用電路仿真工具HSPICE對兩種電路結構進行了仿真比較分析。我們仍然主要以ACPSC放大器和DCPSC放大器為例，最后也給出了對ACPSC積分器和DCPSC積分器的功耗的仿真結果。在電路仿真中，OTA電路采用折疊共源—共柵(foldedcascode)結構，輸入信號Vin是峰峰值為1V，頻率為20KHz的正弦信號。外部參考時鐘信號是占空比為50％，頻率為200KHz的方波信號，用于產生同頻率的雙相不交疊時鐘信號CK1和CK2。ACP電源信號是頻率為200KHz梯形波信號，其中狀態轉換時間TR為0.25μs。所有仿真電路的輸出負載電容為10pF。ACPSC放大器的瞬態仿真輸出波形如圖4(a)所示。圖4(b)所示是ACPSC放大器一次完整的信號轉換波形。從電路仿真波形可以很明顯的看到，ACPSC放大器可以很好的滿足開關電容電路放大器時序的要求。圖5所示為ACPSC放大器和DCPSC放大器瞬態電源電流Idd波形的比較。當ACP電源處于低電平節能狀態時，ACPSC放大器的電源電流i(ACP)遠小于DCPSC放大器電源電流i(DCP)。當ACP電源從低電平狀態開始向高電平狀態轉換時，i(ACP)開始增大，并在放大相位時鐘信號CK2的上升沿到來前建立到與i(DCP)相當接近的數值。保證了ACPSC放大器在滿足電路建立特性的前提下具有相對于DCPSC放大器較小的功耗。ACPSC放大器和DCPSC放大器瞬態仿真平均功耗結果如表1所示，對應的積分器電路的仿真結果同樣在表1中比較。表1ACPSC放大器電路和DCPSC放大器電路瞬態仿真平均功耗比較在公式(4)中，我們假設TR足夠小。但是TR的取值對電路的建立特性有很大的影響。因為TR越小，雖然可以節省更多的能量，但是需要更多的時間裕量保證OTA電路滿足特定的建立精度要求。所以在采用ACPSC電路技術設計低功耗開關電容電路單元時，存在對電路節能效果和建立特性折中考慮的問題，如圖6所示。圖6中，在不同建立精度條件下所有的建立時間都是被相同條件下DCPSC放大器建立時間歸一化后的結果，圖示中的橫坐標為ACP電源信號歸一化轉換時間TR/T。權利要求1.開關電容電路中用交流電源供電的放大器，其特征在于，它含有開關S1，它的一端與Vin端相連，Vin端為采樣或放大信號輸入端；開關S3，它的一端與上述開關S1的另一端相連，上述開關S3的另一端接地；電容C1，它的一端與上述開關S1的另一端相連；放大器，用OTA表示，它的用XAC表示的負輸入端與上述電容C1的另一端相連，正輸入端接地，電源端輸入ACP即交流電源信號，該信號與用CK2表示的放大時鐘信號同步且兩者脈寬相等；設TR、TF分別為在采樣相位下交流電源處于低電平節能狀態時與在放大相位下交流電源處于正常工作狀態時的狀態轉換時間，且TR＝TF；開關SI2，它的一端接上述放大器的輸出端，上述開關SI2的另一端是用YAC表示的放大信號輸出端，Vout是輸出信號；電容C2，它的兩端分別與上述放大器的負輸入端以及放大信號輸出端相連；開關S2，它與上述電容C2并聯；開關SI1，它并聯于上述放大器的輸入端；在采樣時，開關S1、S2、SI1閉合，開關S3，SI2打開；在采樣時，開關S1、S2、SI1打開，開關S3，SI2閉合。全文摘要開關電容電路中用交流電源供電的放大器，屬于開關電容電路
技術領域：
，其特征在于它在傳統的用直流電源供電的開關電容放大器中，在放大器的輸入端并聯一個采樣時閉合、放大時打開的開關，又在放大器的輸出端串連了一個采樣時打開、放大時閉合的另一個開關，同時使放大器采用與放大相位時的放大時鐘信號同步且兩者脈沖寬度相等的交流電源信號作為電源輸入，又保持交流電源在采樣相位下處于低電平節能狀態時與放大相位下處于正常工作狀態時各自的狀態轉換時間盡可能小而且兩者相等。由于它在電路處于采樣階段把能耗最大的電路元件即放大器關閉，因而相對于開關電容電路中用直流電源供電的放大器具有低功耗的優勢。文檔編號H03F3/45GK1658495SQ20051001138公開日2005年8月24日申請日期2005年3月4日優先權日2005年3月4日發明者喬飛,楊華中,汪蕙申請人:清華大學