混頻器電路的制作方法

專利名稱：混頻器電路的制作方法
技術領域：
本發明涉及一種混頻器電路，該電路包括用于對輸入射頻信號進行下變換的下變換混頻組件。本發明同樣涉及一種包含該混頻器電路的接收機電路、設備和芯片。此外，本發明還涉及一種在混頻器電路中使用的方法。
背景技術：
特別地，在RF接收機中可以使用混頻器電路，其中該混頻器電路具有用于對射頻(RF)信號執行下變換的下變換混頻組件。
為了進行說明，在圖1中給出了關于示范性的模擬直接變換接收機10的框圖。
所描述的接收機10包括用于對所接收的RF信號進行放大的低噪聲放大器(LNA)11、用于對經過放大的RF信號進行下變換的混頻器12、用于對經過下變換的信號進行處理的模擬信號處理組件13、用于將經過處理的模擬信號轉換成數字信號的模數轉換器(ADC)14、以及用于對數字信號進行進一步處理的數字信號處理組件(DSP)15。為了處理經過下變換的模擬信號，模擬信號處理組件13包含了N階低通濾波器(LPF)、模擬增益控制器(AGC)、直流(DC)偏移消除器等等。為了處理數字信號，DSP15包含了抽取級、LPF等等。DSP15的輸出則構成了數字基帶(BB)輸出。
接收機10可以整合到例如移動終端16中，以便接收和處理移動通信網絡傳送的RF信號。
圖2是圖1中接收機的前端的一種簡明實施方式的示意電路圖。圖2的電路包含了具有LNA 11的RF放大器21、作為混頻器12的吉爾伯特單元22、以及作為模擬信號處理組件13的模擬基帶濾波器的兩個LPF級25、27。此外，在這里還可以改用更高階的LPF，而不是所描述的二階LPF25、27。
LNA 11包括兩個輸入端和兩個輸出端。該LNA 11對接收到的RF信號RF IN進行放大，并且輸出作為電壓Urf+和Urf-的放大信號。LNA 11的輸出端與吉爾伯特單元22中的下變換混頻組件23的兩個信號輸入端相連。而所述混頻組件23經由兩個附加輸入端來接收交替的本地振蕩器信號LO+和LO-，這兩個信號能對輸入的射頻信號RF IN進行下變換。最終得到的基帶信號將會作為電壓Ubb+、Ubb-并且經由相應的輸出端而被輸出。另外，在吉爾伯特單元22的內部，所述混頻組件23的輸出還與混頻器負載24相連。
混頻組件23的第一輸出端經由第一LPF級25的第一輸入端以及電阻器R3a而與第一LPF級25中的運算放大器26的第一輸入相連，所述運算放大器26的第一輸出則與第一LPF級25的第一輸出端相連。此外，在運算放大器26的第一輸入和第一輸出之間，處于一條支路(hand)上的電容器C1a與處于另一條支路上的電阻器R1a以彼此并聯的方式布置。
混頻組件22的第二輸出端經由第一LPF級25的第二輸入端以及電阻器R3b而與運算放大器26的第二輸出相連，所述運算放大器26的第二輸出則與第一LPF級25的第二輸出端相連。此外，在運算放大器26的第二輸入與第二輸出之間，處于一條支路上的電容器C1b與處于另一條支路上的電阻器R1b以彼此并聯的方式布置。
第一LPF級25的第一輸出端經由第二LPF級27的第一輸入端以及電阻器R4a而與第二LPF級27中的運算放大器28的第一輸入相連，所述運算放大器28的第一輸出則與第二LPF級27的第一輸出端相連。在運算放大器28的第一輸入和第一輸出之間，處于一條支路上的電容器C2a與處于另一條支路上的電阻器R2a以彼此并聯的方式布置。
第一LPF級25的第二輸出端經由第二LPF級27的第二輸入端以及電阻器R4b而與運算放大器28的第二輸入相連，所述運算放大器28的第二輸入則與第二LPF級27的第二輸入端相連。在運算放大器28的第一輸入與第一輸出之間，處于一條支路上的電容器C2b與處于另一條支路上的電阻器R2b以彼此并聯的方式布置。
這兩個LPF級25、27對從吉爾伯特混頻器22接收的基帶信號Ubb+以及Ubb-執行二階低通濾波處理。而最終得到的低通濾波的基帶信號則被轉發到圖1的模數轉換器14。
與超外差架構之類的其他變換架構相比，通過實施這種具有直接轉換架構的接收機，可以實現更為廉價的優點，這是因為在直接變換中不需要用于中頻(IF)的昂貴的帶通濾波器組件。
此外，如果將接收機作為片上系統(SoC)解決方案加以實現，也就是在單個芯片上實現接收機組件，那將是非常有利的。出于成本、大小以及其他原因，對這種SoC解決方案而言，使用深亞微米互補金屬氧化物半導體(CMOS)技術將會是非常有吸引力的。
然而，在使用深亞微米CMOS的實施方案時必須對閃爍噪聲加以考慮，由于這種噪聲與頻率成反比，因此也將其稱為1/f噪聲。特別地，在例如全球移動通信系統(GSM)的第二代(2G)系統中，閃爍噪聲尤其是一個疑難問題，而在第三代(3G)系統中，雖然程度有所下降，但是所述閃爍噪聲仍舊是一個問題。這個噪聲問題是隨著需要低供電電壓的現代和未來的CMOS技術而增長的。隨著供電電壓的降低，噪聲也會降低。此外，對較低的供電電壓來說，它所具有的一個附加難點是線性度。由于閾值和飽和電壓在供電電壓很低的情況下會消耗供電電壓范圍的較大部分，因此，與較高的供電電壓相比，在供電電壓較低的時候，線性度將會更差。由此，在未來的低電壓處理中，傳統的直接變換接收機愈發地難以實現。
就線性度和噪聲而言，對于直接變換接收機來說一個重要且最為苛刻的組件就是混頻器。常規的直接變換接收機包含的用于混頻器的無源負載由電阻器和電容器組成，以便提供適當的信號增益以及為干擾提供一階衰減。為預期的增益、預期的噪聲以及預期的線性度來設計無源混頻器負載是非常困難的，因為這些因素全都通過混頻組件以及負載阻抗的偏置電流而被聯系在了一起。因此，在用很低的供電電壓進行操作的現代的CMOS架構中，常規的混頻器結構具有相當嚴重的噪聲和線性度問題。
在直接變換接收機中，通過將基于雙極性互補金屬氧化物半導體(BiCMOS)的芯片用于苛刻的RF和基帶塊，可以避免出現噪聲問題。
因此，一般來說，直接變換接收機中諸如DSP之類的數字基帶組件是通過使用CMOS技術來實現的。與此相反，在直接變換接收機中，包括LNA、混頻器以及模擬基帶信令處理組件在內的RF組件通常是使用BiCMOS技術或是其他針對模擬量的半導體工藝來實現的。這樣一來，完整的接收機通常是使用至少兩個用于RF和數字基帶的獨立芯片來實現的，而這將會提高制造成本。

發明內容
本發明的一個目的是提供一種替換的混頻器電路。特別地，本發明的一個目的是提供一種能在不增大閃爍噪聲的情況下實現足夠的混頻器線性度的混頻器電路。
由此在這里提出了一種混頻器電路，該電路包括用于對輸入射頻信號進行下變換的下變換混頻組件以及有源的混頻器負載電路。這個有源混頻器負載電路與下變換混頻組件的輸出端相連。所述有源混頻器負載電路包括有源混頻器負載以及調制裝置，所述調制裝置用于對有源混頻器負載產生的閃爍噪聲進行調制，使之遠離下變換混頻組件輸出的信號所在的信號波段。
此外，在這里還提出了一種用于接收射頻信號以及提供相應的下變換信號的接收機電路、芯片和設備，并且這其中的每一個都包含了所提出的混頻器電路。
最后，在這里還提供了一種使用在包含下變換混頻組件以及有源混頻器負載電路的混頻器電路中的方法。所提出的方法包括借助下變換混頻組件來對接收到的射頻信號執行下變換處理。此外，所提出的方法還包括借助有源混頻器負載電路的有源混頻器負載來控制下變換混頻組件的輸出電壓。另外，所提出的方法還包括對有源混頻器負載產生的閃爍噪聲進行調制，使之遠離下變換射頻信號的信號波段。
本發明基于這樣一種考慮，那就是相較于無源混頻器負載，有源混頻器負載更適合混頻器電路，對低電壓應用來說則更是如此。在為了實現預期性能而對混頻器進行設計的過程中，尤其是在優化電壓增益和凈空高度進而優化線性度的過程中，有源混頻器負載將會提供較大的自由度。如果在混頻器電路中使用有源混頻器負載，那么可以將共模(CM)阻抗與差分阻抗相分離，并且可以以彼此獨立的方式分別將所述阻抗設計成低阻抗和高阻抗。而對無源負載來說，這些因素都是聯系在一起的。
如果用有源混頻器負載來取代常規混頻器電路中的無源混頻器負載，那么由于采用了有源混頻器負載，因此，對附加噪聲、尤其是附加閃爍噪聲而言，該噪聲將會成為存在于下變換信號的信號波段，例如GSM的基帶中的問題。因此，在這里附加建議對有源混頻器負載的閃爍噪聲進行調制，使之遠離信號波段。
此外，與包含無源混頻器負載的混頻器電路相比，本發明還具有一個優點，那就是有源混頻器負載能夠實現更好的混頻器線性度，也就是更高的三階截取點(IIP3)。此外，本發明還允許使用有源負載控制來對混頻器電路輸出節點的共模電壓進行控制。
與簡單有源混頻器負載技術相比，本發明的優勢在于降低了有源混頻器負載所添加的閃爍噪聲，這是因為所提出的調制裝置能夠從信號波段中移除閃爍噪聲。而信號波段中的低噪聲電平則是使用調制技術實現的，并且這其中不需要使用低噪聲處理來降低閃爍噪聲。
所提出的調制并未降低下變換混頻組件自身所產生的閃爍噪聲。但是，由于線性度改善，因此可以降低混頻組件的偏置電流，由此也可以額外地降低這個噪聲。
由于噪聲是通過調制而從信號波段中被移除的，因此，我們可以使用CMOS技術或是別的“有噪聲的”半導體技術，尤其是深亞微米半導體技術而在某個芯片中實現具有足夠的混頻器性能的混頻器電路。由此，本發明為關于下變換混頻組件以及例如借助亞微米CMOS技術實現的后續基帶處理組件之間的接口的問題提供了一種解決方案。這樣一來，本發明能夠使用具有很低的供電電壓的現代深亞微米半導體工藝來實現一個完整的接收機，尤其是實現一個具有SoC解決方案類型的完整接收機。
舉例來說，所述調制裝置可以包括切換部件。在現有技術中，例如對求和增量調制器以及儀器用放大器而言，切換或斬波技術在模擬電路方面的應用是公知的。此外，在美國專利6,125,272中同樣描述了切換技術在接收機中的應用，但是在該文獻中，切換技術并沒有與有源混頻器負載結合使用。
下變換混頻組件可以進行適配，以便對射頻電流模式信號或射頻電壓模式信號執行下變換處理。
所提出的混頻器電路可以在使用了數字或模擬半導體技術的RF電路中實現。特別地，該電路非常適合單純的亞微米數字CMOS工藝，并且在該工藝中是沒有任何附加處理選項的。
舉個例子，所提出的混頻器電路可以在直接變換接收機或是任何IF接收機中使用，其中舉例來說，所述IF接收機可以是低IF接收機或外差接收機等等。此外，對其中實現了所提出的混頻器電路的接收機而言，該接收機可以歸屬于任何類型的無線電系統。
特別地，所提出的設備可以是這樣一個設備，其中該設備包含了使用所提出的混頻器電路的接收機。舉例來說，該設備可以是移動終端，也可以是無線電通信網絡的網絡部件。


通過結合附圖來考察下文中的詳細描述，可以清楚了解本發明的其他目標和特征。
圖1是可以實施本發明的常規的直接變換接收機的框圖；圖2是對圖1中的直接變換接收機的RF和模擬前端的常規實施細節進行顯示的示意性電路圖；圖3是對根據本發明的直接變換接收機的RF和模擬前端的實施方式進行顯示的示意性電路圖；圖4是描述根據本發明的接收機的操作的流程圖；以及圖5是描述根據本發明的混頻器的切換式有源負載的實施例的示意性電路圖。
具體實施例方式
作為實例，本發明是在上文中參考圖1介紹的直接變換接收機10中實施的。
圖3描述了圖1中的接收機10的RF和模擬前端的細節，其中該接收機使用了根據本發明的混頻器電路的一個實施例。
圖3的電路包括混頻器電路31、第一LPF級35以及第二LPF級37。
混頻器電路31包括兩個輸入端，并且這兩個輸入端與圖1中的LNA11的輸出端相連。在混頻器電路31的內部，這些輸入端經由跨導部件GM32以及混頻組件33而與混頻器電路31的輸出端相連。所述混頻組件33則包括用于接收交替的本地振蕩器信號LO+和LO-的附加輸入端。此外，有源混頻器負載電路34也與混頻組件33的輸出端相連。
混頻器電路31的第一輸出端經由第一LPF級35的第一輸入端而與第一LPF級35中的運算放大器36的第一輸入相連，并且該運算放大器36的第一輸出與第一LPF級35的第一輸出端相連。在運算放大器36的第一輸入和第一輸出之間，處于一條支路上的電容器C1a與處于另一條支路上的電阻器R1a以彼此并聯的方式布置。
混頻器電路31的第二輸出端經由第一LPF級35的第二輸入端而與運算放大器36的第二輸入相連，并且該運算放大器36的第二輸出與第一LPF級35的第二輸出端相連。在運算放大器36的第二輸入與第二輸出之間，處于一條支路上的電容器C1b與處于另一條支路上的電阻器R1b以彼此并聯的方式布置。
第一LPF級35的第一輸出端經由第二LPF級37的第一輸入端以及電路器R4a而與第二LPF級37中的運算放大器38的第一輸入相連，并且該運算放大器38的第一輸出與第二LPF級37的第一輸出端相連。在運算放大器38的第一輸入和第一輸出之間，處于一條支路上的電容器C2a與處于另一條支路上的電阻器R2a以彼此并聯的方式布置。
第一LPF級35的第二輸出端經由第二LPF級37的第二輸入端以及電阻器R4b而與運算放大器38的第二輸入相連，并且該運算放大器38的第二輸出與第二LPF級37的第二輸出端相連。在運算放大器38的第一輸入與第一輸出之間，處于一條支路上的電容器C2b與處于另一條支路上的電阻器R2b以彼此并聯的方式布置。
由于LPF級35、37中的電容器C1a、C1b、C2a、C2b以及電阻器R1a、R1b、R2a、R2b、R4a、R4b的排列與圖2的LPF級25、27中的排列是相同的，因此在這里使用了相同的參考符號。
最后，第二LPF級37的兩個輸出端連接到圖1的接收機10的模數轉換器14。
在所給出的實施例中，接收機10是作為SoC解決方案來實現的，也就是說，圖1和3所示的接收機10的所有組件都整合在單個的深亞微米CMOS芯片39上。
現在將參考圖4來對包含圖3所示的RF和模擬前端的圖1所示的接收機的操作進行說明。
首先，接收到的RF電壓模式信號RF輸入將會由LNA11進行放大。接著，經過放大的RF電壓模式信號RF IN將會有跨導部件32轉換成RF電流模式信號Irf+和Irf-。所述跨導部件32則可以包括用于此目的的一個或兩個晶體管。
然后，RF電流模式信號Irf+和Irf-由混頻組件33借助交替的本地振蕩器信號LO+和LO-下變換到基帶。并且所述混頻組件33可以包含用于此目的的下變換晶體管。
有源混頻器負載電路34對混頻組件33輸出的電流模式基帶信號Ibb+和Ibb-進行測量，并且將輸出電壓保持在某個預期值。在下文中將會參考圖5對有源混頻器負載電路34的設計和操作進行更詳細的描述。
現在，差分電流模式基帶信號Ibb+和Ibb-將被饋送到模擬基帶處理部分13，以便進行進一步的處理。而電流模式接口則會在線性度方面提供附加的優點。模擬基帶處理包括借助圖3所示的兩個LPF級35、37來執行二階低通濾波。然后，經過低通濾波的信號由ADC14轉換到數字域中，并且在接收機輸出這些作為數字基帶輸出的數字基帶信號之前，DSP15還會對這些數字基帶信號進行進一步處理。
圖5是顯示圖3中的混頻器電路31所具有的有源混頻器負載電路34的細節的圖示。
混頻器電路31中的混頻組件33及其與有源混頻器負載電路的連接是用虛線表示的。如上文中參考圖3和圖4所述，混頻器電路31接收作為輸入信號的RF電流模式信號Irf+和Irf-，以及附加的本地振蕩器信號LO+和LO-。
如參考圖3所描述的那樣，混頻器電路31的輸出端在一個支路上與第一LPF級35相連。在圖5中，提供給第一LPF級35的信號稱為Outp和Outn。因此，在圖3的實施例中，信號Outp和Outn對應于電流模式基帶信號Ibb+和Ibb-。在另一個實施例中，圖5的信號Outp和Outn也可以是提供到后續LPF級的電壓模式信號，而這取決于混頻器電路與后續LPF級的連接類型。
此外，混頻器電路31的兩個輸出端還與運算放大器51的相應輸入端相連。并且在運算放大器51的第三輸入上提供了一個共模參考電壓VCMREF。運算放大器51的輸出與兩個晶體管T1、T2的相應門極相連。而所述運算放大器51以及晶體管T1、T2則構成了實際的有源混頻器負載。
另外，混頻器電路31的第一輸出端可以經由第一切換部件S1以及第一晶體管T1而與接地Gnd相連。而混頻器電路31的第一輸出端則可以經由第二切換部件S2以及第二晶體管T2而與接地Gnd相連。
此外，混頻器電路31的第二輸出端可以經由第三切換部件S3以及第一晶體管T1而與接地Gnd相連。而混頻器電路31的第二輸出端則可以經由第四切換部件S4以及第二晶體管T2而與接地Gnd相連。
與之相反，在常規的有源混頻器負載中，混頻組件的第一輸出端是經由第一晶體管固定接地的，而混頻組件的第二輸出端則是經由第二晶體管固定接地的。
在圖5的有源混頻器負載電路中，其中包含了切換部件S1～S4，以便移除實際的有源混頻器負載51、T1、T2所產生的閃爍噪聲。為此目的，切換部件S1、S4與切換部件S2、S3將會以交替方式閉合。在圖5中，用于切換部件S1和S4的控制信號是用Pch表示的，而用于切換部件S2和S3切換的互補控制信號在圖5中則是用xpch表示的。借助這種切換操作，可以確保對有源混頻器負載電路34的閃爍噪聲進行調制，使之離開基帶并且到達一個圍繞在切換頻率周圍的波段。這樣則可以避免常規有源混頻器負載的閃爍噪聲問題。
由于借助調制而從信號中移除了噪聲，因此，基于CMOS的芯片可以用于實現混頻器電路。
由此，本實施例為關于直接變換接收機中的下變換混頻器電路31以及借助亞微米CMOS技術實現的后續基帶處理組件之間接口的重要問題提供了一種解決方案。此外，本發明有助于實現SoC實施方式，并且提高了整合RF部分以及使用CMOS技術的數字基帶的可能性。由于使用了單個芯片來替換用于RF部分以及用于基帶部分的兩個芯片，因此，所述SoC解決方案能夠實現較低的制造成本。
本實施例并未觸及閃爍噪聲以及實際信號下變換晶體管失配。而上述文獻US6,125,272則描述了一種用于補償混頻組件的下變換晶體管失配以及改善混頻組件的最終二階非線性度(IIP2)的可能性，該文獻則可以與本實施例相結合。
應該指出的是，所描述的實施例僅僅構成的是本發明的多種可行性實施例中的一種。
權利要求
1.一種混頻器電路(31)，其中包括下變換混頻組件(33)，用于對輸入的射頻信號(Irf+、Irf-)執行下變換處理；與所述下變換混頻組件(33)的輸出端相連的有源混頻器負載電路(34)，其中所述有源混頻器負載電路(34)包括有源混頻器負載(51，T1，T2)以及調制裝置(S1～S4)，所述調制裝置用于對所述有源混頻器負載(51，T1，T2)產生的閃爍噪聲進行調制，使之遠離所述下變換混頻組件(33)輸出的信號(Ibb+，Ibb-)的信號波段。
2.根據權利要求1的混頻器電路(31)，其中所述調制裝置包括多個切換部件(S1～S4)。
3.根據權利要求2的混頻器電路(31)，其中所述有源混頻器負載包括第一晶體管(T1)、第二晶體管(T2)以及運算放大器(51)，其中所述下變換混頻組件(33)的第一輸出端與所述運算放大器(51)的第一輸入相連，其中所述下變換混頻組件(33)的第二輸出端與所述運算放大器(51)的第二輸入相連，其中在所述運算放大器(51)的參考共模電壓輸入上施加了一個參考共模電壓(VCMREF)，而所述運算放大器(51)的輸出則以并聯方式與所述第一晶體管(T1)以及所述第二晶體管(T2)的相應門極相連，并且其中所述切換部件(S1～S4)被安排為一方面交替地將所述下變換混頻組件(33)的所述第一輸出端經由所述第一晶體管(T1)、所述下變換混頻組件(33)的所述第二輸出端經由所述第二晶體管(T2)與接地(Gnd)相連，另一方面交替地將所述下變換混頻組件(33)的所述第一輸出端經由所述第二晶體管(T2)、所述下變換混頻組件(33)的所述第二輸出終端經由所述第一晶體管(T1)而與接地(Gnd)相連。
4.根據權利要求1～3中任何一個權利要求的混頻器電路(31)，其中所述下變換混頻組件(33)被適配成對射頻電流模式信號執行下變換處理。
5.根據權利要求1～3中任何一個權利要求的混頻器電路，其中所述下變換混頻組件被適配成對射頻電壓模式信號執行下變換處理。
6.一種用于接收射頻信號并且提供相應的下變換信號的接收機電路(10)，其中該接收機電路(10)包含了依照前述任何一個權利要求的混頻器電路(31)。
7.根據權利要求6的接收機電路(10)，其中在單個芯片(16)上至少整合了所述混頻器電路(31)以及所述接收機電路(10)中至少一個被用于處理數字基帶信號的組件(15)。
8.一種芯片，該芯片至少包含了根據權利要求1～5中任何一個權利要求的混頻器電路(31)。
9.根據權利要求8的芯片，其中所述混頻器電路(31)是借助深亞微米半導體技術而在所述芯片上實現的。
10.一種設備，該設備包含了根據權利要求1～5中任何一個權利要求的混頻器電路(31)。
11.一種在混頻器電路(31)中使用的方法，其中該電路包括下變換混頻組件(33)以及有源混頻器負載電路(34)，所述方法包括借助所述下變換混頻組件(33)來對接收到的射頻信號(Irf+，Irf-)執行下變換處理；借助所述有源混頻器負載電路(34)的有源混頻器負載(51，T1，T2)來控制所述下變換混頻組件(33)的輸出電壓；以及對所述有源混頻器負載(51，T1，T2)產生的閃爍噪聲進行調制，使之遠離所述經過下變換的射頻信號(Ibb+，Ibb-)的信號波段。
全文摘要
本發明涉及一種混頻器電路31，該電路包括一個下變換混頻組件33，該組件用于對輸入射頻信號Irf+、Irf－執行下變換處理。為了改進這種混頻器電路，在這里建議其附加包含一個與混頻組件的輸出端相連的有源混頻器負載電路34。所述有源混頻器負載電路包括有源混頻器負載51、T1、T2以及調制裝置S1～S4，其中所述調制裝置被安排成對有源混頻器負載產生的閃爍噪聲進行調制，使之遠離下變換混頻組件輸出的信號Ibb+、Ibb－的信號波段。本發明同樣涉及一種包含了所述混頻器電路的接收機、芯片和設備，以及一種在所述混頻器電路中使用的方法。
文檔編號H03D7/14GK1894848SQ200480037356
公開日2007年1月10日 申請日期2004年1月22日 優先權日2004年1月22日
發明者朱西·佩克卡·泰爾瓦呂奧托, 安特蒂·呂阿, 塔爾莫·魯特薩萊南 申請人:諾基亞公司