專利名稱：降壓預充電多路復用器的制作方法
技術領域：
本發明涉及半導體集成電路器件，尤其涉及包含使用預充電節點來提高信號吞吐速度的多路復用器電路的半導體集成電路器件。
背景技術：
參考
圖1，授予Ohsawa的美國專利第5,701,095號中的現有技術的多路復用器電路100包括數據選擇電路110和NMOS預充電晶體管120。輸入數據信號A到D以及選擇信號 到 (a杠到d杠)通過偏置PMOS晶體管2-1到2-4及3-1到3-4的柵極端，來控制系統電源電勢VDD到提供輸出信號 (Q杠)的公共節點X的連接。通過設置預充電信號PRCH為高，由此將NMOS預充電晶體管120偏置為導通，公共節點X就被充電到系統接地電勢GND。在完成充電操作以后，預充電信號PRCH變為低，并且公共節點X浮置。’095專利公開了一種在低于電源電壓VDD的電平設置輸入數據信號A-D，以加速輸入數據信號A-D到公共節點X的傳送的方法。但是，’095專利沒有公開對公共節點X處預充電電勢的控制以作為加速輸入數據信號A-D到公共節點x的傳送的方法。
發明概述現有技術的多路復用器由于諸如1)公共節點上的重負載，以及2)路徑中級的深度(“級深”)等因素而為速度慢所苦。這兩個因素中每一個產生不同類型的延遲。公共節點上的重負載引起選擇輸出延遲。級深引起輸入輸出延遲。
本發明具有低輸入輸出延遲和低選擇輸出延遲。該多路復用器是帶有用于由選擇信號選通的每個輸入的單獨的下拉電路(pulldown)的公共線。公共線上的降壓預充電允許對下拉的迅速響應。
本發明的降壓預充電多路復用器顯著地降低了通過大型多路復用器的路徑延遲。該多路復用器使用具有輸入和選擇選通放電路徑的公共預充電節點。預充電電平被降低到低于全壓，以進一步減少路徑延遲。較低的預充電電壓顯著減少使公共節點到達多路復用器的經緩沖的輸出的切換點所需的時間。
此外，本發明對于給定路徑具有減少的級深，從而通過減少公共線上的負載，使用預充電/放電方法來提高路徑速度，而提供提高的操作速度。與現有技術相比，降壓預充電在預充電/放電方法上顯著提高了操作速度。
附圖簡述圖1是現有技術中已知的多路復用器電路的示意圖。
圖2是根據本發明的一個示例性實施例的多路復用器電路的示意圖。
圖3是比較在現有技術下傳播的信號與根據圖3的示例性實施例傳播的信號的電壓-時間圖。
圖4是脈寬調制器(PWM)的一個示例性實施例的示意圖。
圖5是示出根據本發明的預充電控制電路的操作的定時圖。
實現發明的最佳模式參考圖2，低預充電電壓多路復用器200的一個示例性實施例由PMOS預充電晶體管P1、第一NMOS輸入晶體管NI0、第一NMOS選擇晶體管NS0、第二NMOS輸入晶體管NI1、以及第二NMOS選擇晶體管NS1組成。輸入信號I0被耦合到第一NMOS輸入晶體管NI0的柵極端。第一輸入晶體管NI0的漏極端被耦合到公共電路節點COMMON。第一NMOS輸入晶體管NI0的源極端被耦合到第一NMOS選擇晶體管NS0的漏極端。選擇信號S0被耦合到第一NMOS選擇晶體管NS0的柵極端。第一NMOS選擇晶體管NS0的源極端被耦合到系統接地電勢GND。輸入信號I1被耦合到第二NMOS輸入晶體管NI1的柵極端。第二輸入晶體管NI1的漏極端被耦合到公共電路節點COMMON。第二NMOS輸入晶體管NI1的源極端被耦合到第二NMOS選擇晶體管NS1的漏極端。選擇信號S1被耦合到第二NMOS選擇晶體管NS1的柵極端。第二NMOS選擇晶體管NS1的源極端被耦合到系統接地電勢GND。
PMOS預充電晶體管P1的源極端被耦合到預充電電源電勢VPCHG，其柵極端被耦合到預充電控制信號CHG，而其漏極端被耦合到公共信號節點COMMON。輸出緩沖器250的輸入端被耦合到公共信號節點COMMON，而其輸出端被耦合到輸出信號OUT。在該示例性實施例中，輸出緩沖器250是倒相器。輸出緩沖器250的作用所產生的輸出信號OUT是公共信號節點COMMON上所呈現的信號的邏輯逆。系統電源電勢VDD和系統接地電勢GND被耦合到輸出緩沖器250，來為其操作供電。
將低預充電電壓多路復用器200的操作概念化為具有兩個階段預充電階段和求值階段是有用的。
在低預充電電壓多路復用器200的預充電階段期間，選擇信號S0和S1都被保持在邏輯低，這將防止第一輸入選擇晶體管NS0和第二輸入選擇晶體管NS1中的導通。預充電控制信號CHG被設為邏輯低，并將PMOS預充電晶體管偏置為導通。這導致預充電電源電勢VPCHG被耦合到公共信號節點COMMON。選擇預充電電源電勢VPCHG使之小于系統電源電勢VDD，但大于輸出緩沖器250的切換點。在該示例性實施例中，預充電電源電勢VPCHG大約是1.8伏，而系統電源電勢大約是2.85伏。在公共信號節點COMMON上的電勢到達預充電電源電勢VPCHG左右之后，預充電控制信號CHG被設為邏輯高，并將PMOS預充電晶體管偏置為關斷，從而浮置公共信號節點COMMON。一經充電，公共信號節點COMMON就保持在預充電電源電勢VPCHG左右，直至被放電，這將在以下進行解釋。
在操作的求值階段，選擇信號S0和S1中的一個信號被設為邏輯高，由此使相關聯的輸入信號(分別為I0和I1)能夠控制公共節點COMMON通過NMOS輸入晶體管NI0和NI1的放電路徑。例如，假定S0被設為邏輯高，從而將第一NMOS選擇晶體管NS0偏置為導通。公共信號節點COMMON的狀態如今取決于輸入信號I0的值。如果輸入信號I0是在邏輯高，則第一NMOS輸入晶體管NI0被偏置為導通。第一NMOS選擇晶體管NS0與第一NMOS輸入晶體管NI0的串聯組合為公共信號節點COMMON的放電提供了路徑，從而將其狀態改為邏輯低。邏輯低隨即被輸出緩沖器250倒相為輸出信號OUT上的邏輯高，這與輸入信號I0相匹配。降低的預充電電壓通過允許對下拉的快速響應，顯著減少使公共信號節點COMMON到達輸出緩沖器250的切換點所需的時間。大體而言，速度增益取決于預充電電源電勢VPCHG多接近輸出緩沖器250的切換點。
如果輸入信號I0在電路操作的求值階段期間是邏輯低，則不發生公共信號節點COMMON的下拉。公共信號節點COMMON保持在邏輯高，并且輸出信號OUT保持在邏輯低，這與I0相匹配。輸出信號OUT在概念上可被視為以很小的傳播時延匹配輸入信號I0。
本領域技術人員將能容易地意識到，通過實例化NMOS輸入晶體管與相關聯的NMOS選擇晶體管的另外的串聯組合，以擴展圖2中所示的電路，就可增加低預充電電壓多路復用器200所處理的信號個數。
在本發明的一個替換實施例中，可用替換的NMOS預充電晶體管來代替PMOS預充電晶體管P1，該替換的NMOS預充電晶體管的源極端被耦合到系統電源電勢VDD，其漏極端被耦合到公共信號節點COMMON，而其柵極端被耦合到預充電控制信號CHG。如此配置的NMOS器件將產生大約一個二極管電勢(大約0.6到0.7伏)的電壓降，這將導致公共信號節點COMMON上所呈現的預充電電勢的期望的降低。相對于PMOS預充電晶體管P1的情形，控制NMOS的操作的預充電控制信號CHG的邏輯極性將通過本領域技術人員易知的方式被倒相，以便由NMOS晶體管提供適當的開/關功能。
參考圖3，一電壓-時間圖將本發明的性能與基于現有技術的多路復用器設計相比較。降壓預充電曲線310表示根據本發明的示例性實施例的多路復用器的公共信號節點COMMON的時間-電壓特性。正常電壓預充電曲線320表示根據現有技術的公共信號節點COMMON的時間-電壓特性，其中預充電電壓等于系統電源電勢VDD。切換點電勢直線330表示輸出緩沖器250切換邏輯狀態的閾值電平。在預充電間隔340期間，兩條預充電曲線都在它們的初始值上保持恒定。但是，在求值間隔350期間，預充電曲線隨時間推移而下降。降壓預充電曲線310和正常預充電曲線320與切換點電勢直線330相交的點確定了多路復用器的輸出何時躍變到其期望值。交點之間的差由減少的延遲間隔360給出，它表示與本發明相關聯的性能提高。
圖4是使用本發明的脈寬調制器(PWM)400電路的一個示例性實施例的示意圖。脈寬調制器400由低預充電電壓多路復用器200、流控延遲鏈420、狀態機460、抽頭選擇寄存器480、預充電控制電路440、以及輸出緩沖器250組成。流控延遲鏈420還包括多個時鐘延遲元件422、以及相關聯的時鐘延遲鏈抽頭424。時鐘延遲元件422可以是本領域技術人員已知的多種信號延遲配置中的任何一種，其一個示例是串聯的兩個倒相器。在該示例性實施例中，每個時鐘延遲元件422和相關聯的時鐘延遲鏈抽頭424被實例化48次，并被串聯以產生多個延遲值作為沿流控延遲鏈420傳播的時鐘信號clk。為清楚起見，僅示出48次實例化中的一部分。
這48個延遲鏈抽頭424的實例中的每一個被耦合到低預充電電壓多路復用器200的一個輸入信號端。在圖4中，為避免混淆本發明的本質特征，僅示出輸入信號I0和輸入信號I1的耦合。狀態機460被耦合到經編碼的脈沖串輸出端，并被耦合到抽頭選擇寄存器480。抽頭選擇寄存器480被耦合到選擇信號端。在圖4中，僅示出選擇信號S0和選擇信號S1，但是實際上每一個輸入信號端都有一個選擇信號與其相關聯。基于經編碼的脈沖串輸出的值，狀態機460配置抽頭選擇寄存器480從48次實例化中選擇啟用提供時鐘信號clk的期望延遲的相關聯輸入信號的一個特定選擇信號。延遲的時鐘到達特定的選擇信號就允許公共信號節點COMMON的放電，這導致被延遲的時鐘被傳播到輸出信號OUT。
預充電控制電路440被耦合到經編碼的脈沖串輸出，并被耦合到預充電控制節點CHG。在該示例性實施例中，預充電控制電路440是多路復用器電路輸出信號OUT簡單的延遲倒相和反饋。在操作中，輸出信號OUT的上升沿信號使狀態機460使由抽頭選擇寄存器480所選擇的特定選擇信號超前，從而斷開放電路徑，并觸發預充電過程。預充電過程的啟動升高公共信號節點COMMON上的電勢，從而將輸出信號OUT返回到邏輯低，并使脈寬調制器(PWM)400電路為下一個所選擇的抽頭處的經延遲時鐘的到來作準備。以此方式產生的輸出信號OUT上的信號被稱為自定時時鐘脈沖。本領域技術人員將能容易地意識到，自定時時鐘脈沖僅需寬到足以使抽頭選擇寄存器超前即可。
參考圖5，根據本發明的預充電控制電路440的定時圖包括公共信號節點定時曲線510、輸出信號節點定時曲線520、以及預充電控制信號定時曲線530。在事件A5，起初被充到預充電電源電勢VPCHG的公共信號節點COMMON在低預充電電壓多路復用器200的操作的求值階段其間被拉到邏輯低。結果是，在與通過輸出緩沖器250的傳播延遲相關聯的時間段t1之后，輸出信號OUT從邏輯低躍變為邏輯高。注意，與輸出信號節點定時曲線520相關聯的邏輯高的值是系統電源電勢VDD。這是因為輸出緩沖器250是由系統電源電勢VDD和系統接地電勢GND供電，并且有跨度為這些電源電勢之間的電勢差的邏輯擺幅。輸出信號OUT在時間段t2由預充電控制電路440倒相并延遲，這使預充電控制信號CHG躍變到邏輯低。這使得PMOS預充電晶體管P1被偏置為導通，從而通過將COMMON耦合到預充電電源電勢VPCHG啟動了公共信號節點COMMON上的充電過程。本領域技術人員將能很容易地意識到，信號倒相是必需的，因為PMOS晶體管的操作特性使得它們在柵極端被偏置在邏輯低時進入導通，并且還使它們在其柵極端被偏置在邏輯高時被關斷。在時間段t3之后，公共信號節點COMMON充到預充電電源電勢VPCHG。在事件B5，公共信號節點COMMON的上升沿使輸出信號OUT在與通過輸出緩沖250的傳播延遲相關聯的時間段t4之后躍變為邏輯低。輸出信號OUT在時間段t5由預充電控制電路440倒相并延遲，這使預充電控制信號CHG躍變為邏輯高。這使PMOS預充電晶體管P1被關斷。公共信號節點COMMON被允許浮置，從而保持在預充電電源電勢VPCHG。公共信號節點COMMON在時間段t6繼續浮置。在時間段t6結束時，公共信號節點COMMON被拉到邏輯低，從而重新啟動在事件A5處開始的過程。
對公共信號節點定時曲線510、輸出信號定時曲線520和預充電控制信號定時曲線530的檢查證明，預充電控制電路440的操作中的新穎點是預充電定時是從脈寬調制器(PWM)400的輸出信號OUT自動生成的。
在以上說明書中，參考了本發明的特定實施例對其進行描述。但是，顯然可對本發明進行各種修改和改變，而不會偏離所附權利要求書中所述的本發明更加寬泛的精神和范圍。例如，在該示例性實施例中，一次只允許一個選擇是有效的(高)。但是，已設想一次有一個以上的選擇可以是有效的其它實施例。由此，本說明書和附圖應被視為是示例性的，而不是限制性的。
權利要求
1.一種用于選擇多個輸入信號中的一個以耦合到輸出通道的電子器件，所述電子器件包括被配置成為所述多個輸入中的每一個提供單獨路徑的單獨的下拉電路，每個下拉電路被耦合到一公共預充電節點；被耦合到每個下拉電路、并被配置成選通所述多個輸入中的每一個的選擇電路；以及被配置成為所述公共預充電節點提供電壓的預充電器件，所述電壓低于系統電壓。
2.如權利要求1所述的電子器件，其特征在于，所述公共預充電節點的電壓大于被耦合到所述公共預充電節點的電路的切換電壓。
3.如權利要求2所述的電子器件，其特征在于，所述預充電器件還包括被耦合到預充電電源電勢的PMOS晶體管，所述預充電電源電勢低于所述系統電壓。
4.如權利要求3所述的電子器件，其特征在于，所述系統電源電勢是2.85伏左右，且所述預充電電源電勢是1.8伏左右。
5.如權利要求2所述的電子器件，其特征在于，所述預充電器件還包括被耦合到所述系統電壓的NMOS晶體管。
6.一種將多個輸入信號中的一個耦合到集成電路中的輸出通道的方法，所述方法包括將具有柵極端的NMOS輸入晶體管與具有柵極端的NMOS選擇晶體管串聯地耦合，以創建下拉電路；創建多個下拉電路；通過將所述NMOS輸入晶體管的柵極端耦合到多個輸入信號之一，來將一單獨的下拉電路與該輸入相關聯；將多個選擇信號中的一個耦合到所述NMOS選擇晶體管中的一個的柵極端；將所述多個下拉電路耦合到一公共預充電節點；將PMOS預充電晶體管耦合到所述預充電節點，并耦合到預充電電源電勢，所述預充電電勢低于系統電源電勢；通過將所述PMOS預充電晶體管偏置為導通，來將所述公共節點預充到所述預充電電源電勢；響應于單個下拉電路的NMOS選擇晶體管上的有效的選擇信號、以及所述下拉電路的NMOS輸入晶體管的柵極端上所呈現的邏輯高，通過將所述單個下拉電路偏置為導通，來啟動所述公共節點的下拉。
7.一種從系統電源電壓操作、并具有輸出端的電子脈寬調制器電路，所述電路包括多路復用器，它具有多個選擇端、多個輸入端、公共預充電節點、以及被配置成為所述公共預充電節點提供電壓的預充電器件，所述電壓低于系統電源電壓；狀態機，它被耦合到所述輸出端，并被耦合到抽頭選擇寄存器，所述抽頭選擇寄存器還被耦合到多路復用器選擇端；時鐘延遲鏈，它具有多個延遲鏈元件和延遲鏈抽頭，每個延遲鏈抽頭被耦合到所述輸入端中的一個；以及預充電控制電路，它被耦合到所述預充電器件，并被耦合到所述輸出端，所述預充電控制電路被配置成通過延遲來自所述輸出端的輸出信號，調整經延遲的輸出信號的邏輯極性，并將經延遲和調整的輸出信號耦合到所述預充電器件來進行操作。
8.如權利要求7所述的電子脈寬調制器，其特征在于，所述狀態機響應于所述輸出端上的上升沿，使由所述抽頭選擇寄存器控制的選擇信號超前。
9.一種從系統電源電壓操作、并具有輸出端的電子脈寬調制器電路，所述電路包括多路復用器，它具有多個選擇端、多個輸入端、公共預充電節點、以及被配置成為所述公共預充電節點提供電壓的預充電器件，所述電壓低于系統電源電壓；狀態機，它被耦合到所述輸出端，并被耦合到抽頭選擇寄存器，所述抽頭選擇寄存器還被耦合到多路復用器選擇端，其中所述狀態機響應于所述輸出端上的上升沿，使由所述抽頭選擇寄存器控制的選擇信號超前，從而使所述公共預充電節點的下拉終止；時鐘延遲鏈，它具有多個延遲鏈元件和延遲鏈抽頭，每個延遲鏈抽頭被耦合到所述輸入端中的一個；以及預充電控制電路，它被耦合到所述預充電器件，并被耦合到所述輸出端，所述預充電控制電路被配置成通過延遲來自所述輸出端的輸出信號，調整經延遲的輸出信號的邏輯極性，并將經延遲和調整的輸出信號耦合到所述預充電器件來進行操作。
10.一種控制公共信號節點的預充電的方法，所述方法包括在具有系統電壓的脈寬調制器中，通過預充電晶體管將預充電電壓耦合到所述公共信號節點，所述預充電電壓低于所述系統電壓；以及將所述脈寬調制器的經延遲和邏輯調整的輸出信號耦合到所述預充電晶體管的柵極端。
11.一種在從系統電源電壓操作、并具有輸出端的脈寬調制器電路中創建自定時時鐘脈沖的方法，所述方法包括通過從所述系統電源電壓操作的緩沖器電路，將所述輸出端耦合到公共節點；將所述公共節點預充到低于所述系統電源電壓的電壓；響應于多個選擇信號和多個經延遲的時鐘脈沖中的一個，通過下拉對所述公共節點放電；響應于所述輸出端上的信號邊沿，使所述選擇信號超前，由此終止所述公共端的下拉；響應于所述輸出端上的信號邊沿，啟動所述公共節點的預充電；以及響應于與所述輸出端上啟動所述公共節點的預充電的信號邊沿相反方向的所述輸出端上的信號邊沿，終止所述公共節點的預充電。
12.如權利要求11所述的方法，其特征在于，所述輸出端上負責使所述選擇信號超前和啟動所述公共節點的預充電的信號邊沿是上升沿，而所述輸出端上終止所述公共節點的預充電的信號邊沿是下降沿。
13.一種用于選擇多個輸入信號中的一個以耦合到輸出通道的電子器件，所述電子器件包括用于為所述多個輸入中的每一個提供單獨路徑的單獨的下拉裝置，所述下拉裝置被耦合到一公共預充電節點；被耦合到每個所述下拉裝置、用于選通所述多個輸入中的每一個的選擇裝置；以及用于為所述公共預充電節點提供電壓的預充電裝置，所述電壓低于系統電壓。
14.如權利要求13所述的電子器件，其特征在于，所述公共預充電節點的電壓高于被耦合到所述公共預充電節點的電路的切換電壓。
15.如權利要求13所述的電子器件，其特征在于，所述預充電裝置還包括被耦合到預充電電源電勢的PMOS晶體管，所述預充電電源電勢低于所述系統電壓。
16.如權利要求15所述的電子器件，其特征在于，所述系統電源電勢是2.85伏左右，且所述預充電電源電勢是1.8伏左右。
17.如權利要求14所述的電子器件，其特征在于，所述預充電裝置還包括被耦合到所述系統電壓的NMOS晶體管。
全文摘要
一種電子器件(200)選擇多個輸入信號(I0，I1)中的一個，以耦合到輸出通道(OUT)。單獨的下拉電路為每個輸入(I0，I1)提供單獨的路徑，并被耦合到預充電到低于系統電壓的電壓的公共節點。每個下拉電路都被耦合到選擇線，以選通相關聯的輸入信號。
文檔編號H03K17/693GK1954497SQ200480033589
公開日2007年4月25日 申請日期2004年10月8日 優先權日2003年10月10日
發明者J·L·法甘, M·A·博薩德 申請人:愛特梅爾股份有限公司