專利名稱：放大電路的制作方法
技術領域：
本發明涉及放大電路。本發明特別涉及改善差動放大電路的頻率特性的技術。
背景技術：
以往，已知有放大差動輸入的輸入信號的差動放大電路(例如參照非專利文獻1)。圖4表示以往的差動放大電路的結構。第一晶體管Tr100和第二晶體管Tr102的柵極分別與非反轉輸入端子的第一輸入端子IN100和反轉輸入端子的第二輸入端子IN200連接，共用源極經由恒流源Iamp100接地。
第一晶體管Tr100和第二晶體管Tr102的漏極分別與第三晶體管Tr104和第四晶體管Tr106的漏極和柵極連接。第三晶體管Tr104和第四晶體管Tr106的共用源極被連接到電壓源V100，它們各自的柵極分別與第六晶體管Tr110和第五晶體管Tr108的柵極連接，構成電流鏡。第五晶體管Tr108和第六晶體管Tr110的共用源極被連接到電壓源V100。第六晶體管Tr110和第八晶體管Tr114的各漏極被連接到輸出端子Iout100。第五晶體管Tr108的漏極被連接到第七晶體管Tr112的漏極和柵極。第七晶體管Tr112和第八晶體管Tr114的共用源極接地，各柵極相互連接構成電流鏡。
如果正電壓經由第一輸入端子IN100施加到第一晶體管Tr100的柵極，則由于恒流源Iamp100的旁路電流，在第一晶體管Tr100中流過電流，第三晶體管Tr104的漏極和柵極的電壓下降。在第三晶體管Tr104中流過與第一晶體管Tr100相等的電流，這時的柵極電壓被設置到第六晶體管Tr110的柵極，在第六晶體管Tr110中也流過電流。第六晶體管Tr110的柵極寬度被設計為可流過第三晶體管Tr104的n倍的電流。由此，在輸出端子Iout100中出現將第一晶體管Tr100中流過的電流放大n倍的源極電流。
如果正電壓經由第二輸入端子IN200施加到第二晶體管Tr102的柵極，則由于恒流源Iamp100的旁路電流，第二晶體管Tr102中流過電流，第四晶體管Tr106的漏極和柵極的電壓下降。在第四晶體管Tr106中流過和第二晶體管Tr102相等的電流，這時的柵極電壓被設置到第五晶體管Tr108的柵極，在第五晶體管Tr108中流過和第四晶體管Tr106相等的電流。如果第七晶體管Tr112的漏極和柵極的電壓下降，則在第七晶體管Tr112中流過和第五晶體管Tr108相等的電流，這時的柵極電壓被設置在第八晶體管Tr114的柵極，第八晶體管Tr114中也流過電流。第八晶體管Tr114的柵極寬度被設計為可流過第七晶體管Tr112的n倍的電流。由此，在輸出端子Iout100中出現將第二晶體管Tr102中流過的電流放大n倍的反向電流。
非專利文獻1デビツド.ジヨンズ(David Johns)、ケン.マ一テイン(Ken Martin)共著，“アナログ.インテグレイテツド.サ一キツト.デザイン(ANALOG INTEGRATED CIRCUIT DESIGN)”、ジヨン.ワイリ一.アンド.サンズ社(John Wiley & Sons，Inc.)、1997年，p.274在以往的差動放大電路中，具有放大信號的頻率越高，增益越小的性質。圖5表示以往的差動放大電路中工作頻率和增益的關系。例如，增益g〔dB〕的差動放大電路對于小于或等于頻率f的信號可以用增益g來放大，但是對于超過頻率f的信號就成為低于增益g的放大率。即，如果在輸入信號中包含工作頻帶以往的高頻分量，則作為整體，根據輸入電壓，流過的輸入電流和輸出電流量的比(以下稱為放大效率)降低。因此，如果差動放大電路的增益設計得高，則放大效率降低，相反如果將放大效率設計得高，則必須犧牲增益的大小。
發明內容
本發明人根據以上的認識完成本發明，其目的是提高放大電路的放大的效率。
本發明的一種方式是放大電路。該放大電路對輸入信號進行放大，包括具有比目標增益小的增益的多個放大級，這些多個放大級被并聯連接，同時分擔電流的放大，通過將分別放大得到的輸出電流相加，作為整體實現所述目標增益。
按照本方式，與通過一級的放大級實現目標增益的情況相比，可以提高工作頻帶。因此，可以使包含高頻分量的信號的放大效率提高。
本發明的另一種方式也是放大電路，該放大電路對輸入信號進行放大，包括在工作頻帶中包含作為目標的高頻帶的多個放大級，這些多個放大級被并聯連接，同時分擔電流的放大，通過將分別放大得到的輸出電流相加，作為整體，以比通過一個放大級放大更高的增益來放大所述高頻帶的輸入信號。
按照本方式，可以用高增益來放大高頻分量。因此可以提高包含高頻分量的信號的放大效率。
該放大電路可以還包括輸入所述輸入信號的多個輸入級。所述多個放大級根據所述輸入信號的電壓，對所述多個輸入級中分別流過的電流進行放大。
該放大電路可以還包括輸入所述輸入信號的一個輸入級，所述多個放大級根據所述輸入信號的電壓，分割流過的電流，并分別對其進行放大。這時，與設置多個輸入級的情況相比，可以將電路面積抑制得較小。
輸入級還可以包括輸入所述輸入信號的一對差動輸入端子。所述多個輸入級根據所述輸入信號對流過的輸入電流分別進行差動放大。例如，可以將該放大電路構成為差動放大電路，這種情況下也可以至少實現上述各效果中的任意一個。
而且，以上的結構要素的任意組合，和將本發明的結構要素和表現在方法、裝置、電路等之間相互交換而作為本發明的方式也有效。
圖1是表示本發明的實施方式1的差動放大電路的結構的圖。
圖2是表示差動放大電路中工作頻率和增益的關系的圖。
圖3是表示本發明的實施方式2的差動放大電路的結構的圖。
圖4是表示以往的差動放大電路的結構的圖。
圖5是表示以往的差動放大電路中工作頻率和增益的關系的圖。
具體實施例方式
本發明的實施方式1的差動放大電路設置兩級將增益設定在最終目標增益的1/2的放大級，將放大后輸出的2系統的電流相加。如果將輸出電流相加，則最終的增益不僅達到當初的目標，而且，各放大級的頻率特性比通過一級結構的放大級來實現目標增益更好。即，與一級結構的放大電路相比，可以提高高頻帶的增益，可以提高放大效率。
圖1表示本發明的實施方式1的差動放大電路的結構。差動放大電路10主要包括作為多個差動輸入級的第一輸入級12和第二輸入級14；作為多個差動放大級的第一放大級16和第二放大級18。第一輸入級12和第二輸入級14并聯連接，第一放大級16和第二放大級18也并聯連接。第一放大級16和第二放大級18分擔電流的放大。
第一輸入級12包括n溝道MOS晶體管的第一晶體管Tr10和第二晶體管Tr12。第二輸入級14包括n溝道MOS晶體管的第九晶體管Tr30和第十晶體管Tr32。第一放大級16包括p溝道MOS晶體管的第三晶體管Tr14、第四晶體管Tr16、第五晶體管Tr18和第六晶體管Tr20，以及n溝道的MOS晶體管的第七晶體管Tr22和第八晶體管Tr24。第二放大級18包括p溝道MOS晶體管的第十一晶體管Tr34、第十二晶體管Tr36、第十三晶體管Tr38和第十四晶體管Tr40，以及n溝道的MOS晶體管的第十五晶體管Tr42和第十六晶體管Tr44。
第一晶體管Tr10和第九晶體管Tr30各自的柵極連接到非反轉輸入端子的第一輸入端子IN10。第二晶體管Tr12和第十晶體管Tr32各自的柵極連接到反轉輸入端子的第二輸入端子IN20。第一晶體管Tr10和第二晶體管Tr12的共用源極經由第一恒流源Iamp10接地。流過第一晶體管Tr10和第二晶體管Tr12的電流通過第一恒流源Iamp10被旁路。同樣，第九晶體管Tr30和第十晶體管Tr32的共用源極經由第二恒流源Iamp20接地。流過第九晶體管Tr30和第十晶體管Tr32的電流通過第二恒流源Iamp20被旁路。
第一晶體管Tr10和第二晶體管Tr12的漏極分別與第三晶體管Tr14和第四晶體管Tr16的漏極和柵極漏極。第三晶體管Tr14和第四晶體管Tr16的共用源極被連接到第一電壓源V10。第三晶體管Tr14和第六晶體管Tr20各自的柵極相互連接，構成電流鏡。第四晶體管Tr16和第五晶體管Tr18各自的柵極也相互連接，構成電流鏡。第五晶體管Tr18和第六晶體管Tr20的共用源極被連接到第一電壓源V10。第五晶體管Tr18的漏極被連接到第七晶體管Tr22的漏極和柵極。第六晶體管Tr20的漏極與輸出端子Iout10連接，同時與第八晶體管Tr24的漏極連接。第七晶體管Tr22和第八晶體管Tr24的共用源極接地，同時，各自的柵極相互連接構成電流鏡。
第九晶體管Tr30和第十晶體管Tr32的漏極分別與第十一晶體管Tr34和第十二晶體管Tr36的漏極和柵極連接。第十一晶體管Tr34和第十二晶體管Tr36的共用源極被連接到第二電壓源V20。第十一晶體管Tr34和第十四晶體管Tr40各自的柵極相互連接構成電流鏡。第十二晶體管Tr36和第十三晶體管Tr38各自的柵極也相互連接構成電流鏡。第十三晶體管Tr38和第十四晶體管Tr40的共用源極被連接到第二電壓源V20。第十三晶體管Tr38的漏極連接到第十五晶體管Tr42的漏極和柵極。第十四晶體管Tr40的漏極被連接到輸出端子Iout10，同時被連接到第十六晶體管Tr44的漏極。第十五晶體管Tr42和第十六晶體管Tr44的共用源極接地，同時各自的柵極相互連接構成電流鏡。
以下，說明本發明的實施方式1的差動放大電路10的工作。首先，在第一輸入級12中，在第一輸入端子IN10中施加正電壓時在第二輸入端子IN20中施加負電壓，所以第一晶體管Tr10被導通，第二晶體管Tr12被截止。由于第一恒流源Iamp10的旁路電流，第一晶體管Tr10的源極電壓下降，從漏極向源極流過電流。由此，施加在第一晶體管Tr10上的電壓被轉換為電流。
在第一放大級16中，由于在第一輸入級12的第一晶體管Tr10中流過電流，第三晶體管Tr14的漏極和柵極的電壓下降。第三晶體管Tr14的柵極電壓降到與第一晶體管Tr10相等的電流流過第三晶體管Tr14的值。第三晶體管Tr14的柵極電壓被設置到共用柵極的第六晶體管Tr20的柵極。根據該被設置的電壓，從第六晶體管Tr20的源極向漏極流過電流。這里，在將差動放大電路10整體的目標放大率設為n倍時，設計柵極寬度，使得第六晶體管Tr20流過第三晶體管Tr14中流過電流的n/2倍的電流。第六晶體管Tr20中流過的電流是從輸出端子Iout10流出的源極電流。
另一方面，在第二輸入級14中，在向第一輸入端子IN10施加正電壓，向第二輸入端子IN20施加負電壓時，第九晶體管Tr30被導通，第十晶體管Tr32被截止。由于第二恒流源Iamp20的旁路電流，第九晶體管Tr30的源極電壓下降，從漏極向源極流過電流。由此，施加到第九晶體管Tr30的電壓也被變換為電流。
在第二放大級18中，由于在第二輸入級14的第九晶體管Tr30中流過電流，第十一晶體管Tr34的漏極和柵極的電壓下降。第十一晶體管Tr34的柵極電壓降為與第九晶體管Tr30相等的值的電流流過第十一晶體管Tr34那樣的值。第十一晶體管Tr34的柵極電壓被設置到共用柵極的第十四晶體管Tr40的柵極。根據該被設置的電壓，從第十四晶體管Tr40的源極向漏極流過電流。設計柵極寬度，使得第十四晶體管Tr40流過第十一晶體管Tr34中流過電流的n/2倍的電流。第十四晶體管Tr40中流過的電流也成為從輸出端子Iout10流出的源極電流。其結果，從輸出端子Iout10輸出來自第六晶體管Tr20的電流和來自第十四晶體管Tr40的電流的和。這些電流是將流過第一晶體管Tr10的電流和流過第九晶體管Tr30的電流分別放大為n/2倍的電流，通過合計可以實現n倍的放大率。
接著，在第一輸入級12中，在向第一輸入端子IN10施加負電壓時，向第二輸入端子IN20施加正電壓，所以第一晶體管Tr10截止，第二晶體管Tr12被導通。由于第一恒流源Iamp10的旁路電流，第二晶體管Tr12的源極電壓下降，從漏極向源極流過電流。由此，施加到第二晶體管Tr12的電壓被變換為電流。
在第一放大級16中，由于第一放大級12的第二晶體管Tr12中流過電流，第四晶體管Tr16的漏極和柵極的電壓下降。第四晶體管Tr16的柵極電壓降為與第二晶體管Tr12相等電流流過第四晶體管Tr16那樣的值。第四晶體管Tr16的柵極電壓被設置到共用柵極的第五晶體管Tr18的柵極。根據該被設置的電壓，從第五晶體管Tr18的源極向漏極流過電流。設計柵極寬度，使得第五晶體管Tr18流過與第四晶體管Tr16相等的電流。
由于第五晶體管Tr18中流過電流，第七晶體管Tr22的漏極和柵極的電壓上升，所以從第七晶體管Tr22的漏極向源極流過電流。第七晶體管Tr22的柵極電壓降為與第五晶體管Tr18相等的電流流到第七晶體管Tr22的值。第七晶體管Tr22的柵極電壓被設置到共用柵極的第八晶體管Tr24的柵極。根據該被設置的電壓，從第八晶體管Tr24的漏極向源極流過電流。設計柵極寬度，使得第八晶體管Tr24可以流過第七晶體管Tr22中流過電流的n/2倍的電流。第八晶體管Tr24中流過的電流成為經由輸出端子Iout10，從外部引入的反向電流。
另一方面，在第二輸入級14中，在第一輸入端子IN10中施加負電壓，在第二輸入端子IN20中施加正電壓時，第九晶體管Tr30截止，第十晶體管Tr32被導通。由于第二恒流源Iamp20的旁路電流，第十晶體管Tr32的源極電壓下降，從漏極向源極流過電流。由此，施加在第十晶體管Tr32上的電壓也被變換為電流。
在第二放大級18中，由于第二輸入級14的第十晶體管Tr32中流過電流，所以第十二晶體管Tr36的漏極和柵極電壓下降。第十二晶體管Tr36的柵極電壓降為與第十晶體管Tr32相等值的電流也流過第十二晶體管Tr36那樣的值。第十二晶體管Tr36的柵極電壓被設置到共用柵極的第十三晶體管Tr38的柵極。根據該被設置的電壓，從第十三晶體管Tr38的源極向漏極流過電流。第十三晶體管Tr38被設計為具有流過與第十二晶體管Tr36相等的電流那樣的柵極寬度。
由于第十三晶體管Tr38中流過電流，第十五晶體管Tr42的漏極和柵極的電壓上升，所以從第十五晶體管Tr42的漏極向源極流過電流。第十五晶體管Tr42的柵極電壓降為在第十五晶體管Tr42中流過與第十三晶體管Tr38相等的電流的值。第十五晶體管Tr42的柵極電壓被設置到共用柵極的第十六晶體管Tr44的柵極。根據該被設置的電壓，從第十六晶體管Tr44的漏極向源極流過電流。設計第十六晶體管Tr44，使得具有可以流過第十五晶體管Tr42中流過電流的n/2倍的電流的柵極寬度。第十六晶體管Tr44中流過的電流也成為經由輸出端子Iout10從外部引入的反向電流。其結果，經由輸出端子Iout10，從外部流入到第十四晶體管Tr40的電流和到第十六晶體管Tr44的電流的和。這些電流是將流過第二晶體管Tr12的電流和流過第十晶體管Tr32的電流分別放大為n/2倍的電流，通過合計可以實現n倍的放大率。
通過以上的工作，在第一輸入端子IN10中施加正電壓時，根據該電壓，在輸出端子Iout10中產生被放大為流過電流的n倍的源極電流。在向第二輸入端子IN20中施加正電壓時，根據該電壓，在輸出端子Iout10中產生被放大為流過電流的n倍的反向電流。將電流放大為n/2倍的第六晶體管Tr20、第八晶體管Tr24、第十四晶體管Tr40、第十六晶體管Tr44與將電流放大為n倍的晶體管相比，頻帶擴展。因此，作為差動放大電路10整體，與利用將電流放大為n倍的晶體管的情況相比，得到良好的頻率特性，可以實現目標的增益。
圖2表示差動放大電路10的工作頻率和增益的關系。橫軸是工作頻率〔MHz〕，縱軸是增益〔dB〕，兩軸都是對數刻度。在差動放大電路10的放大率設計為n倍時，得到增益g1〔dB〕的最大工作頻率為f1〔MHz〕。這時，超過頻率f1的高頻信號的增益比g1低，放大效率降低。增益的降低與工作頻率的增加成比例。
在差動放大電路10中的放大率設計為n/2倍時，得到增益g2〔dB〕的最大工作頻率為f2〔MHz〕。增益g2是比g1低6dB的值，最大工作頻率f2是f1的2倍。在本實施方式1的差動放大電路10中，將增益g2、最大工作頻率f2的放大電路設為兩級，將它們的輸出相加。由此，在比n倍的放大電路1級時的最大工作頻率f1更高的頻帶中，可以實現增益g1，所以可以提高對高頻輸入信號的放大效率。
實施方式2本發明的實施方式2的差動放大電路由一級差動輸入級和兩級差動放大級構成，與差動輸入級由兩級構成的本發明的實施方式1不同。實施方式2中的差動放大電路，差動輸入級由一級構成，與實施方式1相比可以減小電路面積。
圖3表示本發明的實施方式2的差動放大電路的結構。差動放大電路20主要包括；作為一級差動輸入級的輸入級22、作為多個差動放大級的第一放大級24和第二放大級26。第一放大級24和第二放大級26并聯連接，同時各自在內部包含的多個晶體管分擔電流的放大。
輸入級22包括n溝道MOS晶體管的第一晶體管Tr50和第二晶體管Tr52。第一放大級24包括p溝道MOS晶體管的第三晶體管Tr54、第四晶體管Tr56、第五晶體管Tr66和第六晶體管Tr68。第二放大級26包括p溝道MOS晶體管的第七晶體管Tr58、第八晶體管Tr60、第九晶體管Tr62和第十晶體管Tr64，以及n溝道MOS晶體管的第十一晶體管Tr70、第十二晶體管Tr72、第十三晶體管Tr74和第十四晶體管Tr76。
第一晶體管Tr50的柵極被連接到非反轉輸入端子的第一輸入端子IN30，第二晶體管Tr52的柵極被連接到反轉輸入端子的第二輸入端子IN40。第一晶體管Tr50和第二晶體管Tr52的共用源極經由恒流源Iamp30接地。
在第一放大級24中，第三晶體管Tr54和第四晶體管Tr56并聯連接，它們的共用漏極被連接到第一晶體管Tr50的漏極，共用源極被連接到電壓源V30。第三晶體管Tr54和第四晶體管Tr56各自的柵極和漏極連接。第五晶體管Tr66和第六晶體管Tr68也并聯連接。第三晶體管Tr54和第六晶體管Tr68的柵極之間連接構成電流鏡，第四晶體管Tr56和第五晶體管Tr66的柵極之間連接構成電流鏡。第五晶體管Tr66和第六晶體管Tr68的共用源極連接到電壓源V30，共用漏極連接到輸出端子Iout20。
第七晶體管Tr58和第八晶體管Tr60并聯連接，它們的共用漏極連接到第二晶體管Tr52的漏極，共用源極被連接到電壓源V30。第七晶體管Tr58和第八晶體管Tr60各自的柵極和漏極連接。第七晶體管Tr58和第十晶體管Tr64的柵極之間連接構成電流鏡，第八晶體管Tr60和第九晶體管Tr62的柵極之間連接構成電流鏡。第九晶體管Tr62和第十晶體管Tr64共用源極被連接到電壓源V30。
第九晶體管Tr62的漏極與第十一晶體管Tr70的漏極連接，第十晶體管Tr64的漏極與第十二晶體管Tr72的漏極連接。第十一晶體管Tr70和第十二晶體管Tr72各自的柵極和漏極連接，同時，共用源極接地。第十一晶體管Tr70和第十四晶體管Tr76的柵極之間連接構成電流鏡，第十二晶體管Tr72和第十三晶體管Tr74的柵極之間連接構成電流鏡。第十三晶體管Tr74和第十四晶體管Tr76共用源極接地，共用漏極與輸出端子Iout20連接。
以下，說明本發明的實施方式2的差動放大電路20的工作。首先，在輸入級22中，在第一輸入端子IN30中施加正電壓時，在第二輸入端子IN40中施加負電壓，所以第一晶體管Tr50被導通，第二晶體管Tr52被截止。由于恒流源Iamp30的旁路電流，第一晶體管Tr50的源極電壓下降，從漏極向源極流過電流。由此，施加在第一晶體管Tr50上的電壓被變換為電流。
在第一放大級24中，由于輸入級22的第一晶體管Tr50中流過電流，所以第三晶體管Tr54和第四晶體管Tr56的漏極和柵極的電壓下降。第三晶體管Tr54和第四晶體管Tr56的各柵極電壓降為流過第一晶體管Tr50的電流的1/2的電流分別流過第三晶體管Tr54和第四晶體管Tr56那樣的值。第三晶體管Tr54和第四晶體管Tr56的各柵極電壓被分別設置到共用柵極的第六晶體管Tr68和第五晶體管Tr66的柵極。根據這些被設置的電壓，從第五晶體管Tr66和第六晶體管Tr68的源極向漏極流過電流。這里，在將差動放大電路20整體的目標放大率設為n倍時，第五晶體管Tr66和第六晶體管Tr68被設計柵極寬度，以流過分別在第三晶體管Tr54和第四晶體管Tr56中流過電流的n/2倍的電流。流過第五晶體管Tr66和第六晶體管Tr68的電流成為從輸出端子Iout20流出的源極電流。這些流過第五晶體管Tr66和第六晶體管Tr68的電流的和為流過第一晶體管Tr50的電流的n倍。
接著，在輸入級22中，在第一輸入端子IN30中施加負電壓時，在第二輸入端子IN40中施加正電壓，所以第一晶體管Tr50截止，第二晶體管Tr52被導通。由于恒流源Iamp30的旁路電流，第二晶體管Tr52的源極電壓下降，從漏極向源極流過電流。由此，施加到第二晶體管Tr52的電壓被變換為電流。
在第二放大級26中，由于輸入級22的第二晶體管Tr52中流過電流，所以第七晶體管Tr58和第八晶體管Tr60的漏極和柵極的電壓下降。第七晶體管Tr58和第八晶體管Tr60的柵極電壓降為分別在第七晶體管Tr58和第八晶體管Tr60中流過在第二晶體管Tr52中流過電流的1/2的電流那樣的值。第七晶體管Tr58和第八晶體管Tr60的柵極電壓被設置到分別共用柵極的第十晶體管Tr64和第九晶體管Tr62各自的柵極。根據該被設置的電壓，從第九晶體管Tr62和第十晶體管Tr64的源極向漏極流過電流。設計第九晶體管Tr62和第十晶體管Tr64的柵極寬度，以便流過與第七晶體管Tr58和第八晶體管Tr60相等的電流。
由于第九晶體管Tr62和第十晶體管Tr64中流過電流，第十一晶體管Tr70和第十二晶體管Tr72的漏極和柵極電壓上升，所以從第十一晶體管Tr70和第十二晶體管Tr72的漏極向柵極流過電流。第十一晶體管Tr70和第十二晶體管Tr72的柵極電壓降為在第十一晶體管Tr70和第十二晶體管Tr72中流過與第九晶體管Tr62和第十晶體管Tr64相等的電流那樣的值。
第十一晶體管Tr70的柵極電壓被設置到共用柵極的第十四晶體管Tr76的柵極，第十二晶體管Tr72的柵極電壓被設置到共用柵極的第十三晶體管Tr74的柵極。根據這些被設置的電壓，從第十三晶體管Tr74和第十四晶體管Tr76的漏極向源極流過電流。設計第十三晶體管Tr74和第十四晶體管Tr76的柵極，以便流過第十一晶體管Tr70和第十二晶體管Tr72中流過的電流的n/2倍的電流。第十三晶體管Tr74和第十四晶體管Tr76中流過的電流成為經由輸出端子Iout20從外部引入的反向電流。這些第十三晶體管Tr74和第十四晶體管Tr76中流過的電流的和為第二晶體管Tr52中流過的電流的n倍。
通過以上的工作，在第一輸入端子IN30中施加正電壓時，根據該電壓，在輸出端子Iout20中產生被放大為流過電流的n倍的源極電流。在第二輸入端子IN40中施加正電壓時，根據該電壓，在輸出端子Iout20中產生被放大為流過電流n倍的反向電流。將電流放大為n/2倍的第五晶體管Tr66、第六晶體管Tr68、第十三晶體管Tr74、第十四晶體管Tr76與將電流放大為n倍的晶體管相比，頻帶擴展。因此，作為差動放大電路20整體，與利用將電流放大為n倍的晶體管的情況相比，得到良好的頻率特性，可以實現目標增益。
以上，根據實施方式說明了本發明。本領域的技術人員應理解該實施方式是示例，各種結構要素和各處理過程的組合中可以有各種變形，這樣的變形例也是本發明的范圍。以下舉出變形例。
在本發明的各實施方式中，放大電流的各晶體管的增益作為裝置整體設定在目標增益的1/2。在變形例中，也可以將放大電流的各晶體管的增益設定為比裝置整體的目標增益小的任意值。
雖然在本發明的各實施方式中，將差動放大級設為兩級結構，但是在變形例中也可以將差動放大級設為大于或等于三級的結構。同樣，差動輸入級也可以設為大于或等于三級的結構。
在本發明的實施方式1中，將第三晶體管Tr14、第四晶體管Tr16、第五晶體管Tr18、第六晶體管Tr20、第七晶體管Tr22、第八晶體管Tr24作為第一放大級16概括說明。同樣，將第十一晶體管Tr34、第十二晶體管Tr36、第十三晶體管Tr38、第十四晶體管Tr40、第十五晶體管Tr42、第十六晶體管Tr44作為第二放大級18概括說明。在變形例中，也可以將第三晶體管Tr14、第六晶體管Tr20、第十一晶體管Tr34和第十四晶體管Tr40作為第一放大級16。同樣也可以將第四晶體管Tr16、第五晶體管Tr18、第七晶體管Tr22、第八晶體管Tr24、第十二晶體管Tr36、第十三晶體管Tr38、第十五晶體管Tr42和第十六晶體管Tr44作為第二放大級18。
在本發明的實施方式2中，將第三晶體管Tr54、第四晶體管Tr56、第五晶體管Tr66、第六晶體管Tr68作為第一放大級24概括說明。同樣，將第七晶體管Tr58、第八晶體管Tr60、第九晶體管Tr62、第十晶體管Tr64、第十一晶體管Tr70、第十二晶體管Tr72、第十三晶體管Tr74和第十四晶體管Tr76作為第二放大級概括說明。在變形例中，也可以將第三晶體管Tr54、第六晶體管Tr68、第七晶體管Tr58、第十晶體管Tr64、第十二晶體管Tr72、第十三晶體管Tr74、作為第一放大級24。同樣，可以將第四晶體管Tr56、第五晶體管Tr66、第八晶體管Tr60、第九晶體管Tr62、第十一晶體管Tr70和第十四晶體管Tr76作為第二放大級26。
在本發明的實施方式1中，將第四晶體管Tr16和第五晶體管Tr18構成的電流鏡的電流放大比設定為1∶1，將第七晶體管Tr22和第八晶體管Tr24構成的電流鏡的電流放大比設定為1∶n/2。在變形例中，也可以是將第四晶體管Tr16和第五晶體管Tr18的電流放大比設定為1∶x，將第七五晶體管Tr22和第八晶體管Tr24電流放大比設定為1∶y，同時x和y的積為n/2的結構。與此相同，也可以是將第十二晶體管Tr36和第十三晶體管Tr38構成的電流鏡的的電流放大比設定為1∶x，將第十五晶體管Tr42和第十六晶體管Tr44構成的電流鏡的電流放大比設定為1∶y，同時x和y的積為n/2的結構。這時，作為整體也可以實現n倍的放大率。
在本發明的實施方式2中，將第七晶體管Tr58和第十晶體管Tr64的電流鏡和第八晶體管Tr60和第九晶體管Tr62的電流鏡的電流放大比分別設為1∶1，將第十一晶體管Tr70和第十四晶體管Tr76的電流鏡和第十二晶體管Tr72和第十三晶體管Tr74的電流鏡的電流放大比分別設為1∶n/2。在變形例中，可以是將第七晶體管Tr58和第十晶體管Tr64、以及第八晶體管Tr60和第九晶體管Tr62的電流放大比分別設定為1∶x，將第十一晶體管Tr70和第十四晶體管Tr76、以及第十二晶體管Tr72和第十三晶體管Tr74的電流放大比分別設為1∶y，x和y的積為n/2的結構。這時，作為整體也可以實現n倍的放大率。
在本發明的實施方式1中的第一輸入級12和第二輸入級14在各個變形例中也可以包括第一輸入端子IN10和第二輸入端子IN20。同樣，本發明的實施方式2的輸入級22在變形例中也可以包括第一輸入端子IN30和第二輸入端子IN40。
在本發明的各實施方式中，是將權利要求中記載的放大電路作為差動放大電路的結構。在變形例中，用差動放大電路以外的放大電路實現權利要求中記載的放大電路也可以。
本發明在產業上的可利用性在于按照本發明，在放大電路中可以使高頻帶的放大效率提高。
權利要求
1.一種放大電路，對輸入信號進行放大，其特征在于包括具有比目標增益小的增益的多個放大級，這些多個放大級被并聯連接，同時分擔電流的放大，通過將分別放大得到的輸出電流相加，作為整體實現所述目標增益。
2.一種放大電路，對輸入信號進行放大，其特征在于包括在工作頻帶中包含作為目標的高頻帶的多個放大級，這些多個放大級被并聯連接，同時分擔電流的放大，通過將分別放大得到的輸出電流相加，作為整體，以比通過一個放大級放大更高的增益來放大所述高頻帶的輸入信號。
3.如權利要求1或2所述的放大電路，其特征在于，還包括輸入所述輸入信號的多個輸入級，所述多個放大級根據所述輸入信號的電壓，對所述多個輸入級中分別流過的電流進行放大。
4.如權利要求1或2所述的放大電路，其特征在于，還包括輸入所述輸入信號的一個輸入級，所述多個放大級根據所述輸入信號的電壓，分割流過的電流，并分別對其進行放大。
5.如權利要求3或4所述的放大電路，其特征在于，所述輸入級包括輸入所述輸入信號的一對差動輸入端子，所述多個輸入級根據所述輸入信號對流過的輸入電流分別進行差動放大。
全文摘要
本發明提供一種放大電路。在本發明的差動放大電路(10)中，在向第一輸入端子(IN10)施加正電壓時，由第一輸入級(12)的第一晶體管(Tr10)和第二輸入級(14)的第九晶體管(Tr30)變換的電流分別由第一放大級(16)和第二放大級(18)放大為n/2倍。在輸出端子(Iout10)中合計表現為n倍的源極電流。在第二輸入端子(IN20)中施加正電壓時，由第一輸入級(12)的第二晶體管(Tr12)和第二輸入級(14)的第十晶體管(Tr32)變換的電流分別由第一放大級(16)和第二放大級(18)放大為n/2倍。在輸出端子(Iout10)中合計表現為n倍的反向電流。
文檔編號H03F3/45GK1701507SQ20048000093
公開日2005年11月23日 申請日期2004年5月31日 優先權日2003年6月3日
發明者脅井剛, 丸山涉 申請人:羅姆股份有限公司