專利名稱：一種電能計量芯片內的防潛動電路的制作方法
技術領域：
本實用新型涉及一種集成電路芯片內的防潛動電路，尤其涉及用基本單元在電能計量芯片內實現電能計量設計要求的一種電能計量芯片內的防潛動電路。
背景技術：
在電能計量芯片領域，所述的防潛動指的是，電能計量芯片在沒有電流和電壓輸入的情況下，芯片應該沒有輸出。
但是在現有技術電能計量的芯片中，由于芯片本身和電表整表系統都會產生不可避免的噪聲，使電表在不用電時，由于上述噪聲的存在，電路的微信號分辨誤差的積累，使之造成有效功率計數，從而給用戶造成不應有的電功率的損失。
為此，在電能計量芯片領域，芯片的防潛動功能的設置是勢在必行，從而達到所要求的電能計量芯片在沒有電流和電壓輸入的情況下，芯片應該沒有輸出，以減少給用戶造成的不應有的損失。
發明內容
本實用新型的目的在于提供一種電能計量芯片內的防潛動電路，它應用于電能計量芯片內，能在時間上保證電能計量芯片的防潛動功能，從而達到電能計量芯片在沒有電流和電壓輸入的情況下，芯片應該沒有輸出，減少用戶的損失。
本實用新型的目的是這樣實現的一種電能計量芯片內的防潛動電路，其特點是包括計時模塊、計數模塊和復位電路；所述的計時模塊由若干個帶復位的D觸發器連接組成，其輸入端與主時鐘信號連接，輸出端輸出計時到的標志信號與復位電路連接；所述的計數模塊由若干個帶復位的加減計數單元連接組成，輸入端分別與加信號CU減信號CD連接，輸出端輸出計數上溢出標志的進位信號AOV和計數下溢出標志的借位信號ROV與復位電路連接；所述的復位電路與加減信號CU、CD、主時鐘信號CK、主復位信號R1、計時模塊和計數模塊連接進行邏輯處理，產生防潛動復位信號R2。
在上述的電能計量芯片內的防潛動電路中，其中，所述的由若干個帶復位的D觸發器連接組成的計時模塊形成分頻電路，同級D觸發器的輸出“Q非”端與同級D觸發器的輸入“D”端連接，第一級D觸發器的輸入“CK”端與主時鐘信號CK連接，前一級D觸發器的輸出“Q”端與下一級D觸發器的輸入“CK”端連接，最后一級D觸發器的輸出“Q”端輸出計時到的標志信號TF；每一個D觸發器的“CLR”端與防潛動復位信號R2連接。
在上述的電能計量芯片內的防潛動電路中，其中，所述的由若干個帶復位的加減計數單元連接組成的計數模塊中，前級加減計數單元的兩輸出“Uo”端和“Do”端與后級加減計數單元的兩輸入“Ui”端和“Di”端相連，第一個加減計數單元的兩個輸入“Ui”端和“Di”端分別與輸入模塊的代表功率的加信號CU和減信號CD連接，最后一個加減計數單元的兩個輸出“Uo”端和“Do”端分別輸出計數上溢出標志的進位信號AOV和計數下溢出標志的借位信號ROV；每一個加減計數單元的“CLR”端與防潛動復位信號R2連接。
在上述的電能計量芯片內的防潛動電路中，其中，所述的復位電路包括，或門G1，門G1的兩輸入端分別與輸入模塊的代表功率的加信號CU和減信號CD連接；或非門G2，門G2的一輸入端與時鐘信號CK連接，另一輸入端與或門G1的輸出端連接；D觸發器，該D觸發器的輸入“CK”端與計時模塊輸出端計時到的標志信號TF連接，輸入“D”端設置一高電平，D觸發器的“CLR”端與防潛動復位信號R2連接，D觸發器的輸出“Q非”端輸出計時溢出標志TOV；與非門G3，門G3的三輸入端分別與D觸發器輸出端計時溢出標志TOV和計數模塊20的兩輸出端計數上溢出標志的進位信號AOV和計數下溢出標志的借位信號ROV連接；或非門G4，門G4的兩輸入端分別與門G2的輸出端和門G5的輸出端連接；或非門G5，門G5的兩輸入端分別與門G3的輸出端和門G4的輸出端連接；或非門G6，門G6的兩輸入端分別與門G5的輸出端和主復位信號R1連接；門G6的輸出端輸出產生防潛動的復位信號R2。
本實用新型一種電能計量芯片內的防潛動電路由于采用了上述的技術方案，使之與現有技術相比，具有以下的優點和積極效果1.本實用新型由于在電能計量芯片內由計時模塊、計數模塊和復位電路組成防潛動電路，實現了電能計量設計要求的防潛動功能，使計時模塊和計數模塊正常工作的時候相互不影響，發生潛動的情況時即計時模塊計到時而計數模塊未溢出的時候，由復位電路將計時模塊和計數模塊同時清零，避免了電路的微信號分辨誤差的積累。
2.本實用新型由于計數模塊由N個帶復位的加減計數單元組成，它根據輸入到模塊的加脈沖和減脈沖進行加減計數，當計數模塊上溢出時輸出進位信號或當計數模塊下溢出時輸出借位信號，得到電能計量芯片設計要求的防潛動閥值。
3.本實用新型由于復位電路對計時模塊和計數模塊不斷清零，在時間上保證了電能計量芯片的防潛動的功能；整個防潛動電路的結構簡單，易于實現；4.本實用新型由于復位電路由若干與非門、或非門等邏輯電路組成，從而將不同的信號進行處理，從而實現電能計量芯片設計要求的防潛動功能。
通過以下對本實用新型一種電能計量芯片內的防潛動電路的一實施例結合其附圖的描述，可以進一步理解本實用新型的目的、具體結構特征和優點。其中，附圖為圖1是本實用新型一種電能計量芯片內的防潛動電路的結構示意圖；圖2是圖1防潛動電路中計時模塊的電路結構示意圖；
圖3是圖1防潛動電路中計數模塊的電路結構示意圖；圖4是圖1防潛動電路中復位電路的時序示意圖。
具體實施方式
請參見圖1所示，圖1是本實用新型一種電能計量芯片內的防潛動電路的結構示意圖。本實用新型一種電能計量芯片內的防潛動電路由計時模塊10、計數模塊20和復位電路30組成。計時模塊10由若干個帶復位的D觸發器連接組成，其輸入端與主時鐘信號CK連接，輸出端輸出計時到的標志信號TF與復位電路30連接；計數模塊20由若干個帶復位的加減計數單元連接組成，輸入端分別與加信號CU減信號CD連接，輸出端輸出計數上溢出標志的進位信號AOV和計數下溢出標志的借位信號ROV與復位電路30連接；復位電路30與加減信號CU、CD、主時鐘信號CK、主復位信號R1、計時模塊10和計數模塊20連接進行邏輯處理，產生防潛動復位信號R2。
請結合圖1參見圖2所示，圖2是圖1防潛動電路中計時模塊的電路結構示意圖。計時模塊10由N個帶復位的D觸發器組成，計時模塊(10)的作用是，將輸入到計時模塊的時鐘信號進行分頻，得到電能計量芯片設計所需要的防潛動時間。其中，同級D觸發器的輸出“Q非”端與同級D觸發器的輸入“D”端連接，第一級D觸發器的輸入“CK”端與主時鐘信號CK連接，前一級D觸發器的輸出“Q”端與下一級D觸發器的輸入“CK”端連接，將輸入模塊的時鐘信號(CK)進行2N分頻，得到實現防潛動功能設計所需要的時間，最后一級D觸發器的輸出“Q”端輸出計時到的標志信號TF；在本實施例中，用于防潛動電路計時模塊得到的計時時間為M秒；同時，每一個D觸發器的“CLR”端與防潛動復位信號R2連接，即計時模塊10由復位電路產生的防潛動復位信號R2進行復位。
請結合圖1參見圖3所示，圖3是圖1防潛動電路中計數模塊的電路結構示意圖。計數模塊20由若干個帶復位的加減計數單元連接組成，其作用是，根據輸入到模塊的加脈沖和減脈沖進行加減計數，當計數模塊上溢出時輸出進位信號或當計數模塊下溢出時輸出借位信號，得到電能計量芯片設計要求的防潛動閥值。在本實用新型中，計數模塊20由若干個帶復位的加減計數單元連接組成的計數模塊20中，前級加減計數單元的兩輸出“Uo”端和“Do”端與后級加減計數單元的兩輸入“Ui”端和“Di”端相連，以將輸入模塊的代表功率的加信號和減信號進行加減處理，第一個加減計數單元的兩個輸入“Ui”端和“Di”端分別與輸入模塊的代表功率的加信號CU和減信號CD連接，最后一個加減計數單元的兩個輸出“Uo”端和“Do”端分別輸出計數上溢出標志的進位信號AOV和計數下溢出標志的借位信號ROV；每一個加減計數單元的“CLR”端與防潛動復位信號R2連接，即本實用新型中計數模塊由復位電路產生的防潛動復位信號R2進行復位。
請參見圖1所示，這是本實用新型防潛動電路的結構示意圖。復位電路30由若干與非門、或非門等邏輯門組成，其作用是，將不同的信號進行處理，實現電能計量芯片設計要求的防潛動功能。復位電路30包括，或門G1，門G1的兩輸入端分別與輸入模塊的代表功率的加信號CU和減信號CD連接，用以將代表功率的加信號和減信號進行邏輯或處理；或非門G2，門G2的一輸入端與時鐘信號CK連接，另一輸入端與或門G1的輸出端連接，將時鐘信號CK和門G1的輸出信號進行邏輯或非處理；D觸發器，該D觸發器的輸入“CK”端與計時模塊10輸出端連接，輸入“D”端設置一高電平，D觸發器的“CLR”端與防潛動復位信號(R2)連接；D觸發器根據計時模塊10輸出計時到的標志信號TF，在D觸發器的輸出“Q非”端輸出計時溢出標志TOV；與非門G3，門G3的三輸入端分別與D觸發器輸出端和計數模塊20的兩輸出端連接，將D觸發器的計時溢出標志TOV信號、計數模塊輸出的計數上溢出標志的進位信號AOV和計數下溢出標志的借位信號ROV進行邏輯與非處理；或非門G4，門G4的兩輸入端分別與門G2的輸出端和門G5的輸出端連接，對門G2的輸出信號和門G5的輸出信號進行邏輯或非處理；或非門G5，門G5的兩輸入端分別與門G3的輸出端和門G4的輸出端連接，對門G3的輸出信號和門G4的輸出信號進行邏輯或非處理；或非門G6，門G6的兩輸入端分別與門G5的輸出端和主復位信號R1連接，將主復位信號R1和門G5的輸出信號進行邏輯或非處理，門G6的輸出端輸出產生防潛動的復位信號R2。
請結合圖1參見圖4所示，圖4是防潛動電路復位電路時序示意圖。當計時模塊計時達到M秒時，計時模塊10輸出計時到的標志信號TF，該標志信號觸發D觸發器，使D觸發器的輸出“Q非”端輸出計時溢出標志TOV變為低電平；當計數模塊20上溢出時，計數模塊20的輸出計數上溢出標志即進位信號AOV變為低電平；當計數模塊20下溢出時，計數模塊20的輸出計數下溢出標志即借位信號ROV變為低電平。通常情況下，門G3所有的輸入都為高電平，當計時溢出標志TOV、計數上溢出標志即進位信號AOV和計數下溢出標志即借位信號ROV三個標志中任一變為低電平時，門G3的輸出由低電平變為高電平。門G4和門G5組成置位-復位鎖存器即組成T觸發器，該置位-復位鎖存器保存門為低電平的自由輸入條件。假設門G4輸出為整個鎖存器的輸出“Q”端，門G5輸入高電平使鎖存器置位，門G4輸入高電平使鎖存器復位。如若門G3輸出即門G5的輸入由低電平變為高電平，則鎖存器置位，門G5輸出低電平。主復位信號R1是整個芯片的全局復位信號，當該信號為高電平時芯片工作，所以該主復位信號R1通常為高電平。
當門G6輸入即門G5的輸出由高電平變為低電平，則門G6輸出的防潛動復位信號R2由低電平變為高電平，將計時模塊10、計數模塊20和D觸發器復位，也就是說將計時模塊10和計數模塊20清零，D觸發器的輸出“Q非”端輸出高電平，即計時溢出標志TOV、計數上溢出標志即進位信號AOV和計數下溢出標志即借位信號ROV三個標志變為高電平，門G3輸出即門G5的輸入由高電平變為低電平，當門G4輸入高電平使鎖存器復位，門G5輸出低電平，則門G6輸出的防潛動復位信號R2由高電平變為低電平，計時模塊10、計數模塊20和D觸發器重新開始工作。
本實用新型一種電能計量芯片內的防潛動電路是這樣工作的當芯片正常工作時，代表功率大小的計數信號輸入計數模塊20，計數模塊20輸出溢出標志進位信號AOV或借位信號ROV的時間遠遠小于M秒，所以當計數模塊20有一個溢出標志，防潛動復位信號R2就將計時模塊10和計數模塊20清零，溢出標志進位信號AOV或借位信號ROV送到下一個模塊進行處理；
當芯片無信號輸入時，即電表不用電時，由于電路本身和整表系統存在噪聲，計數模塊會有微小計數，當計時模塊10計滿M秒，計數模塊20還沒有輸出溢出標志，說明該計數值相當小，是電路的微信號分辨誤差的積累，不能計入有效功率的計數值。所以，當計時模塊10計滿M秒，防潛動復位電路產生也將復位信號R2，將計時模塊10和計數模塊20清零，計時模塊10、計數模塊20重新開始工作，沒有信號送到下一個模塊。這樣，用計時模塊10、計數模塊20和復位電路30組成的組合電路在電能計量芯片內實現了電能計量設計要求的防潛動功能。
綜上所述，本實用新型由于在電能計量芯片內由計時模塊、計數模塊和復位電路組成的防潛動電路，避免了電路的微信號分辨誤差的積累；同時，由于計數模塊能對加減脈沖進行加減計數，得到電能計量芯片設計要求的防潛動值；另外，由于復位電路由邏輯電路組成，不僅能對不同信號進行處理，并實現電能計量芯片的防潛動功能，而且整個防潛動電路的結構簡單，易于實現，因此極為實用。
權利要求1.一種電能計量芯片內的防潛動電路，其特征在于包括計時模塊(10)、計數模塊(20)和復位電路(30)；所述的計時模塊(10)由若干個帶復位的D觸發器連接組成，其輸入端與主時鐘信號(CK)連接，輸出端輸出計時到的標志信號(TF)與復位電路(30)連接；所述的計數模塊(20)由若干個帶復位的加減計數單元連接組成，輸入端分別與加信號(CU)減信號(CD)連接，輸出端輸出計數上溢出標志的進位信號(AOV)和計數下溢出標志的借位信號(ROV)與復位電路(30)連接；所述的復位電路(30)與加減信號(CU、CD)、主時鐘信號(CK)、主復位信號(R1)、計時模塊(10)和計數模塊(20)連接進行邏輯處理，產生防潛動復位信號(R2)。
2.如權利要求1所述的電能計量芯片內的防潛動電路，其特征在于所述的由若干個帶復位的D觸發器連接組成的計時模塊(10)形成分頻電路，同級D觸發器的輸出“Q非”端與同級D觸發器的輸入“D”端連接，第一級D觸發器的輸入“CK”端與主時鐘信號(CK)連接，前一級D觸發器的輸出“Q”端與下一級D觸發器的輸入“CK”端連接，最后一級D觸發器的輸出“Q”端輸出計時到的標志信號(TF)；每一個D觸發器的“CLR”端與防潛動復位信號(R2)連接。
3.如權利要求1所述的電能計量芯片內的防潛動電路，其特征在于所述的由若干個帶復位的加減計數單元連接組成的計數模塊(20)中，前級加減計數單元的兩輸出“Uo”端和“Do”端與后級加減計數單元的兩輸入“Ui”端和“Di”端相連，第一個加減計數單元的兩個輸入“Ui”端和“Di”端分別與輸入模塊的代表功率的加信號(CU)和減信號(CD)連接，最后一個加減計數單元的兩個輸出“Uo”端和“Do”端分別輸出計數上溢出標志的進位信號(AOV)和計數下溢出標志的借位信號(ROV)；每一個加減計數單元的“CLR”端與防潛動復位信號(R2)連接。
4.如權利要求1所述的電能計量芯片內的防潛動電路，其特征在于所述的復位電路(30)包括，或門G1，門G1的兩輸入端分別與輸入模塊的代表功率的加信號(CU)和減信號(CD)連接；或非門G2，門G2的一輸入端與時鐘信號(CK)連接，另一輸入端與或門G1的輸出端連接；D觸發器，該D觸發器的輸入“CK”端與計時模塊(10)輸出端計時到的標志信號(TF)連接，輸入“D”端設置一高電平，D觸發器的“CLR”端與防潛動復位信號(R2)連接，D觸發器的輸出“Q非”端輸出計時溢出標志(TOV)；與非門G3，門G3的三輸入端分別與D觸發器輸出端計時溢出標志(TOV)和計數模塊(20)的兩輸出端計數上溢出標志的進位信號(AOV)和計數下溢出標志的借位信號(ROV)連接；或非門G4，門G4的兩輸入端分別與門G2的輸出端和門G5的輸出端連接；或非門G5，門G5的兩輸入端分別與門G3的輸出端和門G4的輸出端連接；或非門G6，門G6的兩輸入端分別與門G5的輸出端和主復位信號(R1)連接；門G6的輸出端輸出產生防潛動的復位信號(R2)。
專利摘要本實用新型一種電能計量芯片內的防潛動電路，其特點是包括計時模塊、計數模塊和復位電路；計時模塊由若干個帶復位的D觸發器組成，其輸入端與主時鐘信號連接，輸出端輸出計時到的標志信號與復位電路連接；計數模塊由若干個帶復位的加減計數單元連接組成，輸入端分別與加信號CU減信號CD連接，輸出端輸出計數上溢出標志的進位信號AOV和計數下溢出標志的借位信號ROV與復位電路連接；復位電路與加減信號CU、CD、主時鐘信號CK、主復位信號R1、計時模塊和計數模塊連接進行邏輯處理，產生防潛動復位信號R2。由此避免了電路的微信號分辨誤差的積累，同時得到電能計量芯片設計要求的防潛動值，并且實現電能計量芯片的防潛動功能；其簡單易行極為實用。
文檔編號H03K19/003GK2718903SQ20042002377
公開日2005年8月17日 申請日期2004年6月16日 優先權日2004年6月16日
發明者王祥莉 申請人:上海貝嶺股份有限公司