專利名稱：驅動電路和半導體器件的制作方法
技術領域：
本發明涉及IGBT(絕緣柵型雙極晶體管)等開關器件的驅動電路、以及配有該驅動電路的半導體器件。
背景技術：
在IGBT等的開關器件的現有的驅動電路中，根據來自外部的輸入信號的邊沿，生成開關器件的導通用和截止用的脈沖信號，根據將這些脈沖信號用電平移位電路進行電平移位后的信號，生成對開關器件進行控制的導通信號和截止信號。然后，通過將導通信號供給開關器件而使開關器件為導通狀態，通過提供截止信號而成為不導通狀態，使開關器件進行開關動作。再有，關于開關器件的其他驅動電路，公開在專利文獻1～3中。
專利文獻1特開平6-153533號公報專利文獻2特開2003-101391號公報專利文獻3特開平11-103570號公報在使用上述現有的驅動電路，在高電位和低電位之間推挽式連接的兩個開關器件中，驅動高電位側的開關器件并從截止轉變到導通時，有時由轉變定時無法生成導通信號。即，盡管要導通高電位側的開關器件，但有時不能導通。以下，對這種問題具體地說明。
如上所述，在推挽式連接的兩個開關器件中，如果使高電位側的開關器件從導通轉變為截止，則這兩個開關器件的連接點上的電位從高(High)電平下降變為負電位。此時，通過連接點的電位低于某一負電位，在某一期間，電平移位電路的輸出電平例如有時被固定為低(Low)電平。
因此，在連接點的電位低于某一負電位期間，即使根據來自外部的輸入信號來生成導通用的脈沖信號，如果接受該導通用脈沖信號，也不能輸出導通信號。其結果，不能根據輸入信號的邊沿來可靠地導通高電位側的開關器件。
發明內容
因此，鑒于上述問題，本發明的目的在于提供一種技術，即使是在某一期間中不能輸出開關器件的導通信號的情況下，也可以根據輸入信號的邊沿而可靠地導通開關器件。
本發明的開關器件的驅動電路包括脈沖發生部，根據所述驅動電路的輸入信號的一個邊沿來輸出導通傳輸脈沖信號，根據所述輸入信號的另一個邊沿來輸出截止傳輸脈沖信號；以及控制部，根據所述導通傳輸脈沖信號輸出使所述開關器件成為導通狀態的導通信號，根據所述截止傳輸脈沖信號輸出使所述開關器件成為不導通狀態的截止信號，其中，所述導通傳輸脈沖信號包含第一、第二導通脈沖信號，所述脈沖發生部根據所述一個邊沿輸出所述第一導通脈沖信號，根據所述第一導通脈沖信號的輸出所基于的所述一個邊沿，在從輸出所述第一導通脈沖信號起經過規定時間后輸出所述第二導通脈沖信號。
根據本發明的驅動電路，脈沖發生部在從輸出第一導通脈沖信號起經過規定時間后輸出第二導通脈沖信號。因此，即使在這樣的規定時間內的某一時間內控制部不輸出導通信號，也可以根據輸入信號的一個邊沿來可靠地輸出導通信號。其結果，可以將開關器件可靠地導通。
圖1是表示本發明實施方式1的半導體器件60的結構的方框圖。
圖2是表示本發明實施方式1的脈沖發生部3的結構的方框圖。
圖3是表示本發明實施方式1的單觸發脈沖發生電路3a的動作圖。
圖4是表示本發明實施方式1的單觸發脈沖發生電路3a的結構的電路圖。
圖5是表示本發明實施方式1的延遲電路3h的結構的電路圖。
圖6是表示本發明實施方式1的脈沖發生部3的動作圖。
圖7是表示本發明實施方式1的內部鎖存電路10的結構的電路圖。
圖8是表示本發明實施方式1的半導體器件60的動作的時序圖。
圖9是表示本發明實施方式1的半導體器件60的動作的時序圖。
圖10是表示本發明實施方式2的脈沖發生部3的結構的方框圖。
圖11是表示本發明實施方式2的單觸發脈沖發生電路4a的動作圖。
圖12是表示本發明實施方式2的半導體器件60的動作的時序圖。
圖13是表示本發明實施方式3的脈沖發生部3的結構的方框圖。
圖14是表示本發明實施方式3的半導體器件60的動作的時序圖。
圖15是表示本發明實施方式4的脈沖發生部3的結構的方框圖。
圖16是表示本發明實施方式4的半導體器件60的動作的時序圖。
具體實施例方式
圖1是表示本發明實施方式的半導體器件60的結構的方框圖。如圖1所示，本實施方式的半導體器件60例如包括分別為IGBT的開關器件40、42、續流二極管41、43、開關器件40的驅動電路1、開關器件42的驅動電路50、以及電源34。
開關器件40的集電極與高電位的電源電位31和續流二極管41的陰極連接，其發射極連接到續流二極管41的陽極。而開關器件42的發射極與低電位的電源電位32和續流二極管43的陽極連接，其集電極連接到續流二極管43的陰極。然后，開關器件40的發射極和開關器件42的集電極在連接點CON1相互連接。再有，在連接點CON1上連接未圖示的電機等負載。這樣，開關器件40、42被相互推挽連接，插入在電源電位31、32之間。
從半導體器件60的外部提供各電源電位31、32。電源電位32例如為接地電位，以電源電位32作為基準時的電源電位31的值例如表示600V。以后，將電源電位32稱為‘接地電位32’。低電位側的開關器件42的驅動電路50與開關器件42的柵極連接，通過將規定的信號提供給該柵極，使開關器件42導通/截止。再有，驅動電路50與本發明的關系不大，所以省略其說明。
高電位側的開關器件40的驅動電路1包括I/F部2、脈沖發生部3、以及控制部4。I/F部2將從半導體器件60的外邊輸入的信號HINS反轉，作為信號HINS輸出到脈沖發生部3。脈沖發生部3根據信號HINS將導通傳輸脈沖信號ONS、截止傳輸脈沖信號OFFS輸出到控制部4。
控制部4包括反相器5～9、聯鎖電路10、RS觸發器電路11、pMOS晶體管12、nMOS晶體管13、以及電平移位電路14。反相器5、6分別將導通傳輸脈沖信號ONS、截止傳輸脈沖信號OFFS反轉輸出。然后，電平移位電路14將反相器5、6的輸出進行電平移位，分別作為信號ONR、OFFR輸出。反相器7、8分別將信號ONR、OFFR反轉并分別作為信號ONIN、OFFIN輸出。
內部鎖存電路10根據信號輸出信號S、R。RS觸發器電路11的置位輸入時輸入信號S，在復位輸入時輸入信號R。然后，RS觸發器電路11的輸出作為信號Q輸入到反相器9。
反相器9將信號Q反轉，輸出到pMOS晶體管12和nMOS晶體管13的各自柵極。pMOS晶體管12的漏極與nMOS晶體管13的漏極連接。然后，pMOS晶體管12的漏極的電位、換句話說nMOS晶體管13的漏極的電位作為信號HO提供給開關器件40的柵極。
電源34的正電位輸出與pMOS晶體管12的源極和電平移位電路14連接，負電位輸出與nMOS晶體管13的源極、連接點CON1、電平移位電路14連接。然后，以電源34的負電位輸出的值作為基準時的其正電位輸出的值，換句話說，以連接點CON1的電位VS作為基準電位時的電源34的正電位輸出的值例如為+15V。
下面，詳細說明電平移位電路14的結構。如圖1所示，電平移位電路14包括pMOS晶體管14a、14i；nMOS晶體管14b、14j；高耐壓nMOS晶體管14c、14k；電阻14f、14h、14n、14p；二極管14g、14o；NPN雙極晶體管14d、14e、14l、14m。
pMOS晶體管14a的源極與電源電位33連接，漏極與電阻14h的一端連接。然后，電阻14h的另一端與nMOS晶體管14b的漏極、高耐壓nMOS晶體管14c的柵極、雙極晶體管14d的集電極連接。而pMOS晶體管14a的柵極與反相器5的輸出、以及nMOS晶體管14b的柵極連接。
nMOS晶體管14b的源極和各雙極晶體管14d、14e的發射極相互連接，分別連接到接地電位32。而各雙極晶體管14d、14e的基極、雙極晶體管14e的集電極、以及高耐壓nMOS晶體管14c的源極相互連接，高耐壓nMOS晶體管14c的漏極與電阻14f的一端和二極管14g的陰極連接。然后，高耐壓nMOS晶體管14c的漏極電位作為信號ONR輸入到反相器7。
pMOS晶體管14i的源極與電源電位33連接，漏極與電阻14p的一端連接。然后，電阻14p的另一端與nMOS晶體管14j的漏極、高耐壓nMOS晶體管14k的柵極、雙極晶體管14l的集電極連接。而pMOS晶體管14i的柵極與反相器6的輸出、nMOS晶體管14j的柵極連接。
nMOS晶體管14j的源極、各雙極晶體管14l、14m的發射極相互連接，分別連接到接地電位32。而各雙極晶體管14l、14m的基極、雙極晶體管14m的集電極、高耐壓nMOS晶體管14k的漏極與電阻14n的一端、以及二極管14o的陰極連接。然后，高耐壓nMOS晶體管14k的漏極電位作為信號OFFR輸入到反相器8。再有，反相器7～9、聯鎖電路10及RS觸發器電路11將電源34輸出的正電位和電位VS作為電源來動作。
二極管14g、14o的陽極相互連接，分別連接到電源34的負電位輸出。而電阻14f、14n的另一端相互連接，分別連接到電源34的正電位輸出。從半導體器件60的外部提供電源電位33，以接地電位32作為基準時的電源電位33的值例如為+15V。此外，還向上述I/F部2和脈沖發生部3提供接地電位32及電源電位33，將它們作為電源來動作。再有，上述各信號HIN、HINS、導通傳輸脈沖信號ONS、截止傳輸脈沖信號OFFS是以接地電位32作為基準的信號，各信號ONR、OFFR、ONIN、OFFIN、S、R、Q、HO是以電位VS作為基準電位的信號。
下面，詳細說明脈沖發生部3的內部結構。圖2是表示脈沖發生部3的結構的方框圖。如圖2所示，脈沖發生部3包括單觸發脈沖發生電路3a～3d、反相器3e～3g、延遲電路3h、3i、以及NOR電路3i、3k。
從I/F部2輸入的信號HINS被分支為兩個信號。一個信號HINS被輸入到反相器3f。反相器3f將信號HINS反轉輸出。單觸發脈沖發生電路3c根據反相器3f的輸出而輸出信號P3c，延遲電路3I將反相器3f的輸出延遲規定時間后輸出。單觸發脈沖發生電路3d根據延遲電路3i的輸出而輸出信號P3d，NOR電路3k運算信號P3c和信號P3d的“或非”并輸出。然后，反相器3g將NOR電路3k的輸出反轉并作為截止傳輸脈沖信號OFFS輸出。
另一個信號HINS輸入到單觸發脈沖發生電路3a和延遲電路3h。單觸發脈沖發生電路3a根據信號HINS輸出信號P3a，延遲電路3h將信號HINS延遲規定時間后輸出。單觸發脈沖發生電路3b根據延遲電路3h的輸出而輸出信號P3b，NOR電路3j運算信號P3a和信號P3d的“或非”并輸出。然后，反相器3e將NOR電路3j的輸出進行反轉并作為導通傳輸脈沖信號ONS輸出。
圖3是表示單觸發脈沖發生電路3a～3d的各動作的圖。如圖3所示，單觸發脈沖發生電路在輸入信號從高電平轉變為低電平時，輸出具有規定的脈沖寬度pw的脈沖信號。這樣的動作可通過單觸發脈沖發生電路配有例如圖4所示的電路來實現。
具體地說，如圖4所示，將單觸發脈沖發生電路由反相器30a～30f、NAND電路30g、以及電容器30h構成。對單觸發脈沖發生電路的輸入信號分別輸入到反相器30a、30b。各反相器30a、30b將輸入信號進行反轉并輸出。電容器30h的一端連接到反相器30b的輸出和反相器30c的輸入，其另一端連接到接地電位32。反相器30c將反相器30b的輸入進行反轉并輸出，反相器30d將反相器30c的輸出進行反轉并輸出。反相器30e將反相器30d的輸出進行反轉并輸出，NAND電路30g運算反相器30a的輸出和反相器30e的輸出的“或非”并輸出。然后，反相器30f將NAND電路30g的輸出進行反轉，輸出到單觸發脈沖發生電路的外部。再有，從單觸發脈沖發生電路輸出的脈沖信號的脈沖寬度pw大致由電容器30h的電容量確定。
下面，詳細說明脈沖發生部3具有的延遲電路3h的內部結構。延遲電路3i的結構和動作與延遲電路3h相同，所以省略說明。圖5是表示延遲電路3h的結構的電路圖。如圖5所示，延遲電路3h包括恒流電路3ha、nMOS晶體管3hb、電容器3hc、以及反相器3hd。nMOS晶體管3hb的漏極連接到與電源電位33連接的恒流電路3ha，其源極連接到接地電位32和電容器3hc的一端。電容器3hc的另一端與nMOS晶體管3hb的漏極和反相器3hd的輸入連接。輸入到延遲電路3h的信號提供給nMOS晶體管3hb的柵極，反相器3hd的輸出被輸出到延遲電路3h的外部。
在nMOS晶體管3hb截止時，即輸入信號為低電平時，由于在電容器3hc上積蓄電荷，所以反相器3hd輸出低電平。然后，輸入信號從低電平轉變為高電平，nMOS晶體管3hb從截止轉變為導通時，電容器3hc開始放電。電容器3hc開始放電后反相器3hd的輸入電壓下降，如果低于閾值，則反相器3hd的輸出從低電平轉變為高電平。
然后，在輸入信號從高電平轉變為低電平，nMOS晶體管3hb從導通轉變為截止時，通過恒流電路3ha的動作，固定的電流流入電容器3hc，開始對電容器3hc的充電。在電容器3hc中開始積蓄電荷時，反相器3hd的輸入電壓上升，如果達到閾值以上，則反相器3hd的輸出從高電平轉變為低電平。這樣，通過電容器3hc的電容量和其中流過的固定電流的大小，來確定延遲電路3h中的延遲時間。
形成上述電路結構的脈沖發生部3具體地進行圖6所示的動作。如圖6所示，在信號HINS從低電平轉變到高電平時，脈沖發生部3輸出截止脈沖信號poff1作為截止傳輸脈沖信號OFFS。
而且，在從輸出截止脈沖信號poff1起經過時間ptd1后，根據與截止脈沖信號poff1相同的信號HINS的上升沿，換句話說，根據截止脈沖信號poff的輸出作為基準的信號HINS的上升沿，輸出截止脈沖信號poff2。
然后，如果信號HINS從高電平轉變為低電平，則脈沖發生部3輸出導通脈沖信號pon1作為導通傳輸脈沖信號ONS。而且，在從輸出導通脈沖信號pon1起經過時間ptd2后，根據與導通脈沖信號pon1相同的信號HINS的下降沿，換句話說，根據導通脈沖信號pon1的輸出作為基準的信號HINS的下降沿，輸出導通脈沖信號pon2。
這樣，脈沖發生部3根據信號HINS的上升沿輸出截止脈沖信號poff1、poff2，根據下降沿輸出導通脈沖信號pon1、pon2。然后，如果信號HINS被認為是信號HIN的反轉信號，則可以說脈沖發生部3根據來自半導體器件60外部的信號HIN的下降沿輸出截止脈沖信號poff1、poff2，根據上升沿輸出導通脈沖信號pon1、pon2。再有，時間ptd1、ptd2大致按延遲電路的延遲時間來確定。
下面，詳細說明控制部4的聯鎖電路10的內部結構。圖7是表示聯鎖電路10的結構的電路圖。如圖7所示，聯鎖電路10包括NAND電路10a、10b、NOR電路10c、10d、反相器10e～10h、以及具有NAND電路10ia和反相器10ib的保護電路10i。
來自反相器7的信號ONIN輸入到NAND電路10a的兩個輸入、以及NAND電路10ia的一個輸入。來自反相器8的信號OFFIN輸入到NAND電路10b的兩個輸入、以及NAND電路10ia的另一個輸入。各NAND電路10a、10b運算兩輸入的否定邏輯積并輸出。
反相器10e將NAND電路10a的輸出進行反轉并輸出，反相器10f將反相器10e的輸出進行反轉并輸出。反相器10g將NAND電路10b的輸出進行反轉并輸出，反相器10h將反相器10g的輸出進行反轉并輸出。
保護電路10i的NAND電路10ia運算信號ONIN和信號OFFIN的否定邏輯積并輸出，反相器10ib將NAND電路10ia的輸出進行反轉并作為檢測信號DET輸出。NOR電路10c運算反相器10f的輸出和檢測信號DET的“或非”，作為信號S輸出到RS觸發器電路11。NOR電路10d運算反相器10h的輸出和檢測信號DET的“或非”，作為信號R輸出到RS觸發器電路11。
在形成上述結構的內部鎖存電路10中，在同時輸入低電平的信號ONIN、OFFIN時、輸入低電平的信號ONIN和高電平的信號OFFIN時、或輸入高電平的信號ONIN和低電平的信號OFFIN時，作為保護電路10i的輸出的檢測信號DET為低電平，作為信號S原樣輸出ONIN的邏輯電平，作為信號R原樣輸出信號OFFIN的邏輯電平。另一方面，在內部鎖存電路10中，如果同時輸入高電平的信號ONIN、OFFIN，則檢測信號DET為高電平，作為信號S、R都輸出低電平。
這樣，通過保護電路10i的動作，無論信號ONIN、OFFIN的邏輯電平的組合如何，作為信號S、R，都不同時輸出高電平。通常，如果在RS觸發電路11的置位輸入和復位輸入中同時輸入高電平的信號，則其輸出的邏輯電平不定，所以在RS觸發電路11的各輸入中禁止同時輸入高電平。通過將上述的保護電路10i設置在內部鎖存電路10中，RS觸發電路11的輸出不會不定。
下面，參照圖8來說明本實施方式的半導體器件60的動作。再有，圖8是表示半導體器件60的動作一例的流程圖。
首先，說明使處于導通狀態的開關器件40轉變為截止狀態，然后從截止狀態轉變為導通狀態的情況的動作。在使開關器件從導通狀態轉變為截止狀態時，如圖8來自半導體器件60的外部的信號HIN從高電平轉變為低電平。如果信號HIN從高電平轉變為低電平，則從脈沖發生部3產生截止傳輸脈沖信號OFFS并輸出截止脈沖信號poff1。再有，導通傳輸脈沖信號ONS仍為低電平。
如果從脈沖發生部3輸出截止脈沖信號poff1作為截止傳輸脈沖信號OFFS，則電平移位電路14的pMOS晶體管14i從截止轉變為導通，nMOS晶體管14j從導通轉變為截止。接著，高耐壓nMOS晶體管14k從截止轉變為導通，各雙極晶體管14l、14m從截止轉變為導通。由此，在電阻14n中流過電流，在其上產生電壓降。其結果，信號OFFR從高電平轉變為低電平，信號OFFIN從低電平轉變為高電平。再有，在電阻14n中產生電壓降時，通過二極管14o來箝位其電位，以使信號OFFR的低電平的電位在連接點CON1的電位VS以下。
另一方面，由于來自脈沖發生部3的導通傳輸脈沖信號NOS為低電平，所以電平移位電路14的pMOS晶體管14a不導通，nMOS晶體管14b照樣導通。因此，在電阻14f上不產生電壓降，信號ONIN仍為低電平。
在內部鎖存電路10中，如果輸入低電平的信號ONIN和高電平的信號OFFIN，則信號R從低電平轉變為高電平。再有，信號S仍為低電平。然后，如果將高電平的信號R和低電平的信號S輸入到RS觸發電路11，則信號Q從高電平轉變為低電平。由此，作為控制部4的輸出級的pMOS晶體管12O從高電平轉變為低電平。其結果，根據脈沖發生部3的截止脈沖信號poff1，向高電位側的開關器件40輸出截止信號，即在本實施方式中輸出低電平的信號，開關器件40變得不導通。
如果開關器件40不導通，則如圖8所示，連接點CON1的電位VS從高電平開始下降并變為負電位，然后緩慢上升變為低電平。此時，存在電位VS和電源34的電位的合計低于反相器7的閾值電壓Vth的期間(圖8中所示的虛線VS0表示電位VS和電源34的電位的合計變為低于反相器7的閾值電壓Vth的電位VS)。
在電平移位電路14的高耐壓nMOS晶體管14c截止時，即在信號ONR的信號電平為高電平時，信號ONR的信號電平通過電位VS和電源34的電位合計而產生。因此，盡管在該期間要使信號ONR為高電平，但信號ONR作為低電平信號被輸入到反相器7。
因此，作為反相器7的輸出的信號ONIN從低電平變化為高電平。電位VS上升，信號ONR被固定為低電平，直至信號ONR的信號電平達到反相器7的閾值電壓Vth以上。此外，信號OFFR的信號電平同樣也低于反相器8的閾值電壓Vth，信號OFFR的信號電平也被固定為低電平。
換句話說，控制部4接受開關器件40的輸出電位(電位VS)，作為OFFR的信號電平基準的基準電位。然后，在從導通狀態向截止狀態的切換時，通過基準電位低于某一負電位，從而信號ONR、OFFR被固定為低電平，在某個期間妨礙控制部4的正常動作。
以后，將通過電位VS變為負電位而使信號ONR、OFFR被固定為低電平的期間稱為‘期間twd1’。根據以上，如圖8所示，信號ONR從高電平轉變為低電平，信號ONIN從低電平轉變為高電平。
在內部鎖存電路10中，如果同時輸入高電平的信號ONIN、OFFIN，則如圖8所示，檢測信號DET從低電平轉變為高電平。然后，內部鎖存電路10將低電平的信號S、R輸出到RS觸發電路11。因此，RS觸發電路11的輸出被保持，信號Q維持低電平狀態，開關器件40維持不導通狀態。
然后，如圖8所示，即使截止傳輸脈沖信號OFFS變為低電平，從電平移位電路14輸出的信號ONR、OFFR仍同時被固定為低電平，所以各信號ONIN、OFFIN不變化。
這里，在輸入信號HINS從低電平轉變為高電平時，通過反相器3f，向延遲電路3i輸入從高電平轉變為低電平的信號(參照圖2)。在輸入高電平的信號期間，延遲電路3i連續輸出高電平的信號。然后，如果輸入低電平的信號，則延遲電路3i的電容器3hc(參照圖5)被緩慢地充電。經過時間ptd1后電容器3hc的電位達到反相器3hd的閾值電壓以上時，延遲電路3i的輸出從高電平轉變為低電平。然后，根據其下降沿，單觸發脈沖發生電路3d產生單觸發脈沖。
但是，在圖8所示的例子中，在經過時間ptd1前輸入信號HINS再次向低電平轉變，所以不進行充電，直至構成延遲電路3i的電容器3hc(參照圖5)的電位達到反相器3hd的閾值電壓，延遲電路3i的輸出維持高電平。因此，從單觸發脈沖發生電路3d不輸出單觸發脈沖，所以脈沖發生部3不輸出截止脈沖信號poff2。
接著，如圖8所示，在期間twd1的期間，如果信號HIN從低電平轉變為高電平，則脈沖發生部3輸出導通脈沖信號pon1。但是，在期間twd1的期間，各信號ONR、OFFR被固定為低電平，所以信號S仍為低電平，不變化為高電平。即，從脈沖信號發生部3輸出的導通脈沖信號pon1被忽略。因此，信號Q、HO同時維持低電平，維持開關器件40的不導通狀態。這樣，在期間twd1的期間，控制部4不向開關器件40提供導通信號。
但是，如圖8所示，本實施方式的脈沖發生部3在輸出導通脈沖信號pon1并經過時間ptd2后，輸出導通脈沖信號pon2作為導通傳輸脈沖信號ONS。這里，將時間ptd2設定在期間twd1以上，即設定在信號ONR、OFFR被固定為低電平的期間以上。由此，在信號ONR、OFFR沒有被固定為低電平后，可以輸出導通脈沖信號pon2。
在信號ONR、OFFR沒有被固定為低電平后，如果從脈沖發生部3輸出導通脈沖信號pon2，則如圖8所示，信號ONR轉變為低電平，信號ONIN、S轉變為高電平。由此，RS觸發電路11的輸出信號Q從低電平轉變為高電平，信號HO也從低電平轉變為高電平。其結果，向開關器件40提供導通信號，變為導通狀態。此時，由于低電位側的開關器件42的驅動電路50輸出低電平，所以開關器件40、42不同時導通。
根據以上，在信號HIN的上升沿處于期間twd1的期間時，即使導通脈沖信號pon1被忽略，但根據信號HIN的上升沿，可以從控制部4可靠地輸出導通信號。其結果，根據信號HIN的上升沿，可以使開關器件40可靠地導通。
再有，如后述那樣，信號HO變為高電平并且開關器件40導通時，電位VS從低電平向高電平具有某一斜率上升，在某一期間，信號ONR、OFFR被固定為低電平。但是，由于對上述說明的動作沒有影響，所以省略說明。
接著，參照圖9，說明處于截止狀態的開關器件40轉變為導通狀態，然后從導通狀態轉變為截止狀態的情況的動作。首先，在開關器件40從截止狀態轉變為導通狀態的情況下，如圖9所示，來自半導體器件60外部的信號從高電平轉變為低電平時，從脈沖發生部3輸出導通信號pon1作為導通傳輸脈沖信號ONS。再有，截止傳輸脈沖信號OFFS仍為低電平。
如果從脈沖發生部3輸出導通脈沖信號pon1作為導通傳輸脈沖信號ONS，則電平移位電路14的pMOS晶體管14a從截止轉變為導通，nMOS晶體管14c從截止轉變為導通，各雙極晶體管14d、14e從截止轉變為導通。由此，在電阻14f中流過電流，在其上產生電壓降。其結果，信號ONR從高電平轉變為低電平，信號ONIN從低電平轉變為高電平。再有，在電阻14f上產生電壓降時，通過二極管14g來箝位其電位，以使信號ONR的低電平的電位不在連接點CON1的電位VS以下。
另一方面，由于來自脈沖發生部3的截止傳輸脈沖信號OFFS為低電平，所以電平移位電路14的pMOS晶體管14i不導通，nMOS晶體管14j照樣導通。因此，在電阻14n上不產生電壓降，信號OFFIN仍為低電平。
在內部鎖存電路10中，如果輸入高電平的信號ONIN和低電平的信號FFIN，則信號S從低電平轉變為高電平。再有，信號R仍為低電平。然后，如果將高電平的信號S和低電平的信號R輸入到RS觸發電路11，則信號Q從低電平轉變為高電平。由此，作為控制部4的輸出級的pMOS晶體管12從截止轉變為導通，nMOS晶體管13從導通轉變為截止，信號HO從低電平轉變為高電平。其結果，根據脈沖發生部3的導通脈沖信號pon1，向高電位側的開關器件40輸出導通信號，即在本實施方式中輸出高電平的信號，開關器件40導通，向負載供給電力。此時，由于低電位側的開關器件42的驅動電路50輸出低電平，所以開關器件40、42不同時導通。
如果開關器件40導通，則如圖9所示，連接點CON1中的電位VS上升，從低電平變化為高電平。這里，將上升的期間的電位VS稱為‘dV/dt過渡信號’。即，如果開關器件40導通，則在連接點CON1上產生dV/dt過渡信號。
如果在連接點CON1上施dV/dt過渡信號，則通過電平移位電路14的輸出級的高耐壓nMOS晶體管14c、14k的各漏極與形成它們的半導體襯底之間的寄生電容Cds，在各個高耐壓nMOS晶體管14c、14k中流過位移電流。該位移電流在寄生電容為Cds、具有dV/dt過渡信號的電位變化率為dV/dt時，以I＝Cds·dV/dt來表現。
如果位移電流I流過高耐壓nMOS晶體管14k，則在電阻14n上產生電壓降。信號OFFR的信號電平因位移電流I而低于反相器8的閾值電壓Vth，信號OFFR變為低電平。因此，作為反相器8的輸出的信號OFFIN從低電平變化為高電平。然后，在某一期間，信號OFFR的信號電平保持低于反相器8的閾值電壓Vth。即，在某一期間，信號OFFR被固定為低電平。此外，由于在高耐壓nMOS晶體管14c中也流過位移電流I，所以在施加dV/dt過渡信號之間的某一期間，信號ONR也被固定為低電平。即，在該期間中，即使導通傳輸脈沖信號ONS的邏輯電平變化，信號ONR仍然為低電平狀態。以后，將OFFR因位移電流I而被固定為低電平的期間稱為‘期間twd2’。
如圖9所示，信號OFFR從高電平轉變為低電平，信號OFFIN從低電平轉變為高電平。然后，在期間twd2之間，信號OFFR被固定為低電平。
在內部鎖存電路10中，如果同時輸入高電平的信號ONIN、OFFIN，則如圖9所示，檢測信號DET從低電平變為高電平，信號S從高電平轉變為低電平。此時，信號R仍然為低電平。因此，RS觸發電路11的輸出被保持，信號Q維持高電平狀態，開關器件40維持導通狀態。
然后，如圖9所示，脈沖發生部3不輸出導通脈沖信號pon1，即使導通傳輸脈沖信號ONS變為低電平，從電平移位電路14輸出的信號ONR、OFFR仍同時被固定為低電平，所以各信號ONIN、OFFIN不變化。
這里，在輸入信號HINS從高電平轉變為低電平時，在延遲電路3h中輸入從高電平轉變為低電平的信號(參照圖2)。在輸入高電平的信號期間，延遲電路3h連續輸出高電平的信號。然后，在輸入低電平的信號時，延遲電路3h的電容器3hc(參照圖5)被緩慢充電，在經過時間ptd2后電容器3hc的電位達到反相器3hd的閾值電壓以上時，延遲電路3h的輸出從高電平轉變為低電平。然后，根據其下降沿，單觸發脈沖發生電路3b產生單觸發脈沖。
但是，在圖9所示的例子中，由于在經過時間ptd2前輸入信號HINS轉變為高電平，所以構成延遲電路3h的電容器3hc(參照圖5)的電位不充電至反相器3hd的閾值電壓，延遲電路3h的輸出被維持在高電平。因此，從單觸發脈沖發生電路3b不輸出單觸發脈沖，所以脈沖發生部3不輸出導通脈沖信號pon2。
接著，如圖9所示，在期間twd2之間，如果信號HIN從高電平轉變為低電平，則脈沖發生部3輸出截止脈沖信號poff1。但是，在期間twd2之間，各信號ONR、OFFR被固定為低電平，所以信號R仍為低電平，沒有變化為高電平。即，從脈沖信號發生部3輸出的截止脈沖信號poff1被忽略。因此，信號Q、HO同時維持高電平狀態，開關器件40的導通狀態被維持。這樣，在期間twd2之間，控制部4不能將截止信號提供給開關器件40。
但是，如圖9所示，本實施方式3的脈沖發生部3在從輸出截止脈沖信號poff1起經過時間ptd1后，輸出截止脈沖信號poff2作為截止傳輸脈沖信號OFFS。這里，將時間ptd1設定在期間twd2以上，即設定在信號ONR、OFFR被固定為低電平的期間以上。由此，在信號ONR、OFFR沒有被固定在低電平后，可以輸出截止脈沖信號poff2。
在信號ONR、OFFR沒有被固定為低電平后，如果從脈沖發生部3輸出截止脈沖信號poff2，則如圖9所示，信號OFFR轉變為低電平，信號OFFIN、R轉變為高電平。由此，RS觸發電路11的輸出信號Q從高電平轉變為低電平，信號HO也從高電平轉變為低電平。其結果，向開關器件40提供截止信號，變為不導通狀態。
根據以上，在信號HIN的下降沿處于期間twd2之間時，即使截止脈沖信號poff1被忽略時，也可以根據信號HIN的下降沿，從控制部4可靠地輸出截止信號。其結果，根據信號HIN的上升沿，可以使開關器件40可靠地不導通。
再有，如上所述，如果信號HO變為低電平，開關器件40不導通，則電位VS低于某個負電位，在某一期間，信號ONR、OFFR被固定為低電平。但是，由于不影響以上說明的動作，所以省略說明。
在本實施方式的半導體器件60中，脈沖發生部3在從輸出導通信號pon1起經過時間ptd2后輸出導通脈沖信號pon2，將這樣的時間ptd2設定在信號ONR、OFFR因電位VS低于某個負電位而被固定為低電平的期間twd1以上。因此，如本實施方式，在期間twd1之間，即使是控制部4沒有輸出導通信號時，也可以根據信號HIN的上升沿，從控制部4可靠地輸出導通信號。其結果，根據信號HIN的上升沿，可以使開關器件40可靠地導通。
此外，在從輸出截止脈沖信號poff1起經過時間ptd1后輸出截止脈沖信號poff2，將這樣的時間ptd2設定在信號ONR、OFFR因位移電流I而被固定為低電平的期間twd2以上。因此，在期間twd2之間，即使是控制部4沒有輸出截止信號時，也可以根據信號HIN的下降沿，從控制部4可靠地輸出截止信號。其結果，根據信號HIN的下降沿，可以使開關器件40可靠地不導通。
再有，導通脈沖信號pon1、pon2和截止脈沖信號poff1、poff2的脈沖寬度pw不一定相同。
實施方式2圖10是表示本發明實施方式2的構成半導體器件60的脈沖發生部3(參照圖1)的方框圖。其他的結構與實施方式1相同，在相同的結構上附以相同標號，省略重復的說明。
如圖10所示，脈沖發生部3包括單觸發脈沖發生部4a～4c、反相器4d、4e、延遲電路4f、以及NOR電路4g。這里，如圖11所示，單觸發脈沖發生電路4a根據輸入信號的下降沿進行調節，以輸出具有脈沖寬度pw2比所述時間twd1長的單觸發脈沖。這通過適當地調節單觸發脈沖發生電路4a的電容器30h(參照圖4)的電容量來設定。
從I/F部2輸入的信號HINS被輸入到單觸發脈沖發生電路4a和反相器4d。單觸發脈沖發生電路4a根據信號HINS來輸出導通傳輸脈沖信號ONS，反相器4d將信號HINS反轉并輸出。單觸發脈沖發生電路4b根據反相器4d的輸出來輸出信號P4b，延遲電路4f將反相器4d的輸出延遲規定時間后輸出。單觸發脈沖發生電路4c根據延遲電路4f的輸出來輸出信號P4c，NOR電路4g運算信號P4b和信號P4c的“或非”并輸出。然后，反相器4e將NOR電路4g的輸出進行反轉并作為截止傳輸脈沖信號OFFS輸出。
下面，參照圖2來說明本實施方式的半導體器件60的動作。再有，圖12是表示半導體器件60的動作一例的流程圖。
首先，在使開關器件40從導通轉變為截止時，如圖12所示，來自半導體器件60外部的信號HIN從高電平轉變為低電平。如果信號HIN從高電平轉變為低電平，則驅動電路1動作，信號HO從高電平轉變為低電平，向開關器件40提供截止信號。由此，開關器件40為不導通狀態。如果開關器件40截止，則連接點CON1的電位VS變為負電位，在低于某個負電位時，信號ONR、OFFR被分別固定為低電平。
然后，如圖12所示，在期間twd1之間，如果信號HIN從低電平轉變為高電平，則脈沖發生部3輸出導通脈沖信號pon1。但是，在期間twd1之間，由于各信號ONR、OFFR被固定為低電平，所以信號S仍為低電平，沒有變化為高電平。即，從脈沖信號發生部3輸出的導通脈沖信號pon1被忽略。因此，信號Q、HO同時維持低電平狀態，開關器件40的不導通狀態被維持。這樣，期間twd1之間，控制部4不能將導通信號提供給開關器件40。
換句話說，控制部4接受開關器件40的輸出電位(電位VS)，作為信號ONR、OFFR的信號電平基準的基準電位。然后，在從導通狀態轉變為截止狀態的切換時，因基準電位低于某個負電位，信號ONR、OFFS被固定為低電平，在期間twd1之間，妨礙控制部4的正常動作。
這里，將脈沖寬度pw2設定在期間twd1以上，即設定在信號ONR、OFFR被固定為低電平的期間以上。由此，在信號ONR、OFFR被固定為低電平后，信號ONR維持低電平，信號OFFR從低電平轉變為高電平。
然后，信號ONIN、S轉變為高電平，信號OFFIN、R轉變為低電平。RS觸發電路11的輸出信號Q從低電平轉變為高電平，信號HO也從低電平轉變為高電平。其結果，向開關器件40提供導通信號，變為導通狀態。此時，由于低電位側的開關器件42的驅動電路50輸出低電平，所以開關器件40、42不同時導通。
根據以上，在本實施方式的半導體器件60中，脈沖發生部3輸出具有脈沖寬度pw2的導通脈沖信號pon1，將這樣的脈沖寬度pw2設定在信號ONR、OFFR因電位VS低于某個負電位而被固定在低電平的期間twd1以上。因此，在期間twd1之間，即使在控制部4不輸出導通信號時，也可以根據信號HIN的上升沿，從控制部4可靠地輸出導通信號。其結果，根據信號HIN的上升沿，可以使開關器件40可靠地導通。
再有，在本實施方式中，在使開關器件40從導通狀態轉變為截止狀態時，脈沖發生部3以從輸出截止脈沖信號poff1起經過時間ptd1后輸出截止脈沖信號poff2來構成。而且，將這樣的時間ptd1設定在信號ONR、OFFR因位移電流而被固定為低電平的期間twd2以上。因此，在期間twd2之間，即使控制部4不輸出截止信號時，也可以根據信號HIN的下降沿，從控制部4可靠地輸出截止信號。其結果，根據信號HIN的下降沿，可以使開關器件40可靠地不導通。
實施方式3圖13是表示本發明實施方式3的構成半導體器件60的脈沖發生電路3(參照圖1)的結構的方框圖。其他結構與實施方式1相同，在同一結構上附以相同的標號，省略重復的說明。如圖13所示，脈沖發生部3包括單觸發脈沖發生部5a～5e、反相器5f～5h、延遲電路5i～5k、以及NOR電路5l、5m。此外，單觸發脈沖發生電路和延遲電路的結構及動作與實施方式1相同，所以省略說明。
從I/F部2輸入的信號HINS被分支為兩個信號。一個信號HINS被輸入到反相器5f。反相器5f將信號HINS反轉并輸出。單觸發脈沖發生電路5d根據反相器5f的輸出來輸出信號P5d，延遲電路5k將反相器5f的輸出延遲規定時間后輸出。單觸發脈沖發生電路5e根據延遲電路5k的輸出來輸出信號P5e，NOR電路5m運算信號P5d和信號P5e的“或非”并輸出。然后，反相器5h將NOR電路5m的輸出進行反轉并作為截止傳輸脈沖信號OFFS輸出。
另一個信號HINS被輸入到單觸發脈沖發生電路5a、延遲電路5i及延遲電路5j。單觸發脈沖發生電路5a根據信號HINS來輸出信號P5a，延遲電路5i將信號HINS延遲規定時間后輸出。單觸發脈沖發生電路5b根據延遲電路5i的輸出來輸出信號P5b。
而延遲電路5j將信號HINS延遲規定時間后輸出。這里，延遲電路5j的延遲時間比延遲電路5i設定得長。單觸發脈沖發生電路5c根據延遲電路5j的輸出來輸出信號P5c。
NOR電路5l運算信號P5b和信號P5c的“或非”并輸出。然后，反相器5g將NOR電路5l的輸出反轉并作為導通傳輸脈沖信號ONS輸出。
下面，參照圖14來說明本實施方式的半導體器件60的動作。再有，圖14是表示半導體器件60的動作一例的流程圖。
首先，在使開關器件40從導通轉變為截止時，如圖14所示，來自半導體器件60外部的信號HIN從高電平轉變為低電平。如果信號HIN從高電平轉變為低電平，則驅動電路1動作，信號HO從高電平轉變為低電平，向開關器件40提供截止信號。由此，開關器件40變為不導通狀態。
如果開關器件40截止，則連接點CON1的電位VS變為負電位，在低于某個負電位期間，信號ONR、OFFR分別被固定為低電平。然后，如圖14所示，在期間twd1之間，如果信號HIN從低電平轉變為高電平，則脈沖發生部3輸出導通信號pon1。然后，如圖14所示，脈沖發生部3在輸出導通脈沖信號pon1起經過時間ptd2后，輸出導通脈沖信號作為導通傳輸脈沖信號ONS。
但是，在期間twd1之間，各信號ONR、OFFR被固定為低電平，所以信號S仍為低電平，不變化為高電平。即，從脈沖信號發生電部3輸出的導通脈沖信號pon1和pon2被忽略。因此，信號Q、HO同時維持低電平狀態，開關器件40的不導通狀態被維持。
然后，如圖14所示，脈沖發生部3在輸出導通脈沖信號pon1起經過時間ptd3后，輸出導通脈沖信號pon3作為導通傳輸脈沖信號ONS。這里，將時間ptd3設定在期間twd1以上，即設定在信號ONR、OFFR被固定為低電平的期間以上。因此，在信號ONR、OFFR沒有被固定為低電平以后，可以輸出導通脈沖信號pon3。
由此，如圖14所示，信號ONR轉變為低電平，信號ONIN、S轉變為高電平。由此，RS觸發電路11的輸出信號Q從低電平轉變為高電平，信號HO也從低電平轉變為高電平。其結果，向開關器件40提供導通信號，變為導通狀態。
根據以上，在本實施方式的半導體器件60中，脈沖發生部3輸出導通脈沖信號pon1、pon2和pon3。因此，例如在期間twd1比假設的期間長時，因在期間twd1中輸出導通脈沖信號pon1、pon2而有控制部4不輸出導通信號的可能性，但在本實施方式中，根據導通脈沖信號pon3產生的信號HIN的上升沿，可以從控制部4可靠地輸出導通信號。其結果，根據信號HIN的上升沿，可以使開關器件40可靠地導通，而且可以進行可靠性高的控制。
再有，在本實施方式中，在開關器件40從導通狀態轉變為截止狀態時，脈沖發生部3以從輸出脈沖信號poff1起經過時間ptd1后輸出截止脈沖信號poff2來構成。然后，將這樣的時間ptd1設定在信號ONR、OFFR因位移電流而被固定為低電平的期間twd2以上。因此，在期間twd2之間，即使控制部4不輸出截止信號時，也可以根據信號HIN的下降沿，從控制部4可靠地輸出截止信號。其結果，根據信號HIN的下降沿，可以使開關器件40可靠地不導通。
實施方式4圖15是本發明實施方式4的構成半導體器件60的脈沖發生電路3(參照圖1)的結構的方框圖。其他結構與實施方式1相同，在相同的結構中附以相同的標號，省略重復的說明。如圖15所示，脈沖發生部3包括單觸發脈沖發生電路6a～6e、反相器6f～6h、延遲電路6i～6k、以及NOR電路6l、6m。單觸發脈沖發生電路和延遲電路的結構及動作與實施方式1相同，所以省略說明。
從I/F部2輸入的信號HINS分支為兩個信號。一個信號HINS被輸入到反相器6f。反相器6f將信號HINS進行反轉并輸出。單觸發脈沖發生電路6c根據反相器6f的輸出來輸出信號P6c，延遲電路6k將反相器6f的輸出延遲規定時間后輸出。單觸發脈沖發生電路6d根據延遲電路6k的輸出來輸出信號P6d。
延遲電路6j將反相器6f的輸出延遲規定時間后輸出。這里，延遲電路6j的延遲時間設定得比延遲電路6k的延遲時間長。單觸發脈沖發生電路6e根據延遲電路6j的輸出來輸出信號P6e。三輸入的NOR電路6m運算信號P6c、P6d及P6e的“或非”并輸出。然后，反相器6h將NOR電路6m的輸出進行反轉并作為導通傳輸脈沖信號OFFS輸出。
此外，另一信號HINS被輸入到單觸發脈沖發生電路6a和延遲電路6i。單觸發脈沖發生電路6a根據信號HINS來輸出信號P6a，延遲電路6i將信號HINS延遲規定時間后輸出。然后，單觸發脈沖發生電路6b根據延遲電路6i的輸出來輸出信號P6b。NOR電路6l運算信號P6a和P6b的“或非”并輸出。然后，反相器6g將NOR電路6l的輸出進行反轉并作為導通傳輸脈沖信號ONS輸出。
下面，參照圖16來說明本實施方式的半導體器件60的動作。再有，圖16是表示半導體器件60的動作一例的流程圖。
首先，在使開關器件40從截止轉變為導通時，如圖6所示，來自半導體器件60外部的信號HIN從低電平轉變為高電平。如果信號HIN從低電平轉變為高電平，則驅動電路1動作，信號HO從低電平轉變為高電平，向開關器件40提供導通信號。由此，開關器件40變為導通狀態。
如果開關器件40導通，則在連接點CON1上施加dV/dt過渡信號，產生位移電流I，信號ONR、OFFR被分別固定為低電平。然后，如圖6所示，在期間twd2之間，如果信號HIN從高電平轉變為低電平，則脈沖發生部3輸出截止脈沖信號poff1。
然后，如圖16所示，脈沖發生部3在輸出截止脈沖信號poff1起經過規定時間ptd1后，輸出截止脈沖信號poff2作為截止傳輸脈沖信號OFFS。但是，在期間twd2之間，由于各信號ONR、OFFR被固定為低電平，所以信號R仍為低電平，不變化為高電平。即，從脈沖信號發生部3輸出的截止脈沖信號poff1、poff2被忽略。因此，信號Q、HO維持高電平狀態，開關器件40的導通狀態被維持。
然后，如圖16所示，脈沖發生部3在輸出截止脈沖信號poff1起經過規定時間ptd4后，輸出截止脈沖信號poff3作為截止傳輸脈沖信號OFFS。這里，將時間ptd4設定在期間twd2以上，即設定在信號ONR、OFFR被固定為低電平的期間以上。因此，在信號ONR、OFFR沒有被固定為低電平后，可以輸出截止脈沖信號poff3。
由此，在信號ONR、OFFR沒有被固定在低電平后，如圖16所示，信號OFFR轉變為低電平，信號OFFIN、R轉變為高電平。由此，RS觸發電路11的輸出信號從高電平轉變為低電平，信號HO也從高電平轉變為低電平。其結果，向開關器件40提供截止信號，變為不導通狀態。
根據以上，在本實施方式的半導體器件60中，脈沖發生部3輸出截止脈沖信號poff1至poff3。因此，例如在期間twd2比假設的期間長時，因截止脈沖信號poff1及poff2在期間twd2被輸出而有控制部4不輸出截止信號的可能性，但在本實施方式中，根據截止脈沖信號poff3產生的信號HIN的下降沿，可以從控制部4可靠地輸出截止信號。其結果，根據信號HIN的下降沿，可以使開關器件40可靠地不導通，而且可以進行可靠性高的控制。
再有，在本實施方式中，在開關器件40從截止狀態轉變為導通狀態時，脈沖發生部3以在從輸出截止脈沖信號pon1起經過時間ptd2后輸出導通脈沖信號pon2來構成。然后，將這樣的時間ptd2設定在信號ONR、OFFR因電位VS低于某個負電位而被固定為低電平的期間twd1以上。因此，在期間twd1之間，即使控制部4不輸出導通信號，也可以根據信號HIN的上升沿，從控制部4可靠地輸出導通信號。其結果，根據信號HIN的上升沿，可以使開關器件40可靠地導通。
此外，也可以將輸出脈沖發生部3的導通傳輸脈沖信號的部分如實施方式2或實施方式3所示構成。
實施方式5為了高電位側的開關器件40和低電位側的開關器件42不產生同時為導通狀態的支路短路，通常設置同時為不導通的時間(空載時間)。因此，在預先設定的空載時間內不能使開關器件40不導通時，產生開關器件40和開關器件42同時導通的支路短路。
因此，在本實施方式的發明中，在實施方式4所述的半導體器件60中，將輸出截止脈沖信號poff1至poff3的間隔設定得比空載時間短。
通過這樣的設定，例如通過截止脈沖信號poff1至poff3，即使不能使開關器件40不導通，但通過截止脈沖信號poff3，也可以可靠地使開關器件40在空載時間內不導通。因此，可以不產生開關器件40和開關器件42同時導通的支路短路。
再有，只要截止脈沖信號poff2至poff3的間隔在空載時間內，對截止脈沖信號poff1至poff2的間隔就不做特別限制。
權利要求
1.一種開關器件的驅動電路，包括脈沖發生部，根據所述驅動電路的輸入信號的一個邊沿來輸出導通傳輸脈沖信號，根據所述輸入信號的另一個邊沿來輸出截止傳輸脈沖信號；以及控制部，根據所述導通傳輸脈沖信號輸出使所述開關器件成為導通狀態的導通信號，根據所述截止傳輸脈沖信號輸出使所述開關器件成為不導通狀態的截止信號，其中，所述導通傳輸脈沖信號包含第一、第二導通脈沖信號，所述脈沖發生部根據所述一個邊沿輸出所述第一導通脈沖信號，根據所述第一導通脈沖信號的輸出所基于的所述一個邊沿，在從輸出所述第一導通脈沖信號起經過規定時間后輸出所述第二導通脈沖信號。
2.如權利要求1所述的驅動電路，其中所述導通傳輸脈沖信號還包含第三導通脈沖信號，所述脈沖發生部根據所述第一導通脈沖信號的輸出所基于的所述一個邊沿，在從輸出所述第二導通脈沖信號起經過規定時間后輸出所述第三導通脈沖信號。
3.一種開關器件的驅動電路，包括脈沖發生部，根據所述驅動電路的輸入信號的一個邊沿來輸出導通傳輸脈沖信號，根據所述輸入信號的另一個邊沿來輸出截止傳輸脈沖信號；以及控制部，根據所述導通傳輸脈沖信號輸出使所述開關器件成為導通狀態的導通信號，根據所述截止傳輸脈沖信號輸出使所述開關器件成為不導通狀態的截止信號，其中，所述導通傳輸脈沖信號包含規定的脈沖寬度的導通脈沖信號，所述控制部接收所述開關器件的輸出電位作為基準電位，所述規定的脈沖寬度設定成大于在開關所述開關器件時所述基準電位下降至妨礙所述控制部正常動作的電平所用的時間。
4.如權利要求1至3中任一項所述的驅動電路，其中所述截止傳輸脈沖信號包含第一、第二截止脈沖信號，所述脈沖發生部根據所述另一個邊沿輸出所述第一截止脈沖信號，根據所述第一截止脈沖信號的輸出所基于的所述另一個邊沿，在從輸出所述第一截止脈沖信號起經過規定時間后輸出所述第二截止脈沖信號。
5.如權利要求4所述的驅動電路，其中所述截止傳輸脈沖信號還包含第三截止脈沖信號，所述脈沖發生部根據所述第一截止脈沖信號的輸出所基于的所述另一個邊沿，從輸出所述第二截止脈沖信號起經過規定時間后輸出所述第三截止脈沖信號。
6.一種開關器件的驅動電路，包括脈沖發生部，根據所述驅動電路的輸入信號的一個邊沿來輸出導通傳輸脈沖信號，根據所述輸入信號的另一個邊沿來輸出截止傳輸脈沖信號；以及控制部，根據所述導通傳輸脈沖信號輸出使所述開關器件成為導通狀態的導通信號，根據所述截止傳輸脈沖信號輸出使所述開關器件成為不導通狀態的截止信號，其中，所述截止傳輸脈沖信號包含第一至第三截止脈沖信號，所述脈沖發生部根據所述另一個邊沿輸出所述第一截止脈沖信號，根據所述第一截止脈沖信號的輸出所基于的所述另一個邊沿，在從輸出所述第一截止脈沖信號起經過規定時間后輸出所述第二截止脈沖信號，根據所述第一截止脈沖信號的輸出所基于的所述另一個邊沿，從輸出所述第二截止脈沖信號起經過規定時間后輸出所述第三截止脈沖信號。
7.如權利要求6所述的驅動電路，其特征在于，在規定的空載時間內輸出所述截止傳輸脈沖信號。
8.一種半導體器件，包括權利要求1、3、6中任一項所述的驅動電路；以及所述開關器件。
全文摘要
提供一種技術，即使在某一期間中不能輸出開關器件的導通信號時，也可以根據輸入信號的邊沿而使開關器件可靠地導通。脈沖發生部(3)根據來自半導體器件(60)外部的信號HIN的上升沿，將用于使開關器件(40)導通的第一次的導通脈沖信號輸出到控制部(4)。然后，脈沖發生部(3)在從輸出第一次導通脈沖信號起經過規定時間后，將用于使開關器件(40)導通的第二次導通脈沖信號輸出到控制部(4)。控制部(4)即使在根據第一次的導通脈沖信號不能輸出開關器件(40)的導通信號時，可以根據第二次的導通脈沖信號來輸出導通信號。
文檔編號H03K5/153GK1612479SQ20041005866
公開日2005年5月4日 申請日期2004年7月27日 優先權日2003年10月27日
發明者坂田浩司 申請人:三菱電機株式會社