增益與電源電壓成正比的放大器的制作方法

專利名稱：增益與電源電壓成正比的放大器的制作方法
技術領域：
本發明涉及增益隨著電源電壓的變化而變化的放大器，特別涉及使用這種放大器的角速度傳感器裝置。
背景技術：
在電子機器中使用直流放大器和高頻放大器等各種放大器，這些放大器中，將其直流電源的電壓穩定并保持固定是很普通的。一般地，通過將電源的電壓保持固定，可獲得穩定的特性。
但是，在裝載于汽車等移動體上、嚴酷的環境條件下使用的電子機器中，存在應該穩定的電源電壓因負載變動和外部噪聲而變動的問題。目前在汽車中，在姿態控制系統和防抱死系統(ABS)等用于車體控制和安全的裝置上使用很多傳感器。這些傳感器的輸出信號大部分是模擬信號。為了用微型計算機根據這種模擬信號進行數據處理而進行規定的判定和控制，使用AD變換器將這種模擬信號變換為數字信號。
在進行AD變換的情況下，通常需要作為基準的基準電壓(VREF)。這種VREF在輸出將要進行AD變換的信號的傳感器側也必須完全相同。因此，在AD變換器和傳感器的場所分離時，除了電源用布線、接地GND布線、信號輸出傳輸用布線以外，還需要有一條與基準電壓源連接的布線。但是，在汽車等的電子機器中，從成本和可靠性的理由來說，需要減少布線數，一般以直流電源的電壓作為基準電壓而不設置基準電壓源。
在這樣的電子機器中，如果傳感器的檢測輸出固定，而電源電壓升高，則AD變換器以升高的電源電壓為基準進行AD變換。其結果，進行了數字變換的結果的數字輸出下降，產生如同傳感器的檢測輸出變小的結果。因此，在這樣進行AD變換時，不能獲得正確的檢測數據。因此，在電源電壓例如增大了10％時，如果將傳感器的檢測輸出增大10％并輸入到AD變換器，則由電源電壓的變動引起的變化被抵消，變換后的數字輸出與傳感器的模擬檢測輸出正確地對應。
因為是這樣的結構，所以要求裝載于汽車等上的傳感器的輸出與電源電壓成正比地變動。
在現有的汽車等的電子機器中，難以實現具有這樣的特性的高精度的放大器，所以使傳感器的靈敏度與電源電壓成正比那樣來構成。
作為汽車的電子機器的一例，為了控制汽車的姿態，有檢測車體晃動的角速度傳感器裝置。以下，參照圖12說明現有的角速度傳感器裝置的結構及其動作。
圖12是現有的角速度傳感器裝置的系統方框圖的一例。
在圖12中，角速度傳感器(angular velocity sensor)10是具有公知的音叉結構(tuning fork structure)的振動式的傳感器，例如公開于美國專利5014554號、5038613號、5239868號，5447066號。角速度傳感器10具有在通過支撐桿100支撐中央部的連接板107的兩端安裝振動元件的音叉結構。在連接板107的一個端部安裝將壓電元件粘結在振動元件上的驅動元件101。驅動元件101引起音叉振動。在驅動元件101的上端，連接檢測與角速度對應的科里奧利力(Coriolis’s force)的檢測元件103，在連結板107的另一端部安裝將壓電電氣元件粘結在振動元件上的電平檢測元件102。電平檢測元件102是用于檢測作為音叉振動振幅的振動電平的元件。在電平檢測元件102的上端，連接檢測與角速度對應的科里奧利力的檢測元件104。
與角速度傳感器10的電平檢測元件102連接的端子133連接到第1放大器111的輸入端，電平檢測元件102產生的基于表面電荷的輸入信號Vin輸入到第1放大器111并被放大。放大器111的輸出電壓Vm輸入到整流器122、可變增益放大器125及相位檢波器127。輸出電壓Vm被整流器122整流，通過電阻143和電容器144構成的平滑電路123平滑后輸入到可變增益放大器125的加法器125a的負輸入端。在加法器125a的正輸入端上，施加比較電壓發生電路114的比較電壓Vr。比較電壓發生電路114由串聯連接兩個具有相同電阻值的電阻器141、142構成。電阻器141和142連接在電源VDD與電路地Gr之間，電源電壓的二分之一的電壓作為比較電壓Vr輸出。加法器125a將平滑電路123的輸出電壓和比較電壓Vr之差的電壓施加在通過可變增益放大器125內的電壓控制可改變增益的放大器125b上。放大器125b通過輸入到加法器125a的兩個電壓的電壓差來控制增益，該受控制的輸出信號從角速度傳感器10的驅動端子130向驅動元件101施加，將其驅動。
第1放大器111的輸出被可變增益放大器125放大后從角速度傳感器10的端子130施加在驅動元件101上。因此，由放大器111、整流器122、平滑電路123、可變增益放大器125及角速度傳感器10組成的環形電路構成具有自動增益控制功能的正弦波振蕩電路。以下將這種環形電路稱為‘AGC環形電路’。由AGC環形電路控制第1放大器111的輸出電壓Vm，以使其振幅固定。
通過以上的結構，角速度傳感器10進行音叉振動，以使電平檢測元件102的輸出固定，不受元件偏差和溫度變化的影響，對于角速度的檢測靈敏度來說，同樣也實現不受元件偏差和溫度變化影響的檢測靈敏度。
圖12中的比較電壓發生器114的比較電壓Vr是電源VDD和電路地Gr間串聯連接的兩個電阻器141和142的連接點的電壓，對應于電源VDD的電壓(電源電壓Vdd)的變動，比較電壓Vr也變動。將電路地Gr作為基準時的電源電壓Vdd和比較電壓Vr的變動率(％)是相同的。
因此，輸出電壓Vm的振幅具有始終與電源電壓Vdd成正比的振幅，并且成為正弦波電壓。如果以不依賴于電源電壓Vdd來構成第1放大器111和整流器122，則角速度傳感器10的檢測元件102的輸出信號、即第1放大器111的輸入信號Vin與輸出電壓Vm同樣成為與電源電壓Vdd成正比的電壓。檢測元件103、104的電荷的電平變動與從電平檢測元件102輸出的正弦波的振幅成正比。因此，用相位檢波器127對該信號進行檢波，由直流放大器118放大并輸出到輸出端子119的角速度的輸出信號也成為與電源電壓Vdd成正比的值，可獲得增益與電源電壓Vdd成正比變化的放大裝置。
參照圖13和圖14(a)、圖14(b)、圖14(c)來說明在圖12所示的現有例的放大裝置中電源電壓Vdd變動時的動作。
角速度傳感器10是兼用作機械振動的元件，所以具有機械濾波器的特性，時間常數比較大，響應速度比較慢。而平滑電路123是由電阻器143和電容器144構成的具有大的時間常數的低通濾波器。因此，包含角速度傳感器10、放大器111、整流器122、平滑電路123、可變增益放大器125的AGC環形電路對干擾的響應速度比較慢。即，響應頻率比較低。其響應特性的例子示于圖13的曲線圖。
在圖13的曲線圖中，橫軸表示電源電壓Vdd的變動頻率。Fr是由角速度傳感器10的響應特性延遲和平滑電路123的時間常數確定的諧振頻率，例如為10Hz左右。縱軸表示輸入電壓Vin的電壓變動比(dB)。電壓變動比用電源電壓Vdd的電源電壓變動率RVdd與放大器111的輸入電壓Vin的輸入電壓變動率Rvin之比的RVin/RVdd表示。例如，在當電源電壓Vdd上升10％時，輸入電壓Vin也上升10％的情況下，電壓變動比RVin/RVdd為0db。電源電壓Vdd的變動速度非常慢，在直流或接近直流的低頻率時，前面說明的AGC功能有效地作用，輸入電壓Vin與電源電壓Vdd成正比變動。因此，電源電壓變動率RVdd和輸入電壓變動率Rvin為相同的值，電壓變動比為0dB。在電源電壓Vdd的變動快，變動到所述AGC功能不能跟蹤程度的高頻率fh(例如100Hz)時，輸入電壓變動率Rvin比電源電壓變動率RVdd小。因此，電壓變動比如圖13的曲線取所示那樣小于0dB。其中，在諧振頻率fr時輸入電壓變動率Rvin達到電源電壓變動率RVdd的兩倍以上，如圖13所示，形成尖銳的峰值。
為了加快AGC環路的響應速度，最好是提高AGC環路的增益，但如果這樣，則輸入電壓Vin對電源電壓Vdd的變動比增大，諧振頻率fr時的電壓變動比進一步增大。
在圖12所示的現有電路中，在電源電壓Vdd如圖14(a)中波形a所示那樣臺階狀上升A％時，輸出電壓Vm如圖14(b)中波形b所示那樣振動。在從第1放大器111輸出固定的輸出電壓Vm時，如果產生圖14(a)所示的急劇的電源電壓變動，則輸出到角速度輸出端子119的表示角速度的輸出電壓Vout如圖14(c)所示那樣，產生與圖14(b)同樣的變動。因此，使輸出電壓Vout不能正確地跟蹤電源電壓Vdd的變動。

發明內容
本發明的目的在于提供一種增益與電源電壓成正比的放大器，即使在電源電壓急劇地變動的情況下，也可以正確地跟蹤電源電壓的變動并改變增益，獲得與電源電壓的變動正確對應的輸出電壓，并且響應速度快。
本發明的增益與電源電壓成正比的放大器包括第1和第2P溝道MOS場效應晶體管(以下為MOS-FET)，各自的背柵與半導體襯底電隔離地形成，各自的源極公共連接；第1電壓源，輸出對電源電壓進行分壓后的電壓；第2電壓源，以所述第1電壓源的輸出電壓為基準，產生具有與所述第1和第2MOS-FET的閾值電壓大致相同的電位差的正電壓；第3電壓源，以所述第1電壓源的輸出電壓為基準，產生規定的負電壓；以及運算放大器，將所述第2電壓源的輸出作為偏置電壓施加在同相輸入端子上。所述第1和第2MOS-FET的公共連接的源極連接到所述運算放大器的反相輸入端子；所述第1和第2MOS-FET的各自的背柵連接到各自的源極或所述第2電壓源的任一方。所述第1MOS-FET的柵極被偏置為電路的地電位，其漏極連接到輸入除去了直流分量的信號的輸入端子；所述第2MOS-FET的柵極連接到所述第3電壓源，其漏極連接到與輸出端子連接的所述運算放大器的輸出端。
根據本發明，由于放大器的增益與電源電壓正比例變化，所以如果使用這種放大器放大各種傳感器的模擬的檢測輸出，則放大后的檢測輸出隨著電源電壓的變化而變化。因此，在對模擬的檢測輸出進行AD變換時，即使在將電源電壓用作基準電壓的情況下，也可以獲得正確對應于所述模擬的檢測輸出的數字輸出。由于放大器的頻率特性很高，所以特別是在用于車輛的各種傳感器的情況下，具有足夠的響應速度，可應用于各種各樣的高速動作傳感器。
本發明另一方案的增益與電源電壓成正比的放大器包括第1和第2N溝道MOS-FET，各自的背柵與襯底電隔離地形成，各自的源極公共連接；第1電壓源，輸出對電源電壓進行分壓后的電壓；第2電壓源，以所述第1電壓源的輸出電壓為基準，產生具有與所述第1和第2MOS-FET的閾值電壓大致相同的電位差的負電壓；第3電壓源，以所述第1電壓源的輸出電壓為基準，產生規定的正電壓；以及運算放大器，將所述第2電壓源的輸出作為偏置電壓施加在同相輸入端子上。所述第1和第2MOS-FET的公共連接的源極連接到所述運算放大器的反相輸入端子。所述第1和第2MOS-FET的各自的背柵連接到各自的源極或所述第2電壓源的輸出端的任一方；所述第1MOS-FET的柵極連接到正的電源電壓，其漏極連接到輸入除去了直流分量的信號的輸入端子；所述第2MOS-FET的柵極連接到所述第3電壓源，其漏極連接到與輸出端子連接的所述運算放大器的輸出端。
根據本發明，由于放大器的增益與電源電壓正比例變化，所以如果使用這種放大器放大各種傳感器的模擬的檢測輸出，則放大后的檢測輸出隨著電源電壓的變化而變化。因此，在對模擬的檢測輸出進行AD變換時，即使在將電源電壓用作基準電壓的情況下，也可以獲得正確對應于所述模擬的檢測輸出的數字輸出。由于放大器的頻率特性很高，所以特別是在用于車輛的各種傳感器的情況下，具有足夠的響應速度，可應用于各種各樣的高速動作傳感器。
本發明另一方案的增益與電源電壓成正比的放大器包括第1和第2P溝道的MOS-FET，各自的背柵與半導體襯底電隔離地形成，各自的源極公共連接；第1電壓源，輸出對電源電壓進行分壓后的電壓；第2電壓源，以所述第1電壓源的輸出電壓為基準，產生具有與所述第1和第2MOS-FET的閾值電壓大致相同的電位差的正電壓；第3電壓源，以所述第1電壓源的輸出電壓為基準，產生規定的負電壓；以及第1和第2運算放大器，將各自的同相輸入端連接到所述第2電壓源。所述第1和第2MOS-FET的公共連接的源極連接到所述第1運算放大器的輸出端；所述第1和第2MOS-FET的各自的背柵連接到各自的源極或所述第2電壓源的任一方。所述第1MOS-FET的柵極連接到所述第3電壓源，其漏極連接到所述第1運算放大器的反相輸入端，同時連接到輸入除去了直流分量的信號的輸入端子。所述第2MOS-FET的柵極連接到電路地，其漏極連接到所述第2運算放大器的反相輸入端。在所述第2運算放大器的反相輸入端和與放大器的輸出端子連接的所述第2運算放大器的輸出端之間連接電阻器。
根據本發明，由于放大器的增益與電源電壓正比例變化，所以如果使用這種放大器放大各種傳感器的模擬的檢測輸出，則放大后的檢測輸出隨著電源電壓的變化而變化。因此，在對模擬的檢測輸出進行AD變換時，即使在將電源電壓用作基準電壓的情況下，也可以獲得正確對應于所述模擬的檢測輸出的數字輸出。在輸入信號為電流信號時，第1運算放大器和作為其反饋電阻的第1MOS-FET作為電流電壓變換器來工作。而第2運算放大器與第2MOS-FET和電阻一起形成普通的反相放大器。因此，輸入端子和輸出端子間的增益為電流電壓變換器和反相放大器各自的增益之積，可獲得大增益。
本發明另一方案的增益與電源電壓成正比的放大器包括第1和第2P溝道的MOS-FET，各自的背柵與半導體襯底電隔離地形成，各自的源極公共連接；第3、第4P溝道的MOS-FET，各自的源極公共連接；第1電壓源，輸出對電源電壓進行分壓后的電壓；第2電壓源，以所述第1電壓源的輸出電壓為基準，在輸出端上產生具有與所述第1、第2、第3和第4MOS-FET的閾值電壓大致相同的電位差的正電壓；第3電壓源，以所述第1電壓源的輸出電壓為基準，產生規定的負電壓；第1運算放大器和第2運算放大器，將同相輸入端公共連接，通過所述第2電壓源進行偏置；第1和第2MOS-FET，將各自的源極公共連接，所述源極連接到所述第1運算放大器的輸出端；以及第3和第4P溝道的MOS-FET，將各自的源極公共連接，所述源極連接到所述第2運算放大器的輸出端。所述第1、第2、第3、第4MOS-FET的各背柵連接到各自的源極或所述第2電壓源的任一方；所述第1和第3MOS-FET的柵極連接到所述第3電壓源。所述第1 MOS-FET的漏極連接到所述第1運算放大器的反相輸入端，同時連接到輸入除去了直流分量的信號的第1輸入端子。所述第3MOS-FET的漏極連接到所述第2運算放大器的反相輸入端，同時連接到輸入除去了直流分量的信號的第2輸入端子。所述第2、第4MOS-FET的柵極連接到電路地；所述第2MOS-FET的漏極連接到所述第3運算放大器的同相輸入端；所述第4MOS-FET的漏極連接到所述第3運算放大器的反相輸入端；所述第2電壓源通過第1電阻連接到所述第3運算放大器的同相輸入端；在所述第3運算放大器的反相輸入端和與放大器的輸出端子連接的所述第3運算放大器的輸出端之間連接第2電阻器。
根據本發明，由于放大器的增益與電源電壓正比例變化，所以如果使用這種放大器放大各種傳感器的模擬的檢測輸出，則放大后的檢測輸出隨著電源電壓的變化而變化。因此，在對模擬的檢測輸出進行AD變換時，即使在將電源電壓用作基準電壓的情況下，也可以獲得正確對應于所述模擬的檢測輸出的數字輸出。由于放大器的頻率特性很高，所以特別是在用于車輛的各種傳感器的情況下，具有足夠的響應速度，可應用于各種各樣的高速動作傳感器。此外，由于有第1輸入端子和第2輸入端子這兩個輸入端子，所以還可應用于角速度傳感器等的有兩個輸出的傳感器。
本發明的角速度傳感器裝置包括激勵部，向振動體提供振動；振動電平檢測部，檢測振動體的振動電平；科里奧利力檢測部，檢測根據角速度產生的科里奧利力；第1放大器，放大所述振動電平檢測部的輸出信號；整流電路，對所述第1放大器的輸出信號進行整流，獲得直流電壓；可變增益放大器，輸入所述第1放大器的輸出信號，根據所述整流電路的輸出值改變放大率；第2放大器，放大所述科里奧利力檢測部的輸出信號；相位檢波器，根據所述振動體的振動頻率對所述第2放大器的輸出電壓進行相位檢波；以及直流放大器，對所述相位檢波器的輸出進行直流放大。所述第2放大器包括至少兩個運算放大器；以及至少兩個MOS-FET，其將漏-源間偏置為0V；將一個MOS-FET進行偏置，以使其柵-源間電壓固定，對另一個MOS-FET進行偏置，以根據電源電壓的變動而變化；根據用所述相互不同的電壓偏置的所述至少兩個MOS-FET的溝道電阻之比，確定所述運算放大器的增益。
本發明另一方案的角速度傳感器裝置包括激勵部，向振動體提供振動；振動電平檢測部，檢測振動體的振動電平；科里奧利力檢測部，檢測與角速度對應產生的科里奧利力；第1放大器，放大所述振動電平檢測部的輸出信號；整流電路，對所述第1放大器的輸出信號進行整流，獲得直流電壓；可變增益放大器，輸入所述第1放大器的輸出信號，根據所述整流電路的輸出值改變放大率；第2放大器，放大所述科里奧利力檢測部的輸出信號；相位檢波器，根據所述振動體的振動頻率對所述第2放大器的輸出電壓進行相位檢波；以及直流放大器，對所述相位檢波器的輸出進行直流放大。
所述第2放大器的特征在于增益與電源電壓成正比的放大器，它包括第1和第2P溝道MOS-FET，各自的背柵與半導體襯底電隔離地形成，各自的源極公共連接；以及第3和第4P溝道MOS-FET，各自的源極公共連接；第1電壓源，輸出對電源電壓分壓后的電壓；第2電壓源，以所述第1電壓源的輸出電壓為基準，產生具有與所述第1、第2、第3和第4MOS-FET的閾值電壓大致相同的電位差的正電壓；第3電壓源，以所述第1電壓源的輸出電壓為基準，產生規定的負電壓；第1運算放大器和第2運算放大器，將同相輸入端公共連接，通過所述第2電壓源進行偏置；第1和第2MOS-FET，各自的源極公共連接，所述源極連接到所述第1運算放大器的輸出端；以及第3和第4P溝道的MOS-FET，各自的源極公共連接，所述源極連接到所述第2運算放大器的輸出端。所述第1、第2、第3、第4MOS-FET的各背柵連接到各自的源極或所述第2電壓源的任一方；所述第1和第3MOS-FET的柵極連接到所述第3電壓源；所述第1MOS-FET的漏極連接到所述第1運算放大器的反相輸入端，同時連接到輸入除去了直流分量的信號的第1輸入端子。所述第3MOS-FET的漏極連接到所述第2運算放大器的反相輸入端，同時連接到輸入除去了直流分量的信號的第2輸入端子。所述第2、第4MOS-FET的柵極連接到電路地；所述第2MOS-FET的漏極連接到所述第3運算放大器的同相輸入；所述第4MOS-FET的漏極連接到所述第3運算放大器的反相輸入。所述第2電壓源通過第1電阻連接到所述第3運算放大器的同相輸入；在所述第3運算放大器的反相輸入端子和與放大器的輸出端子連接的所述第3運算放大器的輸出端之間連接第2電阻。
根據本發明，作為第2放大器，由于使用具有充分高的頻率特性的、增益與電源電壓成正比的放大器，所以可實現響應速度快的角速度傳感器。


圖1是本發明第1實施例的電源電壓比例放大器的電路圖。
圖2是本發明第1實施例的電源電壓比例放大器的另一例電路圖。
圖3是本發明第1實施例的電源電壓比例放大器中使用的P溝道MOS-FET例的剖面圖。
圖4是本發明第2實施例的電源電壓比例放大器的電路圖。
圖5是本發明第2實施例的電源電壓比例放大器中使用的N溝道MOS-FET例的剖面圖。
圖6是本發明第2實施例的電源電壓比例放大器中使用的另一例N溝道MOS-FET的剖面圖。
圖7是本發明第3實施例的電源電壓比例放大器的電路圖。
圖8是本發明第4實施例的電源電壓比例放大器的電路圖。
圖9是將本發明第4實施例的電源電壓比例放大器與音叉式振動傳感器組合的角速度傳感器裝置的系統方框圖。
圖10是表示在本發明的圖9所示的角速度傳感器裝置中，電源電壓變動時的輸出電壓變動比和電源電壓的變動頻率的關系的曲線圖。
圖11(a)是表示本發明的圖9所示的角速度傳感器裝置中的電源電壓和時間的關系的曲線圖，圖11(b)是表示放大器的輸出電壓和時間的關系的曲線圖，圖11(c)是表示相同角速度的輸出電壓和時間的關系的曲線圖。
圖12是現有的角速度傳感器裝置的系統方框圖。
圖13是表示在圖12的現有的角速度傳感器裝置中，電源電壓變動時的電壓變動比(dB)變化的曲線圖。
圖14(a)是表示圖12所示的現有的角速度傳感器裝置中的電源電壓和時間的關系的曲線圖，圖14(b)是表示放大器的輸出電壓和時間的關系的曲線圖，圖14(c)是表示相同角速度的輸出電壓和時間的關系的曲線圖。
具體實施例方式
以下，參照圖1至圖11來說明本發明的增益與電源電壓成正比的放大器(以下稱為電源電壓比例放大器)和使用它的角速度傳感器裝置的優選實施例。
(第1實施例)下面參照圖1至圖3來說明本發明第1實施例的電源電壓比例放大器。
在圖1中，第1實施例的電源電壓比例放大器包括將輸入信號放大輸出的放大電路20a、作為第1電壓源的偏置電路11、作為第3電壓源的恒壓源12以及作為第2電壓源的偏置電路14。偏置電路11將對電源電壓Vdd進行分壓后的正電壓輸出到輸出端11a。在放大電路20a中，輸入端子51經由用于阻止直流電流的電容器9連接到P溝道的第1MOS型場效應晶體管(以下略記為MOS-FET)21的漏極。在輸入端子51上施加的輸入信號不包含直流分量的情況下，也可以將輸入信號輸入到直接連接在MOS-FET21的漏極上的輸入端子51a。例如，后面詳細說明的角速度傳感器的輸出為不包含直流分量的交流輸出，所以輸入到輸入端子51a。MOS-FET21的柵極連接到電路地Gr。MOS-FET21的源極連接到運算放大器61的反相輸入(-)。在運算放大器61的反相輸入(-)和輸出端子52之間，設置P溝道的第2MOS-FET22，使其源極連接到反相輸入(-)，漏極連接到輸出端子52。MOS-FET22的柵極連接到作為第3電壓源的恒壓源12的負端子。恒壓源12的正端子連接到偏置電路14中包含的P溝道的第3MOS-FET23的漏極和偏置電路11的輸出端11a。恒壓源12以偏置電路11的輸出電壓為基準，產生規定的負電壓。偏置電路14以偏置電路11的輸出電壓為基準，將具有與MOS-FET21、22、23的閾值電壓大致相同的電位差的正電壓輸出到輸出端子14f。所述運算放大器61的同相輸入(+)連接到第3MOS-FET23的源極。MOS-FET23的源極經恒流源13連接到電源VDD。MOS-FET23的漏極和柵極連接到第2運算放大器60的輸出端11a。在偏置電路11中，在電源VDD和電路地Gr之間電阻44和45串聯連接。電阻44和45的連接點45a連接到第2運算放大器60的同相輸入(+)。運算放大器60的反相輸入(-)連接到運算放大器60的輸出端11a。省略運算放大器61和60的電源的圖示。
以下說明上述那樣構成的本實施例的電源電壓比例放大器的工作。由于在MOS-FET21的漏極中不流入直流，所以運算放大器61的反相輸入(-)、輸出端子52和同相輸入(+)都為同電位。
MOS-FET21、22等MOS-FET在非飽和狀態下工作時的漏極電流Ids一般用下式(1)表示。
Ids＝β·{(Vgs-Vth)·Vds-(Vds)2/2} …(1)其中，β是每單位柵極電壓的互導，Vgs是柵-源間電壓，Vth是MOS-FET導通的柵-源間的閾值電壓，Vds是漏-源間電壓。而MOS-FET的導通電阻Ron是將用式(1)求出的漏極電流Ids用漏-源間電壓Vds微分后的值的倒數，可用式(2)表示。
Ron＝1/(dIds/dVds) …(2)根據式(1)和式(2)可獲得式(3)。
dIds/dVds＝β·{(Vgs-Vth)-Vds} …(3)在漏-源間是不施加偏置電壓的零偏置的情況下，漏-源間電壓Vds為零。因此，可消除式(3)右邊的第2項。其結果，式(2)變為式(4)。
Ron≈1/{β·(Vgs-Vth)} …(4)從式(4)可知，漏-源間的電壓Vds為零的MOS-FET的導通電阻Ron與互導β和電壓差(Vgs-Vth)的積成反比。由于互導β由MOS-FET21、22的制造工藝和尺寸來確定，所以它與電源電壓沒有關系而是固定的。因此，可知如果在確定運算放大器的增益的輸入電阻上使用該MOS-FET的導通電阻Ron，使作為偏置電壓的電壓差(Vgs-Vth)與電源電壓Vdd成正比，則可獲得增益與電源電壓Vdd成正比的放大器。
在圖1的偏置電路11中，電阻44、45的連接點45a的電位通過運算放大器60進行阻抗變換，輸出到其輸出端11a。
在MOS-FET23的源極中，從與電源VDD連接的恒壓源13流過固定的微小電流(恒流)。通過該恒流，在運算放大器60的輸出電壓11a和運算放大器61的同相輸入(+)之間產生與MOS-FET21、22的閾值電壓Vth相當的偏置電壓，運算放大器61的輸入DC偏置被電平偏移。由此，將MOS-FET21、22的閾值電壓Vth抵消。最好是恒流的電流值盡量小。最好是MOS-FET23的柵極寬度的尺寸盡量大。
作為放大電路20a的運算放大器61的反饋電阻工作的MOS-FET22的柵極偏置電壓以運算放大器60的輸出電壓為基準形成負電壓。通過恒壓源12施加該負電壓。通過上述結構，即使運算放大器61的反相輸入(-)和同相輸入(+)的偏置電壓隨著電源電壓Vdd的變動而變動，MOS-FET22的導通電阻也不改變。相反，MOS-FET21的導通電阻與電源電壓Vdd成反比地減小。通過以上的動作，具有MOS-FET21、22及運算放大器61的放大電路20a的增益與電源電壓Vdd成正比。
MOS-FET21、22的源極電位Vso為相對于電路地Gr的運算放大器61的反相輸入(-)的偏置電壓，可用下式(5)表示。
Vso＝{R45/(R44+R45)}·Vdd-Vgs23 …(5)其中，R44和R45分別是電阻44和45的電阻值，Vdd是電源電壓。Vgs23是MOS-FET23的柵-源間電壓，由于為P溝道，所以極性為負。
MOS-FET23的柵-源間電流Ids可使用柵-源間電壓Vgs和閾值電壓Vth，由MOS-FET的飽和工作時的一般式(6)來表示。
Ids＝(β/2)·(Vgs-Vth)2…(6)設MOS-FET23的漏-源間電流為Ids23，每單位柵極電壓的互導為β23，柵-源間電壓為Vgs23，則式(6)變為下式(6A)。
Ids23＝(β23/2)·(Vgs23-Vth)2…(6A)對于柵-源間電壓Vgs23求解式(6A)，可得到式(7)。
Vgs23=2·Ids23/β23+Vth---(7)]]>在式(7)中，在2·Ids23/β23的比遠小于閾值電壓Vth時，在[2·Ids23/β23＜＜Vth]時，式(7)變為式(8)。
Vgs23≈Vth …(8)為了減小2·Ids23/β23的比，減小從恒流源13供給的電流，如后面詳細地說明的那樣，盡可能縮短MOS-FET23的柵極的溝道長度，盡可能擴寬溝道寬度。由此，可以實現式(8)的條件。
MOS-FET21的柵-源間電壓Vgs21使用式(5)和式(8)以式(9)表示。
Vgs21＝Vth-{R45/(R44+R45)}·Vdd …(9)設MOS-FET21的每單位柵極的互導為β21，將Vgs21代入式(4)的Vgs進行計算，則MOS-FET21的導通電阻Ron21如式(10)那樣求出。
Ron21＝1/[-β21·{R45/(R44+R45)}·Vdd…(10)
在式(10)中可知閾值電壓Vth被消除，導通電阻Ron與電源電壓Vdd成反比。β21為負的原因是，MOS-FET21為P溝道，β21本身為負。
對MOS-FET22同樣進行計算時，柵-源間電壓Vgs22可用式(11)表示。
Vgs22＝{R45/(R44+R45)}·Vdd-V12-Vso …(11)V12是恒壓源12的電壓值。代入式(5)的Vso并進行整理后，成為式(12)。
Vgs22＝-V12+Vgs23…(12)MOS-FET22的導通電阻Ron22與MOS-FET21同樣，設MOS-FET22的每單位柵極的互導為β22，將Vgs22代入式(4)的Vgs后，用式(13)表示。
Ron22＝1/{β22·(-V12+Vgs22-Vth)}…(13)根據式8，由于Vgs23≈Vth，所以式(13)的Vgs23和Vth相互抵消，成為式(14)。
Ron22＝1/{β22·(-V12)} …(14)恒壓源12的電壓V12是固定的，所以從式(14)可知MOS-FET22的導通電阻與電源電壓Vdd無關，是固定的。
為了求出圖1的放大電路20a的輸入端子51a和輸出端子52間的增益，將式(10)和式(14)代入作為反相放大器的公式的式(15)。其結果，可導出式(16)。
G＝Ron22/Ron21 …(15)G＝(β21/β22)·{R45/(R44+R45)}·(Vdd/V12) …(16)在電阻44和45的值相同的情況下(R44＝R45)，將式(16)簡化為式(17)。
G＝(β21/β22)·{Vdd/(2·V12)} …(17)從式(16)、式(17)可知，在表示增益G的公式的分子中有電源電壓Vdd，所以增益G與電源電壓Vdd成正比。
在上述本實施例的電源電壓比例放大器中說明了使用P溝道MOS-FET21、22及23的電路，但本實施例的電源電壓比例放大器也可使用N溝道的MOS-FET同樣地構成。
在P溝道的MOS-FET21和22中，如果切換柵極偏置，則可以容易地理解增益與電源電壓Vdd成反比。
在圖1中，MOS-FET21、22的各自的背柵79都連接到各自的源極76，源極76連接到運算放大器61的反相輸入(-)。運算放大器61的兩個輸入端在通常的動作中為同電位(虛短路)，所以如圖2所示，也可以將MOS-FET21、22的背柵79連接到運算放大器61的同相輸入(+)。由此，背柵79連接到偏置電路14的輸出端子14f。在本發明中，基本上是將背柵的電位偏置到與源-源大致相同的電壓。因此，利用在N阱或P阱中形成的MOS-FET，以使背柵可與襯底電隔離。在圖2的電路中進行與圖1同樣的動作，獲得增益G與電源電壓Vdd成正比的電源電壓比例放大器。
本實施例中使用的P溝道的MOS-FET21、22、23是具有公知結構的半導體元件，下面參照圖3的剖面圖簡單地說明其結構。在硅等半導體材料中添加了規定的雜質的P型半導體襯底70的上表面附近，形成本技術領域中稱為N阱(N-Well)71的N型擴散層。N阱是結構上的名稱，在電路結構上大多稱為背柵。因此，以后將N阱71稱為背柵71。在背柵71內，設置保持規定的間隔并排排列的兩個P+型擴散層72a、72b。在背柵內的右側區域中設置N+型擴散層73。在P+型擴散層72a上連接源極端子76，在P+型擴散層72b上連接漏極端子77。在N+型擴散層73上連接背柵端子79。在如上述那樣構成的襯底70的上面設置氧化硅(SiO2)的絕緣膜74。通過絕緣膜74，以面對P+型擴散層72a、72b間的溝道區域CH那樣設置導電性的多晶硅膜75。在多晶硅膜75上連接柵極端子78。實際的MOS-FET21～23以集成電路(以下為IC)方式形成，在多晶硅膜75上有鋁布線和保護膜等，但在本圖中省略圖示。源極端子76、漏極端子77、柵極端子78、以及背柵端子79是表示用于將該MOS-FET與其他電路電連接的端子，與實際的端子結構有所不同。由于P型半導體襯底70和N型背柵71為相互不同的導電類型，所以在本實施例中在兩者間施加反向偏置電壓，將半導體襯底70和背柵71間形成電隔離的狀態。P+型擴散層72a、72b有完全相同的結構，即使將源極端子76和漏極端子77替換使用也沒有問題。在圖1所示的電路中，各MOS-FET21、22、23的背柵端子79連接到源極端子76，但也可以如圖2所示連接到偏置電路14的輸出端14f。在本發明中，如圖1所示，MOS-FET21、22在電路結構上不流過直流電流，不發生電壓下降。即，將漏-源間形成零偏置，所以實際上即使背柵連接到漏極側，在信號小時也可獲得大致與電源電壓成正比的增益。
在本實施例中將漏-源間形成零偏置，所以實際上即使交換源極端子76和漏極端子77，也可獲得大致相同的特性。其中，即使直流偏置電壓為0V，如果施加的信號電平大，則通過該信號在漏-源間產生電位差。例如雖然電位差為0.1V左右時沒有問題，但隨著其增大，在前面說明的各計算式中產生誤差。
此外，在MOS-FET中，如以下說明的那樣，溝道的尺寸對特性產生大的影響。上述式(1)中使用的每單位柵極電壓的互導β與溝道尺寸有用以下的式(18)表示的關系。
β∝(W/L)…(18)其中，W/L是表示在圖3中面對多晶硅膜75的背柵71內的溝道區域CH的尺寸比。W是溝道寬度，是垂直于圖的紙面的方向的P+型擴散層72a和72b的長度。L是溝道長度，是P+型擴散層72a和P+型擴散層72b之間的距離。MOS-FET的溝道區域的面積根據溝道寬度W和溝道長度而增減。如果改變W/L的值，互導β與該值成正比變化。
從式(18)可知，溝道寬度W越大，溝道長度L越短，圖3所示結構的MOS-FET21、22的導通電阻越小。圖1的MOS-FET23如前面說明的那樣，最好是β大，但實際上期望MOS-FET23的溝道長度與MOS-FET21、22相同。將MOS-FET23的溝道寬度W在溝道區域的面積偏差的容許范圍內設定為接近MOS-FET21、22的溝道寬度的值。其理由是，圖1的偏置電路14是用于產生與MOS-FET21、22的閾值電壓大致相同的電壓的電路。
而且，在前面的各計算式中是以MOS-FET21、22、23的背柵端子79的電位與各自的源極端子76的電位相同的電位來進行計算。但是，不一定將各自的背柵端子79與各自的源極端子76公共連接，只要MOS-FET21、22、23各自的背柵端子79是彼此相同的電位就可以。偏置電路14的MOS-FET23有與MOS-FET21、22相同的結構，所以MOS-FET21、22、23的閾值電壓始終同樣地變化。其結果，在各自的源極端子76的電位完全相同的情況下，背柵效應產生的閾值電壓的變動被抵消。但是，隨著背柵效應產生的閾值電壓升高，增益與電源電壓成正比時的精度惡化。
圖2表示在本實施例的電源電壓比例放大器中，不將各MOS-FET21、22的背柵端子79連接到各自的源極端子76情況下的電路例。圖2的MOS-FET21、22使用與圖1完全相同的MOS-FET。在圖2中，MOS-FET21、22的背柵端子79都連接到運算放大器61的同相輸入端(+)。運算放大器61的反相輸入端子(-)和同相輸入端子(+)在正常工作狀態中為虛擬短路狀態(虛短路)，與MOS-FET21和22的源極端子76連接的運算放大器61的反相輸入端子(-)有大致相同的電位。因此，在圖2中也可獲得與圖1相同的作用和效果。
(第2實施例)下面參照圖4說明本發明第2實施例的電源電壓比例放大器。在上述第1實施例的電源電壓比例放大器中使用P溝道的MOS-FET21、22、23，而第2實施例的電源電壓比例放大器使用N溝道的MOS-FET來構成。
如圖4所示，在N溝道的MOS-FET24、25、26中，作為輸入電阻作用的MOS-FET24的柵極連接到電源VDD。在MOS-FET25的柵極上連接恒壓源12(第3電壓源)的正端子。在偏置電路14a(第2電壓源)中，MOS-FET26的源極端子84經由恒流源13連接到電路地Gr。偏置電路14a的輸出端14g連接到上述源極端子84和恒流源13的連接點。其他結構與圖1所示的上述第1實施例的電源電壓比例放大器相同。在本實施例中，通過使上述各式中的值的正負相反，可獲得本實施例的公式，但省略了有關公式的記載。在本實施例的電源電壓比例放大器中，從輸入端子51a輸入的不含有直流分量的輸入信號也對應于隨電源電壓Vdd變化而變化的增益被放大，并從輸出端子52輸出。
圖5和圖6示出具有公知結構的N溝道的兩個MOS-FET的例子的剖面圖。
圖5是用作圖4所示的第2實施例的電源電壓比例放大器的MOS-FET24、25、26的最簡單結構的N溝道MOS-FET的結構例。在硅等半導體材料中添加了規定的雜質的N型襯底80的上表面附近設置P型的擴散層(P-Well)，將其作為背柵81。在背柵81內設置保持規定的間隔并排排列的兩個N+型擴散層82a、82b。在背柵81內的右側區域中，設置P+型擴散層83。在N+型擴散層82a上連接源極端子84，在N+型擴散層82b上連接漏極端子85。在P+型擴散層83上連接背柵端子87。在如上述那樣構成的襯底80的上面設置SiO2的絕緣膜74。通過絕緣膜74，面對N+型擴散層82a、82b間的溝道區域CH設置導電性的多晶硅膜75。在多晶硅膜75上連接柵極端子86。如以上那樣，在圖5的結構中，P型和N型的要素與圖3的結構為相反的關系。
圖6是表示N溝道MOS-FET的另一結構的剖面圖，雙極半導體元件經常使用這一結構。在圖6中，在P型半導體襯底70中設置N型的外延層88。外延層88被雜質濃度比外延層88高的P+型的分離擴散層89隔開。在被分離擴散層89隔開的N型外延層88內，形成與圖5相同結構的P溝道MOS-FET。在N型外延層88中設置用于電連接的N+擴散層82C，在N+擴散層82C中設置外延層端子90。N+擴散層82C用與N+擴散層82a、82b相同的工序形成。外延層端子90通常連接到電源VDD，但也可以是不連接任何地方的浮置狀態。在N型外延層88內，還可設置P型的擴散電阻等在本實施例的增益與電源電壓成正比的放大上所需的電路元件。本實施例的電源電壓比例放大器中使用的MOS-FET有將背柵與半導體襯底電隔離的結構，而如果有這樣的結構，即使是圖3、圖5和圖6所示以外的MOS-FET，也可使用。一般來說，N溝道MOS-FET與P溝道的MOS-FET相比低頻噪聲大。因此，在輸入信號電平小的裝置中，最好是使用P溝道的MOS-FET。
如上述式(15)所示，在實施例1的電源電壓比例放大器中，增益G用MOS-FET21和22各自的導通電阻之比Ron22/Ron21來表示。同樣，在實施例2的電源電壓比例放大器中，增益G用MOS-FET24和25各自的導通電阻之比Ron25/Ron24來表示。因此，在實施例1中，若使MOS-FET21和22的關系到過來，即交換MOS-FET21和22的連接，以便固定MOS-FET22的柵極偏置電壓，使MOS-FET22的柵極偏置電壓與電源電壓Vdd成正比，則作為反饋電阻的MOS-FET22的導通電阻與電源電壓Vdd成反比變化。在本實施例2中，若使MOS-FET24和25的關系到過來，即交換MOS-FET24和25的柵極連接，以便固定MOS-FET24的柵極偏置電壓，使MOS-FET22的柵極偏置電壓與電源電壓Vdd成正比，則作為反饋電阻的MOS-FET25的導通電阻與電源電壓Vdd成反比變化。其結果，可以獲得增益與電源電壓Vdd成反比的放大器。
(第3實施例)下面參照圖7的電路圖說明本發明第3實施例的電源電壓比例放大器。在圖7中，由于恒壓源12、偏置電路11及14與圖1所示的情況相同，所以省略重復的說明。放大電路20d包括反相輸入端(-)通過電容器9連接到輸入端子51，同相輸入端(+)連接偏置電路14的輸出端14f的第1運算放大器64；以及輸出端連接到放大電路20d的輸出端52的第2運算放大器65。在第2運算放大器65的反相輸入端(-)和輸出端子52間連接電阻46。兩個P溝道的MOS-FET31、32將各自的源極公共連接，其源極76連接到運算放大器64的輸出端。MOS-FET31的柵極連接到恒壓源12的負端子，其漏極77連接到運算放大器64的反相輸入端。MOS-FET32的柵極連接到電路地Gr，其漏極連接到運算放大器65的反相輸入端(-)。運算放大器65的同相輸入端(+)連接到偏置電路14的輸出端14f。 MOS-FET31、32的背柵端子79連接到各自的源極76。背柵端子79也可以連接到偏置電路14。
例如，音叉結構的角速度傳感器的檢測元件是輸出電流的元件。來自角速度傳感器的輸入電流流過輸入端子51時，運算放大器64和成為其反饋電阻的MOS-FET31作為電流電壓變換器動作。而運算放大器65和MOS-FET32及電阻46一起形成普通的反相放大器。因此，輸入端子51和輸出端子52間的增益G為電流電壓變換器和反相放大器的各自增益的積。可通過以下的式(19)至(26)的計算求出增益G。
設輸入信號例如是從作為信號源的音叉結構的角速度傳感器輸入的電流信號。計算輸出端子52的輸出電壓V52與電源VDD的電源電壓Vdd具有多大的依賴性。如果假設運算放大器64、65的開環增益非常大，則以下的三式(19)、(20)、(21)成立。
V52＝V64·G65 …(19)V64＝Iin·Ron31…(20)G65＝R46/Ron32 …(21)這里，V64是運算放大器64的輸出電壓，G65是運算放大器65的增益，Iin是從信號源流入的信號電流，Ron31是MOS-FET31的導通電阻，Ron32是MOS-FET32的導通電阻，R46是電阻46的電阻值。這里，MOS-FET的導通電阻如前面圖1說明中詳細說明的那樣，由于圖1和圖7的偏置電路完全相同，所以Ron31和Ron32可根據式(14)、式(10)如下式(22)、(23)那樣表示。即Ron31＝1/{β31·(-V12)} …(22)Ron32＝1/[-32·{R45/(R44+R45)}·Vdd]…(23)這里，β31、β32分別是MOS-FET31和32的每單位柵極電壓的互導，V12是恒壓源12的電壓。將式(22)和式(23)分別代入式(20)和式(21)，可得到下式(24)、(25)V64＝Iin/{β31·(-V12)} …(24)
G65＝R64·[-32·{R45/(R44+R45)}·Vdd]…(25)而且放大器20d的輸出電壓V52通過將式(24)和式(25)相乘，可如式(26)那樣表示。
V52＝(β32/β31)·{R45/(R44+R45)}·(Vdd/V12)·R46·Iin…(26)在式(26)中，電源電壓Vdd以乘法計算的方式代入，所以從該式(26)可知放大器20d的輸出電壓V52與電源電壓Vdd成正比。如果僅比較式(26)和圖1中算出的增益的式(17)，則(β32/β31)和最后的R46·Iin有所不同。(β32/β31)之比表示MOS-FET的柵極大小，所以如果將圖1的MOS-FET21置換為圖7中MOS-FET32，而將圖1的MOS-FET22置換為圖7中MOS-FET31，則僅最后的R46·Iin有所不同。如果電阻46是通常的固定電阻值，信號源電流固定，則該項沒有電源電壓依賴性，所以從式(26)可知，放大器20d為與電源電壓成正比的放大器。
(第4實施例)第4實施例涉及采用上述第3實施例的圖7的電路來放大正負相互反向的兩個信號電流的雙輸入電源電壓比例放大器。圖8是第4實施例的電源電壓比例放大器的電路圖。在圖8中，第1電壓源的偏置電路11與圖1的偏置電路相同，將依賴于電源VDD的電源電壓Vdd的偏置電壓輸出到輸出端11a。第2電壓源的偏置電路14b是在圖1或圖7的偏置電路14中將作為緩沖放大器的運算放大器62以電壓跟隨器形式追加的閾值電壓發生電路，產生具有與MOS-FET33、34、35、36的閾值電壓大致相同的電位差的正電壓。恒壓源12a輸出恒定電壓12d。因此，偏置電路14b的輸出為運算放大器62的輸出14h。恒壓源12a呈現圖1所示的恒壓源12的具體的電路結構。恒壓源12a在運算放大器69的同相輸入端(+)上施加由帶隙(band gap)基準電路等形成的恒定電壓VBG，輸出端連接到N溝道MOS-FET37的柵極。MOS-FET37的源極通過電阻47連接到電路地Gr，源極連接到運算放大器69的反相輸入端子(-)。MOS-FET37的漏極通過電阻48連接到偏置源11的輸出端11a。通過該結構，使MOS-FET37變為恒流源，在電阻48的兩端可獲得恒定電壓12d。即使電阻47、48的值偏差大，而如果彼此的相對誤差小，則電阻48兩端的電壓仍是穩定的。在電源VDD的電源電壓Vdd變化時，雖然偏置源11的輸出電壓以相同的比例變動，但電阻48兩端的電壓是固定的，所以恒壓源12a具有與圖1、圖2、圖4、圖7所示浮置的恒壓源12同樣的作用。使柵極上施加恒壓源12a的恒定電壓12d的MOS-FET33、35的導通電阻保持固定。
圖8的放大器20e的電路與圖7的放大器20d很相似。圖8的MOS-FET33、34及運算放大器66構成的電路結構與圖7的MOS-FET31、32及運算放大器64構成的電路結構完全相同。同樣，圖8的MOS-FET35、36、及運算放大器67的電路結構也與圖7的MOS-FET31、32及運算放大器64構成的電路結構相同。圖8的電阻49、50及運算放大器68構成的電路構成以MOS-FET34和36為輸入電阻時的減法電路(減法器)。因此，放大器20e將從輸入端子54輸入的信號和從輸入端子53輸入的信號的差信號輸出到輸出端子55，同相分量被抵消。如果MOS-FET33和35為相同的元件，MOS-FET34和36為相同的元件，而且將電阻49和50設定為相同的值，則通過使用了運算放大器的減法電路的動作，輸出到輸出端子55的信號電壓V55可用式(27)表示。
V55＝(β36/β35)·{R45/(R44+R45)}·(Vdd/V12)·R50·(Iin53-Iin54)…(27)在式(27)中，R50是電阻50的電阻值，β35、β36分別是MOS-FET35、36的每單位柵極電壓的互導。在MOS-FET35和36中，如上述第3實施例中使用式(18)說明的那樣，有β∝(W/L)的關系。因此可知，如果溝道長度L相同，則輸出電壓V55與MOS-FET35的溝道寬度W和MOS-FET36的溝道寬度W的比成正比。在式(27)中，分子為電源電壓Vdd，輸出的信號電壓V55與電源電壓Vdd成正比。
所述第1至第4實施例的電源電壓比例放大器的頻率特性由使用的MOS-FET和運算放大器的基本頻率特性來確定。在使用目前可得到的MOS-FET和運算放大器情況下的可放大的最高頻率例如為10MHz左右。即，可以放大10MHz左右的輸入信號。而增益與電源電壓的變動成正比的頻率范圍例如為1MHz左右。
(第5實施例)本發明第5實施例涉及采用上述第4實施例的電源電壓比例放大器的角速度傳感器裝置。圖9是具有與使用圖12說明現有技術的角速度傳感器裝置類似的電路的角速度傳感器裝置的方框圖。在圖9中，與圖12不同的部分是比較電壓發生電路15和第2放大器42。其他部分與圖12的結構相同。以下簡單地說明圖9的角速度傳感器的結構。角速度傳感器10具有在通過支撐桿100支撐其中央部的連結板107的兩端安裝了振動元件的音叉結構。在連結板107的一個端部安裝將壓電電氣元件粘結在振動元件上的驅動元件101。驅動元件101是成為音叉振動的驅動源的激勵部。在驅動元件101的上端，連結檢測與角速度對應產生的科里奧利力(Coriolis′s force)的檢測元件103。在連結板107的另一端安裝將壓電電氣元件粘結在振動元件上的電平檢測元件102。電平檢測元件102是用于檢測作為音叉振動的振幅電平的振動電平檢測部。在電平檢測元件102的上端，連結與角速度對應產生的科里奧利力的檢測元件104。
與角速度傳感器10的電平檢測元件102連接的端子133連接到第1放大器111的輸入端，電平檢測元件102產生的基于表面電荷的輸入信號Vin輸入到第1放大器111并被放大。放大器111的輸出電壓Vm輸入到整流器122、可變增益放大器125及相位檢波器127。輸出電壓Vm被整流器122整流，通過由電阻143和電容器144構成的平滑電路123平滑后輸入到可變增益放大器125的加法器125a的負輸入端。在加法器125a的正輸入端上，施加比較電壓發生電路15的正的比較電壓Vr。比較電壓發生電路15是負端子被連接到電路地Gr的帶隙恒壓源等恒壓源。加法器125a將平滑電路123的輸出電壓和比較電壓Vr之差的電壓施加在通過可變增益放大器125內的電壓控制可改變增益的放大器125b上。放大器125b通過輸入到加法器125a的兩個電壓的電壓差來控制增益，該受控制的輸出信號從角速度傳感器10的驅動端子130向驅動元件101施加，將其驅動。
第1放大器111的輸出被可變增益放大器125放大后從角速度傳感器10的端子130施加在驅動元件101上，所以包含放大器111、整流器122、平滑電路123、可變增益放大器125及角速度傳感器10的環形電路構成具有自動增益控制功能的正弦波振蕩電路。以下將這種環形電路稱為‘AGC環形電路’。由AGC環形電路控制第1放大器111的輸出電壓Vm，以使其振幅固定。通過將比較電壓發生器15的電壓固定，可使AGC環形電路按固定電壓方式動作而與電源電壓Vdd的變動無關。因此，從檢測壓電元件103、104輸出的電荷量也不受電源電壓Vdd的影響。，通過使接在具有與電源電壓Vdd成正比的放大率的第2放大器42之后的相位檢波器127和直流放大器118沒有電源電壓依賴性，從而，使輸出到角速度信號輸出端子119上的信號輸出、即角速度傳感器裝置的輸出因作為電源電壓比例放大器的第2放大器的電源電壓依賴性而具有電源電壓依賴性。
在圖9中，第2放大器42是圖8所示的所述第4實施例的電源電壓比例放大器42。電源電壓比例放大器42的兩個輸入端子53、54分別連接到檢測元件103、104的輸出端子131、132。電源電壓比例放大器42的輸出端子55連接到相位檢波器127的第2輸入端。
相位檢波器127檢波后的輸出由直流放大器118進行直流放大，從輸出端子11輸出具有與電源電壓Vdd成正比的電平的表示角速度的輸出信號。
下面使用圖10、圖11說明圖9所示的角速度傳感器裝置的電源電壓響應特性。圖10是表示在提供固定的角速度的狀態下，使電源電壓Vdd以正弦波方式變動，并改變其頻率時，電源電壓的變動和輸出電壓變動比(dB)的關系。輸出端子119的輸出電壓Vout的輸出電壓變動比(dB)用電源電壓Vdd的電源電壓變動率RVdd和輸出電壓Vout的輸出電壓變動率RVout之比RVout/RVdd表示。例如，在電源電壓Vdd上升10％時，輸出電壓Vout也上升10％時，輸出電壓變動比RVout/RVdd為0dB。在本實施例的角速度傳感器裝置中，電源電壓Vdd的變動頻率為fe以下時，輸出電壓Vout與電源電壓Vdd成正比變動。因此，電源電壓變動率RVdd和輸出電壓變動率RVout為相同的值，輸出電壓變動比為0dB。在電源電壓Vdd的變動快、以fe以上的高頻率變動情況下，輸出電壓變動率RVout比電源電壓變動率RVdd小。因此，電壓變動比如圖10的曲線那樣變得小于0dB。頻率fe例如為1KHz～2KHz，與圖12所示的現有的角速度傳感器相比，在10倍以上。如以上那樣，在本發明的角速度傳感器裝置中，即使在電源電壓Vdd在2KHz左右的變動頻率下變動的情況下，也可獲得增益與電源電壓成正比的放大特性，可以獲得正確的角速度檢測值。在圖13所示的現有的角速度傳感器裝置中的沒有諧振頻率fr下的峰值。在2KHz以上的高頻時產生衰減是由設置在相位檢波器127內的濾波電路的特性引起的。
圖11(a)表示在檢測固定的角速度的狀態下電源電壓Vdd呈階梯狀只上升A％時的狀態。圖11(b)表示即使電源電壓Vdd上升，AGC環形電路內的輸出電壓Vm也不變化的情況。圖11(c)示出表示角速度的輸出電壓Vout的變動。如圖10中說明的那樣，除了因相位檢波器127的濾波電路的影響而使起動被延遲以外，在輸出電壓Vout上不會產生振鈴等。
以上，說明了本發明的實施方式，但本發明不限于這些實施方式，在不脫離本發明的技術范圍的情況下，可進行各種變形。此外，本發明的電源電壓比例放大器的應用范圍不限于上述音叉結構的角速度傳感器，也可以應用于其他結構的角速度傳感器及其他各種各樣的電子裝置的放大器。
權利要求
1.一種增益與電源電壓成正比的放大器，其特征在于，包括第1(21)和第2(22)P溝道的MOS場效應晶體管MOS-FET，其各自的背柵(71)與半導體襯底(70)電隔離地形成，各自的源極(76)被公共連接；第1電壓源(11)，輸出對電源電壓(Vdd)進行分壓后的電壓(11a)；第2電壓源(14)，以所述第1電壓源的輸出電壓(11a)為基準，產生具有與所述第1和第2MOS-FET的閾值電壓大致相同的電位差的正電壓；第3電壓源(12)，以所述第1電壓源的輸出電壓(11a)為基準，產生規定的負電壓；以及運算放大器(61)，將所述第2電壓源的輸出(14f)作為偏置電壓施加在同相輸入端子(+)上，其中，所述第1和第2MOS-FET的公共連接的源極(76)被連接到所述運算放大器的反相輸入端子(-)；所述第1和第2MOS-FET各自的背柵被連接到各自的源極(76)或所述第2電壓源(14)的任一方；所述第1MOS-FET的柵極被偏置為電路的地電位，其漏極被連接到將除去了直流分量的信號進行輸入的輸入端子(51a)；所述第2MOS-FET的柵極被連接到所述第3電壓源，其漏極被連接到與輸出端子(52)連接的所述運算放大器的輸出端。
2.一種增益與電源電壓成正比的放大器，其特征在于，包括第1(24)和第2(25)N溝道的MOS-FET，其各自的背柵(81)與襯底(70)電隔離地形成，各自的源極(84)被公共連接；第1電壓源(11)，輸出對電源電壓(Vdd)進行分壓后的電壓(11a)；第2電壓源(14a)，以所述第1電壓源的輸出電壓(11a)為基準，產生具有與所述第1和第2MOS-FET的閾值電壓大致相同的電位差的負電壓；第3電壓源(12)，以所述第1電壓源的輸出電壓(11a)為基準，產生規定的正電壓；以及運算放大器(61)，將所述第2電壓源(14a)的輸出(14g)作為偏置電壓施加在同相輸入端子(+)上，其中，所述第1和第2MOS-FET的公共連接的源極(84)被連接到所述運算放大器(61)的反相輸入端子(-)；所述第1和第2MOS-FET各自的背柵(81)被連接到各自源極(84)或所述第2電壓源(14a)的輸出端(14g)的任一方；所述第1MOS-FET的柵極被連接到正的電源電壓(Vdd)，其漏極被連接到將除去了直流分量的信號進行輸入的輸入端子(51a)；所述第2MOS-FET(25)的柵極被連接到所述第3電壓源(12)，其漏極被連接到與輸出端子(52)連接的所述運算放大器的輸出端。
3.一種增益與電源電壓成正比的放大器，其特征在于，包括第1(31)和第2(32)P溝道的MOS-FET，其各自的背柵(71)與半導體襯底(70)電隔離地形成，各自的源極(76)被公共連接；第1電壓源(11)，輸出對電源電壓(Vdd)進行分壓后的電壓(11a)；第2電壓源(14)，以所述第1電壓源的輸出電壓(11a)為基準，在輸出端(14f)上產生具有與所述第1和第2MOS-FET的閾值電壓大致相同的電位差的正電壓；第3電壓源(12)，以所述第1電壓源的輸出電壓(11a)為基準，產生規定的負電壓；以及第1(64)和第2(65)運算放大器，將各自的同相輸入端(+)連接到所述第2電壓源(14)的輸出端(14f)，其中，所述第1(31)和第2(32)MOS-FET的公共連接的源極被連接到所述第1運算放大器(64)的輸出端；所述第1(31)和第2(32)MOS-FET各自的背柵(79)被連接到各自的源極或所述第2電壓源(14)的任一方；所述第1MOS-FET(31)的柵極被連接到所述第3電壓源(12)，其漏極被連接到所述第1運算放大器(64)的反相輸入端(-)，同時被連接到將除去了直流分量的信號進行輸入的輸入端子；所述第2MOS-FET(32)的柵極被連接到電路地(Gr)，其漏極被連接到所述第2運算放大器的反相輸入端(-)；在所述第2運算放大器(65)的反相輸入端(-)和與放大器的輸出端子(52)連接的所述第2運算放大器(65)的輸出端之間連接電阻器(46)。
4.一種增益與電源電壓成正比的放大器，其特征在于，包括第1(33)和第2(34)P溝道的MOS-FET，其各自的背柵(79)與半導體襯底(70)電隔離地形成，各自的源極(76)被公共連接；第3(35)和第4(36)P溝道MOS-FET，其各自的源極被公共連接的；第1電壓源(11)，輸出對電源電壓(Vdd)進行分壓后的電壓；第2電壓源(14b)，以所述第1電壓源的輸出電壓(11a)為基準，在輸出端(14h)上產生具有與所述第1、第2、第3和第4MOS-FET的閾值電壓大致相同的電位差的正電壓；第3電壓源(12a)，以所述第1電壓源(11)的輸出電壓(11a)為基準，產生規定的負電壓；第1運算放大器(66)和第2運算放大器(67)，將同相輸入端(+)公共連接，通過所述第2電壓源(14b)進行偏置；第1(33)和第2(34)MOS-FET，將各自的源極公共連接，所述源極連接到所述第1運算放大器(66)的輸出端；以及第3(35)和第4(36)P溝道的MOS-FET，將各自的源極公共連接，所述源極連接到所述第2運算放大器(67)的輸出端，其中，所述第1、第2、第3、第4MOS-FET各自的背柵被連接到各自的源極或所述第2電壓源(14b)的任一方；所述第1(33)和第3(36)MOS-FET的柵極連接到所述第3電壓源(12a)；所述第1MOS-FET(33)的漏極被連接到所述第1運算放大器(66)的反相輸入端(-)，同時被連接到將除去了直流分量的信號進行輸入的第1輸入端子(53)；所述第3MOS-FET(35)的漏極被連接到所述第2運算放大器(67)的反相輸入端(-)，同時被連接到將除去了直流分量的信號進行輸入的第2輸入端子(54)；所述第2(34)、第4(36)MOS-FET的柵極被連接到電路地；所述第2MOS-FET(34)的漏極被連接到所述第3運算放大器(68)的同相輸入端(+)；所述第4MOS-FET(36)的漏極被連接到所述第3運算放大器(68)的反相輸入端(-)；所述第2電壓源(14b)通過第1電阻(49)被連接到所述第3運算放大器(68)的同相輸入端(+)；在所述第3運算放大器(68)的反相輸入端(-)和與放大器的輸出端子(55)連接的所述第3運算放大器(68)的輸出端之間連接第2電阻器(50)。
5.一種角速度傳感器裝置，包括激勵部(101)，向振動體(103、104)提供振動；振動電平檢測部(102)，檢測振動體的振動電平；科里奧利力檢測部(131、132)，檢測與角速度對應產生的科里奧利力；第1放大器(111)，放大所述振動電平檢測部(102)的輸出信號；整流電路(122)，對所述第1放大器的輸出信號進行整流，獲得直流電壓；可變增益放大器(125)，輸入所述第1放大器的輸出信號，根據所述整流電路的輸出值改變放大率；第2放大器(42)，放大所述科里奧利力檢測部的輸出信號；相位檢波器(127)，根據所述振動體的振動頻率對所述第2放大器的輸出電壓進行相位檢波；以及直流放大器(118)，對所述相位檢波器的輸出進行直流放大，其特征在于，所述第2放大器(42)包括至少兩個運算放大器；以及至少兩個MOS-FET，其將漏-源間偏置為0V，對一個MOS-FET進行偏置，以使其柵-源間電壓固定，對另一個MOS-FET進行偏置，使其與電源電壓(Vdd)的變動對應而變化；根據用所述相互不同的電壓偏置的所述至少兩個MOS-FET的溝道電阻之比，確定所述運算放大器的增益。
6.一種角速度傳感器裝置，包括激勵部(101)，向振動體(103、104)提供振動；振動電平檢測部(102)，檢測振動體的振動電平；科里奧利力檢測部(131、132)，檢測與角速度對應產生的科里奧利力；第1放大器(111)，放大所述振動電平檢測部(102)的輸出信號；整流電路(122)，對所述第1放大器的輸出信號進行整流，獲得直流電壓；可變增益放大器(125)，輸入所述第1放大器的輸出信號，根據所述整流電路的輸出值改變放大率；第2放大器(42)，放大所述科里奧利力檢測部的輸出信號；相位檢波器(127)，根據所述振動體的振動頻率對所述第2放大器的輸出電壓進行相位檢波；以及直流放大器(118)，對所述相位檢波器的輸出進行直流放大，其特征在于，所述第2放大器(42)是增益與電源電壓成正比的放大器，它包括第1(33)和第2(34)P溝道MOS-FET，其各自的背柵(79)與半導體襯底(70)電隔離地形成，各自的源極(76)被公共連接；第3(35)和第4(36)P溝道MOS-FET，其各自的源極被公共連接；第1電壓源(11)，輸出對電源電壓(Vdd)分壓后的電壓；第2電壓源(14b)，以所述第1電壓源(11)的輸出電壓(11a)為基準，在輸出端(14h)上產生具有與所述第1、第2、第3和第4MOS-FET的閾值電壓大致相同的電位差的正電壓；第3電壓源(12a)，以所述第1電壓源(11)的輸出電壓(11a)為基準，產生規定的負電壓；第1運算放大器(66)和第2運算放大器(67)，將同相輸入端(+)公共連接，通過所述第2電壓源(14b)進行偏置；第1(33)和第2(34)MOS-FET，其各自的源極被公共連接，所述源極被連接到所述第1運算放大器(66)的輸出端；以及第3(35)和第4(36)P溝道的MOS-FET，其各自的源極被公共連接，所述源極被連接到所述第2運算放大器(67)的輸出端，所述第1、第2、第3、第4MOS-FET各自的背柵被連接到各自的源極或所述第2電壓源(14b)的任一方；所述第1(33)和第3(35)MOS-FET的柵極被連接到所述第3電壓源(12a)；所述第1MOS-FET(33)的漏極被連接到所述第1運算放大器(66)的反相輸入端(-)，同時被連接到將除去了直流分量的信號進行輸入的第1輸入端子(53)；所述第3MOS-FET(33)的漏極被連接到所述第2運算放大器(67)的反相輸入端(-)，同時被連接到將除去了直流分量的信號進行輸入的第2輸入端子(54)；所述第2(34)、第4(36)MOS-FET的柵極被連接到電路地；所述第2MOS-FET(34)的漏極被連接到所述第3運算放大器(68)的同相輸入端(+)；所述第4MOS-FET(36)的漏極被連接到所述第3運算放大器(68)的反相輸入端(-)；所述第2電壓源(14b)通過第1電阻(49)被連接到所述第3運算放大器(68)的同相輸入端(+)；在所述第3運算放大器(68)的反相輸入端子(-)和與放大器的輸出端子(55)連接的所述第3運算放大器(68)的輸出端之間連接第2電阻(50)。
全文摘要
為了獲得增益與電源電壓成正比的放大器，將第1和第2P溝道MOS－FET的漏－源間電壓形成零偏置，以對電源電壓進行了電阻分壓后的電壓為基準，將向高電壓側偏移了所述P溝道MOS－FET的閾值電壓那部分的電壓施加在運算放大器的同相輸入端子上。所述第1和第2MOS－FET的其中一個MOS－FET的柵極與電路地連接，在另一個晶體管的柵極上施加以電阻分壓所述電源電壓后的電位為基準的負的固定電壓，將這兩個MOS－FET的導通電阻分別用作運算放大器的輸入電阻和反饋電阻。
文檔編號H03G3/00GK1514250SQ200310125460
公開日2004年7月21日 申請日期2003年12月17日 優先權日2002年12月17日
發明者佐藤政晴, 石田琢磨, 小林拓, 磨 申請人:松下電器產業株式會社