擴頻時鐘產生電路、抖動產生電路和半導體器件的制作方法

專利名稱：擴頻時鐘產生電路、抖動產生電路和半導體器件的制作方法
技術領域：
本發明涉及用于產生輕微地改變其周期以便減小電磁波輻射的時鐘信號的擴頻時鐘產生電路、向時鐘信號等添加抖動的抖動產生電路、以及使用該電路的半導體器件。
背景技術：
近來，隨著半導體器件的速度和集成度都在增加，由于來自器件的電磁波輻射的EMI(電磁干擾)問題已引起更多注意。由于操作頻率增加，波長變得越來越短，連接電路或襯底內部的布線長度已經變得幾乎與高頻信號的波長一樣短，因此布線等的連接部分可以用作天線，增加了電磁波輻射。使用工作在高時鐘頻率下的半導體器件的電子器件的電磁波輻射會引起副作用，例如，由于電子器件之間互相干擾所引起的故障和對通信裝置的干擾。
為了解決這些問題，目前對引起電磁波輻射問題的電子器件采取了措施，其中通過改進電路的布置等來減少電磁波輻射，通過屏蔽電磁波來減少電磁波泄漏，等等。但是，由于要求便攜式設備等更小型和更輕便，所以出現了難以充分地進行屏蔽以便減少電磁波輻射的問題。
因此，常常通過向時鐘信號添加抖動來輕微地改變半導體器件的操作時鐘頻率和/或分散噪聲的峰值。
在日本未審專利公開(Kokai)No.2000-101424中已提出了一種擴頻時鐘產生(SSCG)電路，該擴頻時鐘產生(SSCG)電路進行擴頻處理，用于輕微地改變半導體器件的操作時鐘頻率。
圖1是示出常規SSCG電路的配置示例的圖。該示例示出從基準時鐘CLK產生時鐘CK的電路，通過利用PLL(鎖相環)電路，時鐘CK的頻率是基準時鐘CLK的M/N倍。該電路由1/N分頻器11、頻率相位比較器12、電荷泵(CP)13、環路濾波器14、壓控振蕩器(VCO)17、1/M分頻器18、調制器15以及電壓加法電路16構成。頻率相位比較器12檢測由因數N分頻的CLK與由因數M分頻的CK之間的相位差，并根據該相位差輸出信號以控制CP13。CP13根據該相位差輸出信號以充電和放電環路濾波器14，并且在環路濾波器14的一端產生根據相位差的差分電壓。在不進行擴頻調制的常規時鐘產生電路中，將差分電壓施加到VCO 17，由此產生具有恒定周期的時鐘。但是，在SSCG電路中，調制器15輸出具有小振幅和在預定的擴頻調制周期中變化的頻譜調制信號，如圖2所示，把該頻譜調制信號添加到電壓加法電路16中的差分電壓并施加到VCO 17。頻譜調制信號的振幅充分地小于差分信號的振幅，擴頻調制周期充分地長于所產生的時鐘CK的周期。結果，產生的時鐘CK的周期(period)在預定循環(cycle)中改變，并且使基準時鐘CLK的周期的M/N倍周期為中心。由調制器產生的頻譜調制信號來確定周期的變化系數和循環。PLL電路的響應時間設為比頻譜調制信號的周期足夠地長的時間。
美國專利No.5488627和日本未審專利公開(Kokai)No.9-98152建議使用圖3所示的波形作為頻譜調制信號。利用這種波形使峰值降低，減少了電磁波輻射。
日本未審專利公開(Kokai)No.8-292820已經公開了其中隨機地改變頻譜調制信號周期的配置。通過隨機地改變周期減少了電磁波輻射。
日本未審專利公開(Kokai)No.7-202652公開了向時鐘信號添加抖動的時鐘脈沖發生器。在日本未審專利公開(Kokai)No.JP7-202652中所公開的時鐘脈沖發生器包括多個串聯連接的延遲電路和通過分接頭(tap)連接到每個延遲電路的輸出的多路復用器。通過分接頭從每個延遲電路輸入多路復用器的時鐘信號分別變為相對于基準相位的相位延遲信號，并且通過控制多路復用器來有選擇地輸出相位延遲信號中的任何一個。
此外，日本未審專利公開(Kokai)No.11-110067公開了一種半導體器件，其中時鐘信號的周期是恒定的，通過改變占空比來分散每個頻率分量的EMI強度，從而降低EMI強度的峰值。

發明內容
一般地，頻譜調制信號使用如圖2所示的三角波。換句話說，所產生的時鐘CK改變它的頻率，如圖2所示。但是，當使用三角波時，因為峰值出現在由擴展產生的頻譜寬度的兩端，所以會出現在該部分的電磁波輻射增加的問題。
但是，不容易產生如圖3所示的這種波形，并且產生這種波形的電路規模變得更大，這將導致成本增加的問題。
而且，如果隨機地改變頻譜調制信號的周期，那么可能存在短時間內顯著地改變所產生的時鐘周期的情況。從SSCG電路操作的角度看這些是不希望的。當所產生的時鐘用在邏輯電路等中時，即使變化范圍大，如果相對于時間的變化比率小，也不存在操作問題，但是如果周期突然地改變很大，那么就會出現不能確保正常操作的問題。
在該時鐘脈沖發生器中，根據延遲電路設置固定的延遲時間。一般的半導體器件按照這樣一種方法來設計，即，使它可以在預定范圍內的不同時鐘頻率下工作。因此，當使用這種時鐘脈沖發生器時，如果時鐘頻率改變了，那么就會出現不能根據頻率添加合適抖動的問題。除延遲電路之外，時鐘脈沖發生器還需要多路復用器和用來控制該多路復用器的電路，因此會出現電路配置變得更復雜的問題。
但是，該結構中改變占空比帶來了以下問題可以被分散的EMI的頻譜范圍較窄，和不能獲得足夠的降噪效果。
本發明的第一目的是利用簡單的配置實現可以進一步降低電磁波輻射的擴頻時鐘產生電路。
本發明的第二目是實現可以添加合適抖動和有效地降低輻射噪聲的抖動產生電路和半導體器件。
為了實現上述第一目的，根據本發明第一方面的擴頻時鐘產生電路的特征在于擴頻調制電路調制差分信號并且產生其周期改變為多個不同周期的擴頻調制信號。對于擴頻調制信號最好依次對每個周期進行周期改變。
圖4是根據本發明第一方面的基于擴頻時鐘產生電路的原理的配置圖。如圖4所示，本發明的擴頻時鐘產生電路包括頻率相位比較器12，用于檢測基準時鐘CLK與產生時鐘CK之間的相位差；電荷泵13，用于根據所檢測到的相位差產生充電/放電信號；環路濾波器14，用于產生差分信號；擴頻調制電路19，用于調制差分信號和產生擴頻調制信號；以及時鐘發生器20，用于根據擴頻調制信號產生具有頻率的產生時鐘，該時鐘發生器20的特征在于擴頻調制電路19產生其周期改變以取得多個不同周期的擴頻調制信號。
圖5A和圖5B是說明本發明第一方面的原理的圖。在常規的SSCG電路中，將如圖2所示按恒定周期變化的三角波形擴頻調制信號添加到差分信號。因此，例如，如果用30kHz來調制10MHz的振蕩頻率，那么頻譜分量以30kHz為間隔而隔開，即，9.91MHz、9.94MHz、9.97MHz、10.00MHz、10.03MHz、10.06MHz、10.09MHz，而10MHz為中心，如圖6A所示。與此相反，在本發明的第一方面，擴頻調制信號的周期(頻率)以tml＝30kHz、tm2＝27kHz以及tm3＝33kHz這樣的方式改變，如圖5A或5B所示。在此情況下，如圖6B所示，頻譜分量分為三組，即，一組以27kHz的間隔來隔開頻譜分量，另一組以30kHz的間隔來隔開頻譜分量，再一組以33kHz的間隔來隔開頻譜分量，因此，與常規情況相比每個頻譜的高度降低了。
如上所述，根據本發明的第一方面，由于擴頻調制信號的周期改變為采用多個不同周期，與周期恒定的情況相比進一步擴展了頻譜，所以可以進一步降低電磁波輻射。而且，由于擴頻調制信號的周期對每個周期依次改變，所以周期不可能在短時間內迅速改變，并且作為相鄰時鐘脈沖之間的周期差的循環至循環(cycle-to-cycle)抖動小。因此，即使當產生的時鐘用于諸如邏輯電路的電路，也不會引起電路操作的問題。
也可以如圖5A所示在過零點(zero-crossing)改變擴頻調制信號的周期，或者如圖5B所示在振幅最小的點改變周期。可以有各種修改情況，例如，在最大振幅的位置改變周期的情況和在振幅達到預定值的位置改變周期的情況。而且，可變周期的數目不局限于三個，而可以是四個或更多個，只要該數目大于一。
作為時鐘發生器，可以使用壓控振蕩器(VCO)。當VCO用作時鐘發生器時，通過將在擴頻調制電路中產生的擴頻調制信號添加到在環路濾波器的一端產生的差分電壓來獲得擴頻調制信號，并且把該信號施加到VCO。
當VCO用作時鐘發生器時，通過利用模擬電路或數字電路可以實現擴頻調制電路。當通過利用模擬電路來實現擴頻調制電路時，例如，在模擬調制器中產生了其周期改變為采用多個不同周期的擴頻模擬電壓信號，并且在電壓加法電路中將該擴頻模擬電壓信號相加到差分信號。模擬調制器可以實現為包括多個不同的電容器；多個開關，用于選擇多個不同電容器之一；恒流源，用于向選定電容器提供恒定電流或使恒定電流流出選定電容器；遲滯比較器，用于檢測選定電容器的電壓達到第一和第二預定電壓事實；以及開關控制電路，用于在遲滯比較器檢測達到第一和第二預定電壓的事實時切換選定的多個開關。
而且，當使用上述電路時，擴頻調制的振幅的斜率平直，振幅變化的斜率由開關的選擇來確定。因此，當按照擴頻調制信號的預定周期來改變開關的選擇時，可以獲得圖67所示的擴頻調制信號。換言之，通過簡單的結構可以獲得與圖3所示相類似的擴頻調制信號。
當通過利用數字電路來實現擴頻調制電路時，在數字控制電路中產生其周期改變以取得多個不同周期的輸出代碼，在數-模轉換電壓電路中產生根據該輸出代碼的擴頻電壓信號，在電壓加法電路中把該擴頻電壓信號加給差分信號。
本發明可以應用于使用電流振蕩器(ICO)代替VCO的擴頻調制電路。該擴頻調制電路具有如下配置，其中在電壓-電流轉換電路中將差分電壓轉換為差分電流信號，該差分電流信號在電流可變電路中經歷擴頻調制，并且把該擴頻調制信號施加給電流振蕩器(ICO)。當本發明應用于使用ICO的擴頻調制電路時，還包括將差分電壓轉換為差分電流信號的電壓-電流轉換電路，并且將ICO用作時鐘發生器。擴頻調制電路包括數字控制電路，用于產生其周期改變以取得不同周期的輸出代碼；和電流可變電路，設置在電壓-電流轉換電路與ICO之間，用于根據所述輸出代碼來調制差分電流信號并產生擴頻電流調制信號。
電流可變電路可以實現為包括產生具有預定比率的差分電流信號的電路，和把輸出代碼轉換為擴頻電流信號并將其添加到具有預定比率的差分電流信號的數-模轉換電流電路，其中所述擴頻電流信號是模擬信號。對于電流可變電路優選的是還包括用于除去高頻分量的低通濾波器。
數字控制電路可以實現為包括多個具有不同分頻比率的分頻器，用于對時鐘進行分頻；開關控制器，用于依次選擇所述多個分頻器的輸出；遞增/遞減計數器，用于對所選定的分頻時鐘進行計數；以及計數器，用于對分頻時鐘進行計數并且對于每個預定計數值在遞增/遞減計數器的遞增操作與遞減操作之間切換。
也可以通過利用由程序控制的計算機系統來實現數字控制電路。
當通過利用數字電路來實現擴頻調制電路時，可以容易地獲得圖5A、5B和67中所示的擴頻調制信號。
而且，為了實現上述第一目的，根據本發明第二方面的擴頻時鐘產生電路的特征在于擴頻調制電路調制差分信號并產生擴頻調制信號，其中振幅的局部最大值和最小值改變了。例如，擴頻調制信號具有三角波形，并且其振幅或平均電平在每個循環中都改變。
根據第二方面的擴頻時鐘產生電路也具有圖4所示的配置，擴頻調制電路19產生擴頻調制信號，其中振幅的局部最大值和最小值改變了。
圖7A至圖7D是說明本發明第二方面的原理的示圖，其中振幅改變了。如圖7A所示，擴頻調制信號的振幅改變了。在此情況下，頻譜分量變成兩端降低的一種，如圖7D所示，這是如圖7B所示的小振幅頻譜和如圖7C所示的大振幅頻譜的合成頻譜。
如上所述，根據本發明的第二方面，由于擴頻調制信號的振幅改變得具有多個不同周期，所以與當振幅恒定時相比可以降低頻譜的兩端，并且可以進一步降低電磁波輻射。對于擴頻調制信號振幅改變優選的是，在每個周期的相鄰周期之間沒有突然的變化。例如，當擴頻調制信號改變以取得正、負電平時，使零電平作為中心，如圖7A所示，當信號處于零電平時改變振幅。如果最小電平恒定，當電平最小時改變振幅。以此方式，擴頻調制信號沒有在途中突然改變電平，并且作為相鄰時鐘脈沖的周期之間的差別的循環至循環抖動也較小。因此，即使在所產生的時鐘用于邏輯電路等時，也不存在電路操作的問題。
盡管圖7A示出了兩種振幅的組合，即大振幅和小振幅，但是也可以組合三種或更多種振幅。而且在各個循環中可以改變信號的平均電平，如圖68所示。此外，也可利用第一和第二方面的組合。例如，擴頻調制信號可以與擴頻調制循環同時地改變其振幅和/或平均電平。圖69示出了擴頻調制信號的波形，其中同時改變了每個循環中的擴頻調制信號的周期和平均電平。在各種情況中，重要的是振幅要連續地改變。
當VCO用作時鐘發生器時，通過把在擴頻調制電路中產生的擴頻調制信號添加到在環路濾波器的一端產生的差分電壓來獲得擴頻調制信號，并將該信號施加給VCO。
當VCO用作時鐘發生器時，可以通過利用模擬電路或數字電路來實現擴頻調制電路。當通過利用模擬電路來實現擴頻調制電路時，例如，在模擬調制器中產生擴頻模擬電壓信號，其改變以取得多個不同振幅，在電壓加法電路中把該擴頻模擬電壓信號加給差分信號。模擬調制器可以實現為包括電容器；恒流源，用于在用恒定電流對電容器進行充電的一種狀態與從電容器釋放出恒定電流的另一種狀態之間進行切換；和開關控制電路，用于改變恒流源的開關周期(cycle)。
當通過數字電路來實現擴頻調制電路時，擴頻調制電路可以通過以下部分來實現數字控制電路，用于產生在最大值與最小值之間連續地改變的輸出代碼，并且所述最大值和最小值中的至少一個依次對于每個周期改變以取得多個不同的值；電壓數-模轉換電路，用于根據輸出代碼產生擴頻調制電壓；以及電壓加法電路，用于把擴頻電壓信號加給差分電壓。
也可以將本發明的第二方面應用于使用上述ICO的擴頻調制電路。在此情況下，擴頻調制電路包括數字控制電路，用于產生在最大值與最小值之間連續地改變的輸出代碼，并且所述最大值和最小值中的至少一個依次對于每個周期改變以取得多個不同的值；電流可變電路，設置在電壓-電流轉換電路與電流控制振蕩器之間，用于通過根據輸出代碼調制差分電流信號來產生擴頻電流調制信號。
電流可變電路可以由數-模轉換電流電路來實現，該數-模轉換電流電路將輸出代碼轉換為擴頻電流信號，該擴頻電流信號是模擬信號，并將該擴頻電流信號添加到差分電流信號。對于電流可變電路優選的是還包括除去高頻分量的低通濾波器。
擴頻調制電路還可由數字控制電路、第一電流可變電路以及第二電流可變電路來實現，數字控制電路產生其值依次在預定周期內改變的頻譜調制代碼和其值依次對每個預定周期改變以取得多個不同值的電平變化代碼，第一電流可變電路設置在電壓-電流轉換電路與電流控制振蕩器之間，并根據頻譜調制代碼利用差分電流信號的預定比率來調制電流信號，第二電流可變電路根據電平變化代碼并且通過把第二電流可變電路的輸出添加至差分電流信號來放大第一電流可變電路的輸出。而且，在該配置之前可以進行電平變化，在此情況下，第一電流可變電路根據電平變化代碼利用差分電流信號的預定比率來放大電流信號，第二電流可變電路根據頻譜調制代碼來調制第一電流可變電路的輸出。
可以使用其配置與第一方面中所用的配置相同的數字控制電路，也可以通過利用由程序控制的計算機系統來實現該數字控制電路。
此外，為了實現上述第一目的，根據本發明第三方面的擴頻時鐘產生電路組合了在數字處理中對電流信號進行擴頻調制的擴頻調制電路和放大器電路。
理想的是根據目的改變擴頻調制的波形，但是組成數字處理型擴頻調制電路的電流型數-模轉換器(IDAC)固定在芯片中，并且為了為寬范圍的振幅提供預定的分辯率必須使用具有很多位的大規模IDAC，結果成本增加了。根據本發明的第三方面，可以在調制信號在放大器電路中放大至合適的振幅之后把在IDAC中經歷了擴頻調制的信號添加到差分電流信號，或者可以在IDAC中對放大到合適振幅的差分電流信號進行擴頻調制，因此IDAC的分辯率總可以利用至最大。因此，可以使用具有相對較少位數的小規模IDAC。
此外，為了實現上述第一目的，根據本發明第四方面的擴頻時鐘產生電路以如下方式配置電流注入電路連接到構成環路濾波器的電阻器和電容器的連接節點，對電容器進行充電和放電，以便電容器的電壓在比所產生的時鐘周期更長的擴頻調制周期中、以小于電容器電壓的電壓振幅進行改變。根據本發明的第四方面，通過利用簡單的電路可以進行具有平滑變化的擴頻調制。
此外，為了實現上述第二目的，在根據本發明第五方面的抖動產生電路中，通過切換電路的閾值電壓，根據基準輸入信號的周期相對于恒定間隔定時改變了輸出電平的反轉定時。以此方式，輸出了作為已添加了抖動的基準輸入信號的輸出信號。在該配置中，可以利用比現有技術更簡單的電路配置來將抖動添加到基準輸入信號。另一方面，當基準輸入信號的頻率改變時，輸出信號的抖動根據基準輸入信號的頻率而改變。
根據第五方面的抖動產生電路包括具有遲滯特性的遲滯反相電路、沒有遲滯特性的反相電路、以及分別設置在輸出端子與遲滯反相電路之間和在輸出端子與反相電路之間的開關電路，并且該抖動產生電路按如下方式配置通過利用所述開關電路將遲滯反相電路或反相電路連接到輸出端。以此方式，切換閾值電壓，可以在輸出信號中產生抖動。
而且，將根據第五方面的抖動產生電路配置得包括由多個晶體管和用來關斷該晶體管的開關構成的遲滯反相電路，提供這些以使遲滯反相電路具有來自遲滯反相電路的遲滯現象。以此方式，切換閾值電壓，從而在輸出信號中產生抖動成為可能。
還通過如下方式來配置根據第五方面的抖動產生電路并聯連接其閾值電壓不同的多個選通電路，并且通過利用分別設置在用以輸出輸出信號的輸出端子與每個選通電路之間的開關電路將選通電路中的任何一個有選擇地連接到輸出端子。以此方式，切換閾值電壓，從而在輸出信號中產生抖動成為可能。
在使用根據本發明第五方面的抖動產生電路的半導體器件中，從抖動產生電路輸出已添加抖動的輸出信號，并且根據該輸出信號來運行內部電路，因此，有效地降低了內部電路運行過程中所產生的輻射噪聲。當在這種半導體器件中所產生的時鐘信號以矩形波方式變化時，提供將時鐘信號轉換為正弦波信號的電路。從該時鐘信號產生了切換閾值電壓的選擇信號。
此外，當半導體器件中的內部電路可以分為操作頻率不同的多個組時，設置了添加不同抖動量的多個抖動產生電路，以根據操作頻率來給每個電路組提供抖動。也可以把沒有添加抖動的時鐘信號提供給操作定時精確和操作頻率高的電路組。以此方式，由于可以根據操作頻率來調整抖動量，所以可以增加電路操作的速度，并且同時可以降低輻射噪聲。在此情況下，抖動產生電路可以是根據本發明第五方面的一種或其它種。
在此情況下，設置了分頻電路，以便產生具有不同頻率的時鐘信號，并且為每個抖動產生電路都設置了分頻電路。
此外，根據內部電路的操作狀態(例如，提供給內部電路的電源電壓或內部電路的操作速度)可以使待加到時鐘信號的抖動量可調節。


從下面結合附圖的詳細說明中將更清楚地理解本發明的特征及優點，圖中圖1是示出常規擴頻時鐘產生(SSCG)電路的結構示例的示圖；圖2是示出常規情況下的調制器輸出(擴頻調制信號)的示圖；圖3是示出常規情況下的調制器輸出(擴頻調制信號)的另一示例的示圖；圖4是示出基于第一和第二方面的原理的配置的圖；圖5A和圖5B是示出本發明第一方面的原理并且示出本發明的擴頻調制信號的示例的示圖；圖6A和圖6B是示出當應用本發明第一方面時如何改進頻譜的示圖；圖7A至圖7D是示出本發明第二方面的原理并且示出本發明的擴頻調制信號的示例的示圖；圖8示出根據本發明第一實施例的SSCG的配置圖；圖9是示出第一實施例中的控制電路的輸出(代碼改變)的示圖；圖10示出根據本發明第二實施例的SSCG的配置圖；
圖11示出第二實施例中的模擬調制電路的電路配置圖；圖12示出第二實施例中的模擬調制電路的操作示圖；圖13示出根據本發明第三實施例的SSCG的配置圖；圖14示出頻率相位比較器的電路配置圖；圖15示出電荷泵電路的電路配置圖；圖16示出電壓-電流轉換(V-I轉換)電路的電路配置圖；圖17示出電流控制振蕩電路(ICO)的電路配置圖；圖18示出電流數-模轉換器(IDAC)的電路配置圖；圖19示出第三實施例中的控制電路的配置圖；圖20是示出在第三實施例的控制電路中分頻時鐘產生的示圖；圖21示出在第三實施例的控制電路中的遞增/遞減計數器的操作的示圖；圖22示出本發明第四實施例中的SSCG的電路配置圖；圖23示出具有低通濾波器的IDAC的電路配置圖；圖24示出本發明第五實施例中的控制電路的輸出(代碼改變)的示圖；圖25A和圖25B示出用于通過利用邏輯電路來實現第五實施例中的控制電路的配置和操作的示圖；圖26A和圖26B示出本發明第六實施例中的SSCG的配置和操作的示圖；圖27示出本發明第七實施例中的模擬調制電路的電路配置和操作的示圖；圖28示出第七實施例中的第一IDAC的電路配置圖；圖29示出第七實施例中的第二IDAC的電路配置圖；圖30A至圖30C是示出當通過利用IDAC改變振幅時的問題的示圖；圖31A和圖31B示出基于本發明第三方面的原理的配置圖；圖32A和圖32B是示出本發明第三方面的原理的示圖；圖33示出本發明第八實施例中的SSCG的配置圖；圖34A和圖34B示出用于通過利用邏輯電路來實現第八實施例中的模式控制電路的配置和操作的示圖；圖35示出本發明第九實施例中的SSCG的配置圖；圖36A至圖36C示出當使用IDAC時調制波形的示例的示圖；圖37示出根據本發明第四方面的擴頻時鐘產生(SSCG)的基本配置圖；圖38示出第四方面中所用的電流注入電路的基本配置圖；圖39示出本發明第十實施例中的SSCG電路的基本配置圖；圖40示出基準電流源電路的配置圖；圖41示出電流源控制電路的配置圖；圖42示出電流源電路的配置圖；圖43A至圖43D示出電流源控制信號、電流源輸出電流以及VCO輸入電壓的操作波形的示圖；圖44示出本發明第十一實施例中的SSCG電路的電路配置圖；圖45示出本發明第十二實施例中的SSCG電路的電路配置圖；圖46示出本發明第十三實施例中的SSCG電路的電路配置圖；圖47示出本發明第十四實施例中的SSCG電路的電路配置圖；圖48示出本發明第十四實施例的SSCG電路中使用的推挽式(push-pull type)IDAC的電路配置圖；圖49A至圖49C是示出第十四實施例中的推挽式IDAC操作的示圖；圖50示出本發明第十五實施例中的SSCG電路的電路配置圖；圖51示出本發明第十六實施例中的SSCG電路的電路配置圖；圖52示出本發明第十七實施例中的SSCG電路的電路配置圖；圖53示出本發明第十八實施例中的半導體器件的配置圖；圖54是第十八實施例中的抖動產生電路的操作波形圖；圖55示出本發明第十九實施例中的抖動產生電路的配置圖；圖56是第十九實施例中的抖動產生電路的操作波形圖；圖57示出抖動產生電路的另一配置示例的示圖；圖58示出抖動產生電路的另一配置示例的示圖；圖59示出CR電路的示圖；
圖60示出使用抖動產生電路的常規半導體器件的配置圖；圖61示出本發明第二十實施例中的半導體器件的配置圖；圖62示出本發明第二十一實施例中的半導體器件的配置圖；圖63示出本發明第二十二實施例中的半導體器件的配置圖；圖64示出半導體器件的另一配置示例的示圖；圖65示出半導體器件的另一配置示例的示圖；以及圖66示出半導體器件的另一配置示例的示圖；圖67示出本發明的擴頻調制信號的示例的示圖；圖68示出本發明的擴頻調制信號的示例的示圖；以及圖69示出本發明的擴頻調制信號的示例的示圖。
具體實施例方式
圖8示出了本發明第一實施例中的擴頻時鐘產生(SSCG)電路的配置圖。如圖所示，該電路是通過利用如圖1中所示的PLL電路電路來從中產生是基準時鐘CLK的M/N倍的時鐘CK的電路，但是不同于如圖5A所示的常規電路，在該常規電路中，依次改變由調制器22產生的擴頻調制信號的周期。
如圖8所示，在第一實施例的SSCG電路中，控制電路21產生如圖9所示的輸出代碼，并將該輸出代碼輸出到調制器22。調制器22是電壓數-模轉換器(VDAC)，其將輸出代碼轉換為模擬電壓信號。以此方式，獲得如圖5A所示的擴頻調制模擬電壓信號。當由于對應于輸出代碼的最小有效位的電壓變化范圍寬度而導致電壓信號變化不平滑時，使用低通濾波器用于平穩。電壓加法電路16把擴頻調制模擬電壓信號添加到在環路濾波器14的一端產生的差分電壓。以此方式，待施加到VCO 17的電壓以小振幅變化，同時周期依次改變，由VCO 17所產生的時鐘CK的頻率(周期)在預定周期中小范圍內變化，而且變化周期依次改變。
如果不必改變待產生的輸出代碼，那么可以通過利用數字邏輯電路等來實現控制電路21，這里沒有給出說明，因為該領域內的任何熟練技術人員都可以容易地設計這種電路配置。也可以通過利用由程序控制的計算機系統如微型電子計算機或DSP來實現控制電路21。在此情況下，也可以根據外部控制來改變輸出代碼。
圖10示出了本發明第二實施例中的SSCG電路的配置圖。盡管在第一實施例中擴頻調制模擬電壓信號由數字處理產生，但在第二實施例中擴頻調制模擬電壓信號由模擬處理產生。
圖11示出了圖10中所示的開關控制電路31和模擬調制器32的電路配置圖，圖12示出了模擬調制器的操作示圖。如圖11所示，在該電路中設置了具有不同電容量的三個電容器元件C1至C3，每個電容器元件的一端連接到地，另一端分別經過開關S1至S3共通地連接。由控制電路31來控制每個開關的導通狀態或不導通狀態。由標號33所指示的部分是電流源電路，其通過利用電流鏡電路向與開關S1至S3共通地連接的端子提供(充電)等于在恒流電路中流動的電流I的電流，或者使該電流從所述端子流出(放電)。共通地連接開關S1至S3的端子是模擬調制器的輸出端，其被連接到遲滯比較器34。遲滯比較器34將共通地連接開關S1至S3的端子的輸入電壓與第一和第二參考值進行比較，接著根據比較結果來控制電流源電路的晶體管Tr1和Tr2，并且在充電狀態與放電狀態之間切換電流源電路。
下面參考圖12來說明圖11中所示的電路的操作。
首先，遲滯比較器34的輸出變為“高電平(H)”，晶體管Tr1設為導通狀態，Tr2設為非導通狀態，電流源電路設為充電狀態。開關控制電路31輸出使S1變為導通狀態并且使S2和S3變成非導通狀態的選擇信號。以此方式，把電流I提供給C1，模擬調制器的輸出電壓增加。當模擬調制輸出電壓達到第一預定值時，遲滯比較器34的輸出變為“低電平(L)”，Tr1設為非導通狀態，Tr2設為導通狀態，電流源電路設為充電狀態。還把遲滯比較器34的輸出變化通知給開關控制電路31。因此，從C1流出的電流I和模擬調制輸出電壓減小了。
當模擬調制器的輸出電壓達到第二預定值時，遲滯比較器34的輸出變為“H”，Tr1設為導通狀態，Tr2設為非導通狀態，并且電流源電路設為充電狀態。開關控制電路31根據遲滯比較器34的輸出變化將S1切換為非導通狀態，將S2切換為導通狀態。S3保持非導通狀態。因此，如同C1的情況那樣，C2充電開始，并且當模擬調制器的輸出電壓達到第一預定值時，遲滯比較器34的輸出變為“L”，而電流源電路設為充電狀態。然后，模擬調制器的輸出電壓達到第二預定值。
由于C1的電容量不同于C2的電容量，所以充電和放電所需的時間不同，因此獲得了具有不同周期的三角波。C3重復相似的操作。以此方式，如圖11所示，獲得了具有相同振幅但是不同周期的三個模擬調制器輸出。
盡管這里描述了使用三個電容器元件的情況，但是也可以使用四個或更多個電容器元件，通過控制兩個或更多個開關以使它們同時達到導通狀態，可以利用多個電容器元件的電容量值之和產生角形波。
圖13示出了本發明第三實施例的SSCG電路的配置圖，該圖是本發明應用于在上述日本專利申請No.2002-266631中公開的配置的實施例。如圖13所示，該配置類似于圖8所示的第一實施例中的電路，但是不同之處在于利用由電壓-電流轉換(V-I轉換)電路42、電流數-模轉換器(IDAC)43和電流振蕩器(ICO)44構成的電流振蕩電路41替換了電壓加法電路16、VCO 17、控制電路21以及調制器(VDAC)22。電流振蕩電路41由控制電路45控制。V-I轉換電路42將環路濾波器14的端子電壓(差分電壓)轉換為差分電流信號。對應于電流可變電路的IDAC 43根據來自控制電路45的輸出代碼對差分電流信號進行擴頻調制，并將調制后的擴頻調制電流信號施加到電流振蕩器(ICO)44。
圖14示出了頻率相位比較器的電路配置圖，圖15示出了電荷泵13的配置圖。這些電路可用于第一至第三實施例。因為這些電路是廣泛公知的，所以這里不進行說明。
圖16示出了第三實施例中使用的V-I轉換電路的電路配置。圖17示出了待用于第三實施例的ICO電路的配置，圖18示出了待用于第三實施例的IDAC電路的電路配置。
圖19示出了控制電路41的配置。如圖所示，控制電路41包括三個分頻器51至53，用于利用不同的分頻比率(這里是1/9、1/10以及1/11)來對控制時鐘進行分頻；開關55至57，用于選擇分頻器中的任何一個的輸出；開關控制部分54，用于選擇開關；遞增/遞減計數器58，用于對選定的分頻時鐘進行計數；以及分頻計數器59，用于控制遞增/遞減計數器58。遞增/遞減計數器58以n位二進制碼輸出計數值。
圖20示出了開關控制部分54和分頻器的操作示圖。分頻器51至53輸出三種分頻時鐘，每個都是利用各個分頻比率進行分頻的控制時鐘。如圖20所示，開關控制部分54選擇開關55，以便使開關55變為導通狀態，同時對控制時鐘進行計數至9×16時鐘。因此，在此期間輸出1/9分頻時鐘。在對控制時鐘進行計數至9×16時鐘之后，開關控制部分54使開關56變為導通狀態，同時對控制時鐘進行計數至10×16時鐘，然后當對控制時鐘進行計數至11×16時鐘時，開關控制部分54使開關57變為導通狀態，由此重復相同的操作。以此方式，為遞增/遞減計數器58和分頻計數器59按如下對應次序提供了1/9分頻時鐘、1/10分頻時鐘和1/11分頻時鐘。
圖21示出了遞增/遞減計數器58和分頻計數器59的操作示圖。分頻計數器59對所選定的分頻時鐘進行計數，并且當計數值達到預定值時，切換遞增/遞減計數器58的遞增計數操作和遞減計數操作，并且重復該操作。圖21示出了當計數到八時切換遞增計數操作和遞減計數操作的示例。當產生如圖9所示的輸出代碼時，每當計數到14時切換操作。遞增/遞減計數器58對所選定的分頻時鐘進行計數，并以n位二進制碼輸出該計數值。如上所述，因為待提供的分頻時鐘的周期改變，所以待產生的輸出代碼的一個循環的長度(周期)相應地也不同。從遞增/遞減計數器58輸出的代碼施加到IDAC 43。
如圖18所示，IDAC 43包括由晶體管Tr11至Tr15、Tr20、以及Tr30至Tr3n構成的電流鏡電路。如圖所示，通過適當地設置晶體管的尺寸，從V-I轉換電路42輸出的電流Iref的90％流過Tr20，Iref的10％流過Tr3n，Iref的(20×1/2n-2)％流過Tr32，Iref的(20×1/2n-1)％流過Tr31，以及Iref的(20×1/2n)％流過Tr30。當通過輸出代碼的位數據/D0至/Dn使Tr4n至Tr40變為導通狀態時，電流流過對應的Tr3n至Tr30。因此，當Tr4n至Tr40都變為不導通狀態時，輸出了流過Tr20的90％Iref的電流量，并且當Tr4n至Tr40都變為導通狀態時，除了流過Tr20的90％Iref的電流量之外還有電流流過Tr3n至Tr30，結果，輸出了約110％Iref的電流量。換句話說，通過將輸出代碼的位數據/D0至/Dn設置為合適值，結果輸出了約90％至110％的Iref的電流量。
因此，通過把以圖21所示的這樣一種方式變化的遞增/遞減計數器58的輸出代碼應用于圖18所示的IDAC 43，可以按約2.5％的增量從90％至約110％分九級來改變Iref，并且與此同時可以分三級來改變變化的周期。據此，ICO 44在±10％的范圍內按約2.5％增量和減量重復增加和減小頻率(周期)，并產生其變化周期改變的時鐘CK。當使用按如圖9所示的這種方式改變的輸出代碼時，可以獲得以約1.4％的增量分十五級變化的信號。
圖22示出了本發明第四實施例中的SSCG電路的配置圖。在第四實施例中的SSCG電路與第三實施例中的SSCG電路的不同之處在于第三實施例中的控制電路45由微型計算機或DSP構成，產生如圖8所示的代碼，并且使用如圖23所示具有低通濾波器的IDAC來代替所述IDAC。
當使用由程序控制的計算機系統如微型計算機或DSP時，可以容易地產生如圖8所示的代碼。而且，如果計算機系統具有足夠的存儲器容量并且及能夠產生許多代碼，那么可以根據使用條件來選擇待輸出的代碼。再有，也可以根據使用條件重新編寫程序，以輸出希望的代碼。
圖23所示的IDAC是這樣一種電路，在其中，由電阻器R和電容器C構成的低通濾波器(LPF)設置在圖17所示的IDAC的電流輸出部分，并且圖23所示的IDAC的輸出還是來自電流鏡電路的輸出。得益于該電路，可以使由在輸出代碼的最小有效位/Dn中的變化引起的輸出電流變化平滑，并且減少假信號(噪聲)。如果把具有假信號的電流信號提供給IOC，那么該IOC將根據所述假信號輸出高頻信號。因此，PLL變得脫離鎖定狀態并且產生不能實現對基準頻率的聚焦的問題，但是如果使用具有LPF的IDAC，可以避免這種問題。
在第一至第四實施例中，當所述值處于圖5A所示的平均電平時改變了擴頻調制信號的周期。不過，當該值位于圖5B所示的最大值或最小值時也可以改變擴頻調制信號的周期。例如，在圖11所示的電路結構中，當模擬調制輸出變為第一或第二預定值時切換開關，然后，可以獲得圖5B所示的擴頻調制信號。而且，很顯然在第一、第三和第四實施例中可以容易地獲得圖5B所示的擴頻調制信號。而且，很顯然在第一、第三和第四實施例也可以獲得圖67所示的擴頻調制信號。
在本發明第五實施例中將要說明的擴頻時鐘產生(SSCG)電路具有類似于圖8所示的第一實施例中的SSCG電路的配置，但與第一實施例中的配置的不同之處在于按圖7A所示的順序改變由調制器22產生的擴頻調制信號的振幅。
在第五實施例的SSCG電路中，控制電路21產生如圖24所示的輸出代碼，并將該輸出代碼輸出到調制器22。在第一周期中，該輸出代碼的值從中間值增加到第一最大值接著減小到第一最小值，然后再次增加。當達到所述中間值時該周期進入第二周期，在該值從中間值增加到第二最大值后，又減小到第二最小值，然后再次增加。當達到中間值時，該周期再次進入第一周期，并重復相同的操作。在該示例中，第一周期的一個周期的長度不同于第二周期的一個周期的長度。如果因為對應于輸出代碼的最小有效位的電壓變化寬度造成電壓信號沒有平滑地變化，那么使用低通濾波器來進行平滑。以此方式，待施加到VCO 17的電壓以小振幅變化，并且對每個周期都改變振幅和周期。因此，在每個周期中由VCO17所產生的時鐘CK的頻率(周期)在小范圍內連續地變化，并且對于每個周期都改變周期的頻率的最大值和最小值。而且，結果周期本身也變化了。
控制電路21可以通過由程序控制的計算機系統例如微型電子計算機和DSP來實現，并且在此情況下可以根據外部控制來改變輸出代碼。
可以由數字邏輯電路等來實現控制電路21。圖25A和圖25B示出了由數字邏輯電路實現的控制電路21的配置和操作的示圖。如圖25A所示，控制電路21包括遞增/遞減計數器60，用于對時鐘進行計數；和開關計數器61，用于控制遞增/遞減計數器60。遞增/遞減計數器60以n位二進制碼來輸出計數值。如圖25B所示，開關計數器61對時鐘進行計數，并且當計數值達到預定值時，切換遞增/遞減計數器60的遞增計數操作和遞減計數操作，并且預定值按照順序變為13、14、13和12，之后重復該操作。以此方式，獲得了按如圖7所示方式變化的輸出代碼。希望待輸出的計數值的最小值作為控制輸出為零，但是該值可以是任意的并不受具體限制。例如，可以交替地重復第一周期和第二周期，在第一周期中最小值是零、最大值是15，在第二周期中最小值是1、最大值是14，但是該值可以是任意的并且也可以交替地重復其他第一周期和第二周期，例如在第一周期中最小值是5、最大值是30，在第二周期中最小值是7、最大值是28。
根據擴頻調制的變化系數相對于在環路濾波器14的一端產生的差分電壓來調整由調制器22根據代碼輸出的電壓電平。
圖26A示出了本發明第六實施例中的SSCG電路中的模擬調制器的配置圖，圖26B示出了模擬調制器的操作的示圖。在第五實施例中擴頻調制模擬電壓信號由數字處理來產生，而在第六實施例中，擴頻調制模擬電壓信號由模擬處理來產生。
如圖26A所示，該電路提供有電容值為C1的電容器元件，該電容器元件的一端連接到地。由標號36指示的部分是電流源電路，如圖11所示的模擬調制器，該電流源電路通過利用電流鏡電路來向電容器提供(充電)電流或從電容器提取(放電)電流，該電流等于流過恒流電路的電流I，通過開關控制電路35的控制來切換充電和放電。當電流源電路變為充電狀態時，利用電流I對電容器充電，電容器端部的電壓(模擬調制器輸出電壓)增加。然后，當電流源電路變為放電狀態時，從電容器釋放出電流I，并且模擬調制器輸出電壓減小。由于電容值和電流值恒定，如果改變了充電時間和放電時間，相應地將改變最大電壓和最小電壓。如圖26B所示，當電壓到達中間值而它還在增加時，如果進行充電并持續對應于1/4周期的充電時間t1，那么電壓將到達最大電壓VH1。然后，如果進行放電并持續放電時間2t1，那么電壓將到達最小電壓VL1。接著，如果進行充電并持續充電時間t1，那么電壓將到達中間電壓。此后，如果進行充電并持續比t1短的充電時間t2，那么電壓將到達小于VH1的最大電壓VH2。然后，如果進行放電并持續充電時間2t2，那么電壓將到達高于VL1的最小電壓VL2。最后，如果進行充電并持續充電時間t2，那么電壓將到達中間電壓。重復相同的操作。
以此方式，獲得了對于每個周期振幅都改變的擴頻電壓信號。同樣在第二實施例中，擴頻電壓信號的振幅和周期都改變了。為了產生其中僅振幅變化而周期不變的擴頻電壓信號，在圖26A所示的電路中提供了可以用不同的電流進行充電或放電的恒流電源，并且對于每個周期都切換待提供的電流。在此情況下，開關控制電路35按照預定周期在充電與放電之間對電源進行開關。
而且，在上述電路中也可以獲得圖67所示的擴頻調制信號。在此情況下，在每個循環內都切換待提供的電流。
盡管這里示出了在兩個振幅之間進行切換的情況，但也可以在三個或更多振幅之間進行切換。
如上所述，第五和第六實施例中的SSCG電路具有類似于第一和第二實施例的配置，其中擴頻調制信號的振幅在改變。也可以通過利用第三和第四實施例中的SSCG電路來改變擴頻調制信號的振幅。由于本領域內的任何熟練的工程師都很容易理解在此情況下的配置和操作，所以這里不再給出詳細說明。如果使用具有很多位分辨率的IDAC，那么也可以僅改變振幅而不改變周期。
在第五和第六實施例中，當信號值與基準電平相交時，進行振幅的切換，如圖7A所示。但是，也可以改變每個循環中的擴頻調制信號值的局部最大值和/或局部最小值。例如，在圖25A所示的電路中，沿一個方向(增加或減小)改變用于切換遞增和遞減操作的預定值，獲得了如圖68所示的擴頻調制信號。換句話說，可以獲得在每個循環中平均電平都改變的擴頻調制信號。而且，通過改變圖26A所示電路的開關定時，可以獲得信號值的局部最大值和/或局部最小值變化的擴頻調制信號。同樣清楚的是，這種擴頻調制信號可以由數字控制的調制器容易地獲得。
此外，通過上述電路的組合可以獲得其中信號值的局部最大值和/或局部最小值和周期都變化的擴頻調制信號。很顯然通過數字控制的調制器也可以容易地獲得這種擴頻調制信號。
圖27示出了本發明第七實施例中的SSCG電路的配置圖。在第五和第六實施例中，擴頻調制信號的振幅和周期都改變了。盡管通過利用上述具有高分辨率的IDAC也可以僅改變振幅而不改變周期，但在第七實施例中，通過利用另一種方法也僅改變了振幅而沒有改變周期。
如圖27所示，在第七實施例的SSCG中，當通過利用第四實施例中的SSCG電路來改變振幅時，設置了第一IDAC 63、第二IDAC 64以及用于控制這些IDAC的控制電路，并且把從V-I轉換電路42的輸出分叉出來并經過擴頻調制的信號加到原來的V-I轉換電路42的輸出并施加到ICO 44。
圖28示出了第一IDAC 63的配置圖，圖29示出了第二IDAC 64的配置圖。第一IDAC 63是由圖18所示的IDAC通過以下處理修改得來的除去Tr12、Tr14和Tr20并把Tr13的Tr尺寸比設為X，電流輸入Iref可以控制在n位的從零到Iref(1-1/2n)/X的范圍內。同樣，第二IDAC 64可以把電流輸入Iref控制在m位的從Iref/(2mY)至Iref/Y的范圍內。結果，通過適當地設置Y和m位代碼，可以在該范圍內利用任意的放大因數進行放大。
在第七實施例中，根據從控制電路65輸出的控制代碼，第一IDAC 63照常對具有固定振幅和周期的1/X Iref的電流進行擴頻調制。第二IDAC64在擴頻調制的一個周期內利用固定放大因數進行放大，并且當該周期變化時改變放大因數。以此方式，獲得對于每個周期其周期都恒定并且僅振幅改變的擴頻調制信號。將該擴頻調制信號加到來自V-I轉換電路42的Iref(僅通過連接信號線來完成該操作)并施加到ICO 44。
也可以反轉第一IDAC 63和第二IDAC 64的布置，首先通過改變用于每個周期的放大因數來進行放大，然后對放大后的電流信號進行擴頻調制。
如上所述，在第一至第七實施例的SSCG電路中，可以利用簡單的配置來實現能夠進行優良的擴頻調制的擴頻時鐘產生電路。
使用上述IDAC的SSCG電路的特征在于加法電路等的配置簡單，可以用數字方式來控制振蕩頻率的變化，并且所述控制是精確的和容易的。圖18所示的IDAC通過將約20％的變化范圍分為n位可以控制待輸出的電流量。換句話說，最小分辨率是20/2n％。例如，當n＝9，29＝512時，通過將20％分為500級，獲得了0.04％的分辯率，可以從80％至100％用0.04％的間距來對輸出電流進行控制。
通常，以芯片的形式或其中集成了其他電路的芯片的形式來使用SSCG電路。對于進行擴頻調制的SSCG電路，根據其使用目的來改變擴頻調制的振幅是必要的。例如，當電磁波輻射比周期變化更重要時，擴頻調制的振幅需要設得更大，而當要求周期變化要小時，擴頻調制的振幅需要設得更小。因此，這使得任意地設置控制電路輸出的輸出代碼以便增加SSCG電路芯片的靈活性和處理各種目的成為可能。
盡管可以任意地設置待施加到IDAC的輸出代碼，但是IDAC本身的配置固定在芯片中，并且輸入電流Iref可以改變的范圍和用于改變的最小級(分辨率)是固定的。圖30A至圖30C示出了當振幅改變時輸出代碼的變化，并且根據該輸出代碼的變化，可以獲得電流變化和按如圖所示方式變化的差分電流。如圖30A所示，當振幅較大時，振幅與最小級相比更大，電流以相對平滑的方式變化。與此相反，當振幅減半時，與圖30A所示的情況相比，如圖30B所示所述變化變得較不平滑。如果振幅再減半，即，當振幅是原振幅的1/4時，差分電流信號的變化變得更不平滑，如圖30C所示。因為差分電流信號的變化變得不平滑，待施加到ICO的電流的高頻分量增加了并且對PLL的操作產生負面的影響。
為了獲得即使當振幅較小時也能夠以足夠平滑的方式變化的差分電流信號，必須通過增加晶體管的數目來增加輸出代碼的位數。例如，為了能夠調整具有五位的振幅，即，能夠在從100％至3％的范圍內調整振幅，需要九位輸出代碼，對于最小振幅需要四位分辨率，即，分辨率可以按15級來調整。在圖18所示的電路配置中，當n＝9時，必須使具有最大尺寸的晶體管的尺寸是具有最小尺寸的晶體管的尺寸的28＝256倍，并且使芯片面積是具有最小尺寸的晶體管的面積的29＝512倍。因此，Tr3n和Tr4n的尺寸是Tr30和Tr40的256倍。由于具有最小尺寸的晶體管的尺寸由制造工藝來確定，所以出現了具有最大尺寸的晶體管的尺寸變得非常大并且尺寸需要的面積也變得更大的問題。
通過并聯形成多個具有最小尺寸的晶體管和以2的冪改變具有最小尺寸的晶體管的數量來實現具有圖18所示的電路尺寸比的晶體管鏈，亦即，由具有最小尺寸的晶體管之一形成最小尺寸晶體管，通過并聯連接兩個該具有最小尺寸的晶體管形成第二最小尺寸晶體管，通過并聯連接四個該具有最小尺寸的晶體管形成第三最小尺寸晶體管，等等。在此情況下，如果n＝9，那么最大尺寸的晶體管通過并聯連接256個該具有最小尺寸的晶體管來形成。因此，為了從Tr3和Tr4n組實現Tr30和Tr40組，需要512組Tr30和Tr40。
總之，當輸出代碼的位數增加時，晶體管的尺寸以二的冪次的速度增加，因此，出現了電路規模和成本增加的問題。
下面要說明的根據本發明第三方面的擴頻時鐘產生(SSCG)電路可以確保即使對于最小振幅也有寬的振幅可調范圍和足夠的分辨率，而電路規模卻不會增加這么多。
圖31A和圖31B示出了基于根據本發明第三方面的SSCG電路的原理的配置圖。
如圖31A所示，本發明的擴頻時鐘產生電路設有擴頻調制電路71和放大電路72，獨立地經歷擴頻調制和振幅調整之后，把差分電流信號添加到初始差分電流信號。具體而言，把擴頻調制電路71和放大電路72級聯起來，在擴頻調制電路71中調制從電壓-電流(V-I)轉換電路42輸出的差分電流信號之后，在放大電路72中放大該擴頻調制信號并對其振幅進行調整，然后把振幅經過調整的信號添加到初始差分電流信號并施加到ICO 44。
如圖31A和圖31B所示，擴頻調制電路71和放大電路72的次序可以顛倒。
圖32A和圖32B是示出本發明第三方面的原理的示圖圖32A示出了在擴頻調制電路71中對具有振幅A的差分電流信號進行n位模式調整之后的調制電流信號；圖32B示出了圖32A所示的信號，已經采用因數k/m對其振幅進行放大(衰減)。即使采用因數k/m來放大振幅，分辨率(級數)也沒有改變。
在本發明第三方面的SSCG電路中，由于模式調制和振幅調整是獨立地進行的，所以輸出了與振幅調整無關的具有恒定分辨率的調制電流。如上所述，對于圖3的常規配置中的最小振幅，為了實現5位振幅調整和4位分辨率，當n＝9時，需要為最小尺寸晶體管組Tr30和Tr40的尺寸的29＝512倍的面積，以從Tr30獲得Tr3n，從Tr40獲得Tr4n。與此相比，在本發明的擴頻時鐘產生電路中，只需要為所述尺寸的25+24＝48倍的面積，因此，可以減小電路規模。
如果將圖27所示的第七實施例中的SSCG電路與圖31A所示的第三方面的SSCG電路進行比較，將發現這兩個具有相同的配置。換句話說，第七實施例中的SSCG電路實現了第三方面。
如上所述，IDAC也作為放大電路進行操作，因此，可以通過利用圖18所示的電流數-模轉換電路(IDAC)來實現擴頻調制電路71和放大電路72。
圖33示出了本發明第八實施例中的擴頻時鐘產生(SSCG)電路的配置圖，如圖所示，第八實施例中的SSCG電路具有類似于第七實施例中的SSCG電路的配置，模式IDAC 73具有類似于圖28所示的第一IDAC 63的配置，電平IDAC 74具有類似于圖29所示的第二IDAC 64的配置。
如圖33所示，在第八實施例的SSCG電路中，把在電流振蕩電路41中的V-I轉換器42輸出的差分電流信號施加到ICO 44，并且同時輸入到模式IDAC 73。模式IDAC 73根據從模式控制電路75輸出的輸出代碼對差分電流信號進行擴頻調制并產生擴頻調制信號。電平IDAC 74根據從電平控制電路76輸出的輸出代碼來放大(衰減)擴頻調制信號并調整振幅。
從電平控制電路76輸出的輸出代碼根據使用目的由外部進行調整，并且具有恒定值。
模式控制電路75輸出擴頻調制代碼。
圖34A和圖34B示出了通過利用數字邏輯電路實現的模式控制電路33的配置和操作的示圖。如圖34A所示，模式控制電路75包括遞增/遞減計數器77，用于對時鐘進行計數；以及分頻計數器78，用于控制遞增/遞減計數器77。遞增/遞減計數器77以n位二進制碼輸出計數值。如圖34B所示，分頻計數器78對時鐘進行計數，并且當計數值達到預定值時，切換所述遞增/遞減計數器的遞增計數操作和遞減計數操作。以此方式，獲得了按圖34B所示方式變化的輸出代碼。這里，希望計數值在由位數規定的最大值與最小值之間變化。
圖35示出了本發明第九實施例中的SSCG電路的配置圖。盡管在第八實施例中通過利用邏輯電路實現了模式控制電路75和電平控制電路76，但是在第九實施例中通過利用計算機系統例如微型電子計算機和DSP實現了這些。其他部分與第八實施例中的相同。
如上所述，根據第八和第九實施例，可以利用小的電路規模來實現擴頻時鐘產生電路，其確保了用于小振幅的寬振幅可調范圍和足夠的分辨率，并且以低成本可以獲得具有高靈活性的擴頻時鐘產生電路。
在使用如上所述的IDAC的SSCG電路中，通常改變待輸入到ICO 44的電流，以便具有如圖36A所示的三角波。在IDAC具有2位配置的情況下，電流僅以四級變化，如圖36B所示。在IDAC具有3位配置的情況下，電流僅以八級變化，如圖36C所示。如上所述，如果IDAC的位數小，那么電流變化的級寬就變得如圖36B和圖36C所示那樣寬，待施加到ICO的電流中的高頻分量也就增加了，出現了不利地影響PLL操作并且同時沒有充分地降低電磁輻射的問題。
為了在具有該配置的IDAC中使待輸入到ICO的電流平滑變化和充分地降低IDAC中的電磁輻射，必需增加IDAC的位數。例如，IDAC具有5位配置，采用該配置電流變為32級，但是這仍然不夠，必需進一步增加IDAC 17的位數。但是，如果IDAC的位數增加，那么IDAC的尺寸和控制電路的電路規模相應地變得更大，由此產生了成本增加的問題。
在本發明第四方面的擴頻產生(SSCG)電路中，利用簡單配置可以進一步降低電磁輻射。
圖37示出了本發明第四方面中的SSCG電路的基本配置圖。
如圖37所示，在本發明第四方面中的SSCG電路中，電流注入電路81連接到組成環路濾波器14的電阻器R和電容器C的連接節點，并且充電和放電按如下方式進行電容器C的電壓在比所產生的時鐘周期長的擴頻周期中以小于電容器電壓的電壓振幅變化。
圖38示出了電流注入電路81的基本配置的示圖。如圖38所示，該電流注入電路包括在高電勢電源側的恒流源82與低電勢電源側的恒流源83之間串聯連接的兩個開關84和85，并且該電流注入電路通過利用成互補關系的充電信號和放電信號來控制開關84和85。當開關84處于連接狀態并且開關85處于斷開狀態時進行充電，當開關84處于斷開狀態并且開關85處于連接狀態時進行放電。
根據本發明的第四方面，當VCO或電流振蕩電路的輸入電壓(差分電壓信號)改變時，VCO或電流振蕩電路的控制電壓也變化，因此，通過實現由VCO或電流振蕩電路產生的時鐘的振蕩頻率的轉變，可以實現能夠降低電磁輻射的時鐘產生電路。在本發明中，由于通過對組成環路濾波器的電容器進行充電和放電來改變電容器的電壓，如果用于充電和放電的電流恒定，那么電容器的電壓以恒定速率增加或降低，因此變化是平滑的，如圖36A所示。因此，電流注入電路81僅需使用小規模的電流源電路和用于在充電周期與放電周期之間進行切換的簡單電流源控制電路，即使整個SSCG電路規模做得較小，也可以減少由分級(step-wise)變化引起的假信號。如果用于充電和放電的電流恒定，那么通過控制充電和放電時間就可以改變電容器電壓變化的周期和振幅。如到此所述，采用數字方法可以容易地控制用作電流注入電路81的電流源，并且與使用通用的D/A轉換器作為VCO進行擴頻處理相比，可以更準確和更精確地實現頻率轉變。
圖39示出了本發明第十實施例中的SSCG電路的配置圖。與圖13中的SSCG電路相比可以明顯看出，第十實施例中的SSCG電路具有由第三實施例中的SSCG電路配置按如下操作修改過的配置除去IDAC 17和控制電路19，并且將由電流源控制電路86、基準電流源87和電流源88構成的電流注入電路連接到到組成環路濾波器14的電阻器R和電容器C的節點。因此，這里不再給出關于頻率相位比較器12、電荷泵13、V-I轉換電路16、ICO電路18等的說明。
圖40示出了基準電流源電路87的電路配置圖，圖41示出了電流源控制電路86的電路配置圖，圖42示出了電流源電路88的電路配置圖。
基準電流源電路87是廣泛公知的電流鏡電路，并且輸出電流量恒定的基準電流。電流源控制電路86包括1/K分頻電路89，通過利用因數1/K對基準時鐘CLK進行分頻而在擴頻調制周期中產生具有50％占空比的時鐘信號。輸出所產生的時鐘信號作為充電信號，同時在反相器90反相，并輸出作為放電信號。因此，充電信號和放電信號是互補信號。
在電流源電路88中，由晶體管Tr71至Tr75組成電流鏡電路，并且晶體管Tr74用作充有從基準電流源87輸出的基準電流的恒流源，晶體管Tr75用作釋放出所述基準電流的恒流源。在晶體管Tr74與Tr75之間，串聯連接晶體管Tr76和Tr77，并且經過反相器把充電信號施加到晶體管Tr76的柵極，把放電信號施加到晶體管Tr77的柵極。當充電信號處于“高電平(H)”而放電信號處于“低電平(L)”時，晶體管Tr76設為通(ON)態，晶體管Tr77設為斷(OFF)態，經過晶體管Tr74和Tr76輸出了依照基準電流的電流，以便對電容器C進行充電。當充電信號處于“L”而放電信號處于“H”時，晶體管Tr76設為斷態，晶體管Tr77設為通態，經過晶體管Tr76和Tr75排出依照基準電流的電流，以便對電容器C進行放電。
圖43A至圖43D示出了根據充電信號和放電信號流過電流源88的電流變化和組成環路濾波器14的電阻器R和電容器C的連接節點的電壓(VCO控制電壓)變化的示圖。如圖所示，當充電信號處于“H”而放電信號處于“L”時，電流源88輸出恒定電流，據此，VCO控制電壓增加；而當充電信號切換為“L”并且放電信號切換為“H”時，電流源88排出恒定電流，據此，電流振蕩電路41的控制電壓降低，變為三角波形狀。據此，電流振蕩電路41產生的時鐘CK的頻率發生變化。
圖44示出了本發明第十一實施例中的SSCG電路的配置圖。如圖所示，第十一實施例中的SSCG電路不同于前述SSCG電路，在第十一實施例中的SSCG電路中，除去了基準電流源87，并且把V-I轉換電路42的輸出輸入作為電流源88的基準電流。
在第十實施例中的SSCG電路中，基準電路是恒定的，并且與VCO控制電壓無關，以預定方式改變待提供給電容器或要從電容器排出的電流，并且擴頻電壓是恒定的。因此，擴頻電壓與VCO控制電壓的比率隨VCO控制電壓而不同。結果，如果假定振蕩頻率與VCO控制電壓成比例，那么根據擴頻調制而改變的頻率比率在低頻與高頻之間不同。與此相反，在第二實施例的SSCG電路中，由于基準電流根據VCO控制電壓而改變，所以根據擴頻調制而改變的頻率比率對于低頻和高頻都相同。因此，在第十一實施例的SSCG電路中，對于每個振蕩頻率可以以相同比率進行擴頻調制。
而且，在第十和第十一實施例的SSCG電路中，以反饋在電流振蕩電路41中產生的時鐘CK的方式來形成PLL電路。因此，即使因為制造工藝偏差、溫度變化或電流源電壓變化，作為單個單元的ICO 44的特性或電流振蕩電路41變化了，最終也會產生與基準時鐘CLK的頻率一致的時鐘CK。但是，在第十實施例中，由于在進行擴頻調制處理的電路部分沒有進行反饋，所以擴頻調制處理受這種變化影響。與此相反，在第二實施例中，由于通過反饋輸出電流作為電流源88的基準電流而在電流源輸出電流中反饋V-I轉換器42的輸出電流，亦即，由于對擴頻調制處理也進行反饋，所以電流振蕩電路41的控制電壓不受所述變化的影響，從而輸出了具有希望的擴展寬度的時鐘CK。
圖45示出了本發明第十二實施例中的SSCG電路的配置圖。如圖所示，第十二實施例中的SSCG電路不同于第十一實施例中的SSCG電路，在第十二實施例的SSCG電路中，在由低通濾波器(LPF)91進行濾波以便除去高頻分量之后，輸入V-I轉換電路42的輸出作為電流源88的基準電流。因此，不同于第十一實施例，可以從V-I轉換電路42的輸出除去擴頻分量，并且可以始終以恒定擴頻速率進行擴頻調制。
圖46示出了本發明第十三實施例中的SSCG電路的配置圖。如圖所示，在第十三實施例的SSCG電路中，在從LPF 92分流并由LPF 92濾波之后，在V-I轉換電路93中將待輸入到VCO 17’的VCO控制電壓轉換為電流信號并反饋作為電流源88的基準電流。在第十三實施例中，由于對電壓信號進行了濾波，通過利用電容器和電阻器的簡單電路可以實現LPF 92，并且可以減小電路尺寸，同時獲得與第十二實施例相同的效果。
圖47示出了本發明第十四實施例中的SSCG電路的配置圖。如圖所示，第十四實施例中的SSCG電路與第十實施例中的SSCG電路不同之處在于在第十四實施例的SSCG電路中，設有IDAC控制電路94和IDAC電路96來代替電流源控制電路86和電流源88。
圖48示出IDAC電路96的配置圖。在第十四實施例中所用的IDAC電路96是推挽式的，其不僅輸出電流而且排出(抽出)電流。這里不進行詳細說明。
圖49A至圖49C示出了環路濾波器的電容器C的電壓變化與圖48所示IDAC電路96的控制數據DU0至DU2和DD0至DD2的變化的比較圖圖49A示出一位驅動的情況，圖49B示出兩位驅動的情況，圖49C示出三位驅動的情況。
如圖49A所示，在一位驅動的情況下，DU0以如圖所示的方式變化，而DU1和DU2保持“H(高電平)”狀態。DD0和DU0是相等的信號，DD1和DD2保持“L(低電平)”狀態。以此方式，只有圖48所示的Tr87和Tr90重復導通(ON)和斷開(OFF)狀態，因此，從或通過IDAC 96把少量電流提供給電容器C或從電容器C排出少量電流，并且電容器C的電壓以小振幅的三角波形式變化。
如圖49B所示，在兩位驅動的情況下，DU0和DU1以如圖所示的方式變化，DU2保持“H”狀態。DD0和DD1分別是等同于DU0和DU1的信號，DD2保持“L”狀態。以此方式，圖48所示的Tr87、Tr88、Tr90和Tr91重復導通和斷開狀態，因此，從或通過IDAC96把中量電流提供給電容器C或從電容器C排出中量電流，并且電容器C的電壓以中振幅的三角波形式變化。
如圖49C所示，在三位驅動的情況下，DU0至DU2以如圖所示方式變化，DD0至DD2分別是等同于DU0至DU2的信號。以此方式，圖48所示的Tr87至Tr89和Tr90和Tr92重復導通和斷開狀態。因此，從或通過IDAC 96把大量電流提供給電容器C或從電容器C排出大量電流，并且電容器C的電壓以具有大振幅的三角波形式改變。
如上所述，在第十四實施例的SSCG電路中，可以改變用于對電容器C進行充電和放電的電流量。
IDAC控制電路94輸出如圖49A至圖49C中所示的控制數據DU0至DU2和DD0至DD2。盡管可以通過利用專用邏輯電路來實現IDAC控制電路94，但也可以通過利用微型電子計算機或DSP來實現IDAC控制電路94。而且，基準電流源95具有與圖40所示電路相類似的配置。
因此可以說第十實施例中的電流源88代表第十四實施例中的IDAC變為一位配置的情況。
圖50示出了本發明第十五實施例中的SSCG電路的配置圖。第十五實施例中的SSCG電路具有從第十一實施例中的SSCG電路經如下操作修改后的配置用第十四實施例中的IDAC控制電路94和IDAC電路96代替電流源控制電路86和電流源88。因此，該SSCG電路除具有第十一實施例的特性之外還具有第十四實施例的特性。
圖51示出了本發明第十六實施例中的SSCG電路的配置圖。第十六實施例中的SSCG電路具有從第十二實施例中的SSCG電路經過如下步驟修改過的配置用第十四實施例中的IDAC控制電路94和IDAC電路96代替電流源控制電路86和電流源88。因此，該SSCG電路除具有第十二實施例的特性之外還具有第十四實施例的特性。
圖52示出了本發明第十七實施例中的SSCG電路的配置圖。第十七實施例中的SSCG電路具有從第十三實施例中的SSCG電路經過如下步驟修改過的配置用第十四實施例中的IDAC控制電路94和IDAC電路96代替電流源控制電路86和電流源88。因此，該SSCG電路除具有第十三實施例的特性之外還具有第十四實施例的特性。
圖53示出了本發明第十八實施例的具有抖動產生電路的半導體器件的配置圖。如圖53所示，第十八實施例中的半導體器件101包括時鐘產生電路102、抖動產生電路102、選擇信號產生電路104和內部電路105。時鐘產生電路102根據晶體振蕩器的振動信號產生并輸出作為基準輸入信號輸入時鐘信CLKIN。這里，從時鐘產生電路102輸出的輸入時鐘信號CLKIN以恒定周期T按正弦波形變化，如圖54所示。
抖動產生電路103設置在時鐘產生電路102與內部電路105之間，抖動產生電路103把輸出時鐘信號CLKOUT輸出到內部電路105，該輸出時鐘信號CLKOUT是由抖動產生電路103添加了抖動(在時間軸方向的抖動)的來自時鐘產生電路102的輸入時鐘信號CLIKIN。
內部電路105包括廣泛公知的CPU 105a和外圍電路105b(例如，RAM、ROM、輸入/輸出電路)，該內部電路105根據來自抖動產生電路103的輸出時鐘信號CLKOUT進行操作。
選擇信號產生電路104包括未示出的觸發電路，該選擇信號產生電路104根據來自時鐘產生電路102的輸入時鐘信號CLKIN來產生選擇信號VTSEL，并且將該選擇信號VTSEL輸出到抖動產生電路103。如圖54所示，選擇信號VTSEL的電壓電平隨著根據輸入時鐘信號CLKIN的周期T的定時(具體而言，輸入時鐘信號CLKIN的電平達到最大值的定時)變為H電平或L電平。
第十八實施例中的抖動產生電路103包括不具有遲滯特性的普通反相電路106，具有遲滯特性的遲滯反相電路107，以及開關電路108。抖動產生電路103設有第一輸入端子103a，用于輸入來自時鐘產生電路102的輸入時鐘信號；第二輸入端103b，用于輸入來自選擇信號產生電路104的選擇信號VTSEL；以及輸出端子103c；用于輸出所述輸出時鐘信號CLKOUT。
在抖動產生電路103中，反相電路106和遲滯反相電路107連接到第一輸入端103a，時鐘信號CLKIN輸入到反相電路106和107中的每一個。此外，反相電路106和遲滯反相電路107通過開關電路108連接到輸出端子103c。
如上所述，在第十至第十七實施例中進行電流控制型的擴頻調制處理，因此可以獲得以下效果。
(1)通過有效地擴展振蕩頻率的頻譜可以降低電磁波輻射。
(2)可以隨意地設置振蕩頻率的頻譜度。
(3)可以精確地進行振蕩頻率轉變，以及(4)可以減小工藝、溫度、電源電壓等變化的影響。
而且，與使用圖18所示的IDAC的情況相比，可以獲得如下的效果(5)可以利用小規模電路配置進行更準確的擴頻調制處理。
當輸出從H電平(第一電平)切換到L電平(第二電平)時，遲滯反相電路107的閾值電壓大于反相電路106的閾值電壓；而當輸出從L電平切換到H電平時遲滯反相電路107的閾值電壓小于反相電路106的閾值電壓。
在圖54中，當輸入時鐘信號CLKIN超過電壓值VH1時，反相電路106的輸出從H電平變至L電平；而當輸入時鐘信號CLKIN降到電壓值VL1之下時，反相電路106的輸出從L電平變至H電平。另一方面，當輸入時鐘信號CLKIN超過電壓值VH2時，遲滯反相電路107的輸出從H電平變至L電平；而當輸入時鐘信號CLKIN降到電壓值VL2之下時遲滯反相電路107的輸出從L電平變至H電平。各個電壓值的關系如下VH2＞VH1＞VL1＞VL2。
開關電路108根據選擇信號VTSEL的電壓電平將反相電路106和遲滯反相電路107之一連接到輸出端子103c。具體來說，當選擇信號VTSEL處于H電平時，開關電路108把反相電路106連接到輸出端子103c，而當選擇信號VTSEL處于L電平時，開關電路108把遲滯反相電路107連接到輸出端子103c。
因此，在抖動產生電路103中，如圖54所示，輸出時鐘信號CLKOUT根據輸入時鐘信號CLKIN變至H電平或L電平。確切地說，在時間t1之前，選擇信號VTSEL處于H電平，并且反相電路106通過開關電路108連接到輸出端子103c。因此，當輸入時鐘信號CLKIN的電壓電平超過電壓值VH1時，在時間t1處輸出時鐘信號CLKOUT從H電平變至L電平。
然后，當輸入時鐘信號CLKIN的電壓電平降到電壓值VL2之下時，在時間t2處選擇信號VTSEL變至L電平，并且輸出時鐘信號CLKOUT從L電平變至H電平，因為遲滯反相電路107通過開關電路108連接到輸出端子103c。在隨后的時間t3處，當輸入時鐘信號CLKIN的電壓電平超過電壓值VH2時，輸出時鐘信號CLKOUT從H電平變至L電平。
因為在時間t3與時間t4之間選擇信號VTSEL變至H電平，并且反相電路106通過開關電路108連接到輸出端子103c，所以在時間t4處當輸入時鐘信號CLKIN的電壓電平降到電壓值VL1之下時，輸出時鐘信號CLKOUT從L電平變至H電平。然后，在時間t5處也與在時間t1處一樣，當輸入時鐘信號CLKIN的電壓電平超過電壓值VH1時，輸出時鐘信號CLKOUT從H電平變至L電平。此外，在時間t6處，當輸入時鐘信號CLKIN的電壓電平降到電壓值VL2之下時，輸出時鐘信號CLKOUT從L電平變至H電平。
換句話說，在時間t1與t2之間的T1時段內，抖動產生電路103中的輸出信號CLKOUT變至L電平，在時間t2與t3之間的T2時段內，該輸出信號CLKOUT變至H電平。同樣，在時間t3與t4之間的T3時段內該輸出信號CLKOUT變至L電平，在時間t4與t5之間的T4時段內該輸出信號CLKOUT變至H電平，在時間t5與t6之間的T5時段內該輸出信號CLKOUT變至L電平。時段T1比時段T2長，時段T2比時段T3長(T1＞T2＞T3)。時段T4等于時段T2，時段T5等于時段T1。
以此方式，在第十八實施例的抖動產生電路103中，根據選擇信號VTSEL切換開關電路108的連接位置，并且把每個都具有彼此不同的閾值電壓的反相電路106和107之一連接到輸出端103子c。因此，改變了抖動產生電路103的閾值電壓，并且相對于根據輸入時鐘信號CLKIN的周期T的恒定間隔定時，輸出電平的反相定時也改變了。結果，從抖動產生電路103輸出了添加有抖動的輸出時鐘信號CLKOUT。
如上所述，第十八實施例中的電路具有下列效果。
(1)抖動產生電路103由反相電路106、遲滯反相電路107和開關電路108組成。在此情況下，與現有技術相比可以利用更簡單的電路配置來添加抖動。而且，當根據半導體器件101的使用目的而改變輸入時鐘信號CLKIN的頻率時，輸出時鐘信號CLKOUT的抖動根據該頻率而變化，并且抖動與輸入時鐘信號CLKIN的比率可以幾乎保持恒定。因此，可以有效地降低半導體器件101的輻射噪聲。
(2)由于抖動產生電路103可以由簡單的電路組成，所以可以降低半導體器件101的制造成本。
(3)選擇信號電路104根據來自時鐘產生電路102的輸入時鐘信號CLKIN產生選擇信號VTSEL，并且根據該選擇信號VTSEL來切換開關電路108的連接位置。因此，在該配置中，根據輸入時鐘信號CLKIN可以精確地產生選擇信號VTSEL。而且，由于選擇信號產生電路104具有使用觸發電路的較簡單電路配置，所以對于實際使用是優選的。
接著，下面說明本發明的第十九實施例。第十九實施例中的半導體器件包括代替第十八實施例中的抖動產生電路103的圖55所示的抖動產生電路111。由于組成半導體器件的時鐘產生電路102、選擇信號產生電路104和內部電路105與第十八實施例中的這些相同，所以這里不再詳細說明。
如圖55所示，抖動產生電路111設有第一輸入端子111a，用于輸入來自時鐘產生電路102的輸入時鐘信號CLKIN；第二輸入端子111b，用于輸入來自選擇信號產生電路的選擇信號VTSEL；以及輸出端子111c，用于輸出所述輸出時鐘信號CLKOUT。
抖動產生電路111由P溝道MOS晶體管TP1至TP4和N溝道MOS晶體管TN1至TN4組成。在抖動產生電路111中，P溝道MOS晶體管TP1和TP2及N溝道MOS晶體管TN1和TN2串聯連接在電源Vcc與地GND之間。這些晶體管TP1、TP2、TN1和TN2中的每個柵極端子都連接到第一輸入端子111a，并且輸入時鐘信號CLKIN輸入到每個柵極端子。晶體管TP1和晶體管TP2的連接點經過P溝道MOS晶體管TP3和N溝道MOS晶體管TN4連接到地GND。另一方面，晶體管TN1和晶體管TN2的連接點經過N溝道MOS晶體管TN3和P溝道MOS晶體管TP4連接到電源Vcc。
晶體管TP3的柵極端子連接到晶體管TN3的柵極端子，其連接點連接到晶體管TP2和晶體管TN1的連接點，并且連接到輸出端子111c。晶體管TN4和晶體管TP4的柵極端子連接到第二輸入端子111b，并且，在選擇信號產生電路104中產生的選擇信號VTSEL輸入到這些柵極端子。
在抖動產生電路111中，除去晶體管TP3、TP4、TN3及TN4的電路，即，由晶體管TP1、TP2、TN1和TN2構成的電路，起普通反相電路的作用。在抖動產生電路111中，當除去晶體管TN4、晶體管TP3連接到地GND、除去晶體管TP4、以及晶體管TN3連接到電源Vcc時，電路起遲滯反相電路的作用。晶體管TP3和晶體管TN3用作向由晶體管TP1、TP2、TN1和TN2構成的反相電路提供遲滯特性的晶體管。另一方面，晶體管TN4和晶體管TP4用作從反相電路斷開晶體管TP3和晶體管TN3的開關。
在抖動產生電路111中，當選擇信號VTSEL處于H電平并且晶體管TN4導通時，輸出時鐘信號CLKOUT從L電平變至H電平的閾值電壓降低了。另一方面，當選擇信號VTSEL處于L電平并且晶體管TP4導通時，輸出時鐘信號CLKOUT從H電平變至L電平的閾值電壓升高了。
確切地說，當把處于H電平的選擇信號VTSEL輸入到抖動產生電路111時，晶體管TN4導通而晶體管TP4截止。在該狀態下，當輸入時鐘信號CLKIN的電壓電平高而輸出端子111c(輸出時鐘信號CLKOUT)處于L電平時，晶體管TP3導通。因此，輸出端子111c從L電平變至H電平的閾值電壓變得低于由晶體管TP1、TP2、TN1和TN2構成的反相電路的閾值電壓。另一方面，當輸入時鐘信號CLKIN的電壓電平低而輸出端子111c處于H電平時，晶體管TP3截止。此時，由于晶體管TP4處于斷態，所以電源Vcc沒有提供給晶體管TN3，即，晶體管TN3處于從反相電路斷開的狀態。因此，輸出端子111c從H電平變至L電平的閾值電壓等于由晶體管TP1、TP2、TN1和TN2構成的反相電路的閾值電壓。
另一方面，當把處于L電平的選擇信號VTSEL輸入到抖動產生電路111時，晶體管TN4截止而晶體管TP4導通。在該狀態，輸出端子111c從H電平變至L電平的閾值電壓高于由晶體管TP1、TP2、TN1和TN2構成的反相電路的閾值電壓。輸出端子111c從L電平變至H電平的閾值電壓等于由晶體管TP1、TP2、TN1和TN2構成的反相電路的閾值電壓。
因此，在抖動產生電路111中，當選擇信號VTSEL處于H電平而輸入時鐘信號CLKIN超過電壓值VH1時(時間t11和t15)，輸出時鐘信號CLKOUT從H電平變至L電平，如圖56所示。當選擇信號VTSEL處于H電平而輸入時鐘信號CLKIN降到電壓值VL2之下時(時間t14)，輸出時鐘信號CLKOUT從L電平變至H電平。
另一方面，當選擇信號VTSEL處于L電平而輸入時鐘信號CLKIN超過電壓值VH2時(時間t13)，輸出時鐘信號CLKOUT從H電平變至L電平。當選擇信號VTSEL處于L電平而輸入時鐘信號CLKIN降到電壓值VL1之下時(時間t12和t16)，輸出時鐘信號CLKOUT從L電平變至H電平。
換句話說，在時間t11與t12之間的時段T11內抖動產生電路111中的輸出時鐘信號CLKOUT處于L電平，在時間t12與t13之間的時段T12內該輸出時鐘信號CLKOUT處于H電平。同樣，在時間t13與t14之間的時段T13內輸出時鐘信號CLKOUT處于L電平，在時間t14與t15之間的時段T14內該輸出信號CLKOUT處于H電平，在時間t15與t16之間的時段T15內該輸出信號CLKOUT處于L電平。時段T11等于時段T13和時段T15，并且比時段T12短(T11＝T13＝T15＜T12)。時段T14比時段T11短(T11＞T14)。
以此方式，在本發明的抖動產生電路111中，閾值電壓根據選擇信號VTSEL而改變，因此，相對于根據輸入時鐘信號CLKIN的周期T的恒定間隔定時，輸出電平的反轉時間改變了。結果，輸出了添加有抖動的輸出時鐘信號CLKOUT。
如上所述，第十九實施例的電路具有下列效果。
(1)抖動產生電路111由MOS晶體管TP1至TP4和TN1至TN4組成。在此情況下，與現有技術相比可以利用更簡單的電路配置來添加抖動。而且，當輸入時鐘信號CLKIN的頻率改變時，輸出時鐘信號CLKOUT的抖動根據該頻率而改變，因此，可以有效地降低半導體器件101的輻射噪聲。
可以對第十八和第十九實施例進行如下修改。可以使用圖57中所示的抖動產生電路121和圖58中所示的抖動產生電路131，來代替抖動產生電路103和111。
確切地說，圖57中所示的抖動產生電路121包括不具有遲滯特性的普通NAND(“與非”)電路122、具有遲滯特性的NAND電路123、以及反相電路124。抖動產生電路121設有第一輸入端子121a，用于輸入輸入時鐘信號CLKIN；第二輸入端子121b，用于輸入控制信號CNTL；以及輸出端子121c，用于輸出輸出時鐘信號CLKOUT。第一輸入端子121a連接到NAND電路122和NAND電路123的輸入端子之一，第二輸入端子121b連接到NAND電路122的另一輸入端子，并且同時經過反相電路124連接到NAND電路123的另一輸入端子。NAND電路122和NAND電路123連接到輸出端子121c。
在該抖動產生電路121中，閾值電壓同樣根據控制信號CNTL的電壓電平而改變，如同上面所述的每個實施例，并且可以輸出添加了抖動的輸出時鐘信號CLKOUT。
圖58所示的抖動產生電路131包括第一反相電路132，由P溝道MOS晶體管TP5和N溝道MOS晶體管TN5構成；第二反相電路133，由P溝道MOS晶體管TP6和N溝道MOS晶體管TN6構成；以及開關電路134。而且，抖動產生電路131設有第一輸入端子131a，用于輸入來自時鐘產生電路102的輸入時鐘信號CLKIN；第二輸入端子131b，用于輸入來自選擇信號產生電路104的選擇信號VTSEL；以及輸出端子131c，用于輸出輸出時鐘信號CLKOUT。第一和第二反相電路132和133連接到第一輸入端子131a，電路132和133每個都經過開關電路134連接到輸出端子131c。開關電路134根據選擇信號VTSEL的電壓電平將第一和第二反相電路132和133之一連接到輸出端子131c。
而且，在抖動產生電路131中，第一反相電路132的閾值電壓Vth1設得高于第二反相電路133的閾值電壓Vth2。具體來說，在第一反相電路132中，晶體管TP5的驅動性能設得低于晶體管TN5的驅動性能，在第二反相電路133中，晶體管TP6的驅動性能設得高于晶體管TN6的驅動性能。通過改變柵極長度調整每個晶體管TP5、TP6、TN5和TN6的驅動性能。
在該抖動產生電路131中，閾值電壓同樣根據選擇信號VTSEL的電壓電平而改變，如同上面所述的每個實施例，并且可以輸出添加了抖動的輸出信號CLKOUT。
抖動產生電路131由并聯連接的兩個反相電路132和133組成，每個都具有不同的閾值電壓，但是也可以按如下方式來配置抖動產生電路，其中并聯連接三個或更多個反相電路，每個反相電路都具有不同的閾值電壓。在該配置中，也在輸出端子與每個反相電路之間設置了開關電路，并且通過開關電路把反相電路之一由選擇地連接到輸出端子。
當時鐘產生電路102中產生的時鐘信號具有矩形波形狀時，在時鐘產生電路102與抖動電路103、111、121和131中的每一個之間都提供了由電容器C和電阻器R構成的CR電路141。以此方式，當具有矩形波形狀的時鐘信號CLK流過CR電路141之時，它逐漸將其形狀改變為正弦波形狀。結果，可以在抖動產生電路103、111、121和131中根據時鐘信號CLK來添加合適的抖動。
第十八和第十九實施例以及它們的改進適用于運行內部電路105(CPU 105a及其外圍電路105b)的時鐘信號，但它們可以應用于其他信號，例如數據通信中所用的同步信號。
具有抖動產生電路的常規半導體器件具有例如如圖60所示的配置。如圖60所示，在半導體器件151中，時鐘信號CLK輸入到抖動產生電路152，并且抖動被添加到時鐘信號CLK。然后，從抖動產生電路152把添加了抖動的時鐘信號GCLK提供到CPU 153及其外圍電路(例如，串口IO 154，RAM155，計數器156，定時器157和并口IO 158)。在這種配置中，可以降低輻射噪聲的峰值。
但是，在圖60所示的半導體器件中，添加了抖動的時鐘信號GCLK被提供給包括CPU 153和外圍電路的整個系統，因此，該系統根據包含相同抖動的時鐘信號GCLK運行。不過，CPU 153和串口IO 154是受精確的操作定時控制的電路，因此，包含大抖動的時鐘信號GCLK不可能操作它們。結果，由于可以預想到的電路的誤操作，出現了不能添加大抖動的問題，也就是說，不能把降低輻射噪聲的最佳抖動添加到時鐘信號CLK。在如下所述的實施例中，可以解決這種問題。
圖61示出了第二十實施例中的半導體器件151的配置圖。半導體器件151包括抖動產生電路152、CPU 153、串行接口(串口IO)154、RAM 155、計數器156、定時器157和并行接口(并口IO)158。
在包含在半導體器件151的電路之中，CPU 153、串口IO 154和RAM 155是受精確的操作定時控制的電路(第一內部電路)，計數器156、定時器157和并口IO 158是受相對不精確的操作定時控制的電路(第二內部電路)。
在半導體器件151中，把來自外部的時鐘信號輸入到抖動產生電路152、CPU 153、串口IO 154和RAM 155。抖動產生電路152將抖動添加到時鐘信號CLK，并把添加了抖動的時鐘信號GCLK提供到計數器156、定時器157和并口IO 158。對于第十八和第十九實施例中的抖動產生電路，可以使用第一至第十七實施例中的SSCG電路和通用抖動產生電路來代替抖動產生電路152。
在半導體151中，把作為抖動產生電路的輸入信號的時鐘信號(即，沒有添加抖動的精確時鐘信號CLK)提供給受精確的操作定時控制的第一內部電路(CPU153、串口IO 154、RAM155)，因此，可以以高速操作電路153、154和155中的每一個。
將在抖動產生電路152中添加了抖動的時鐘信號GCLK提供給受相對不精確的操作定時控制的第二內部電路(計數器156、定時器157、并口IO 158)。當通過如在圖60所示的常規半導體器件中那樣利用添加了抖動的時鐘信號GCLK來操作整個系統時，可以添加給時鐘信號CLK的抖動量限于相對小的范圍。與此相反，在第二十實施例的半導體器件中，添加了抖動的時鐘信號GCLK僅提供給受相對不精確的操作定時控制的電路，因此，可以把更大的抖動量添加給時鐘信號GCLK，從而有效地降低輻射噪聲。
如上所述，在第二十實施例的半導體器件151中，不僅可以增加電路操作速度而且可以降低輻射噪聲。
圖62示出了第二十一實施例中的半導體器件151的配置圖。在第二十一實施例中，相同的符號用于與第二十實施例中的配置相同的配置。下面僅說明與第二十實施例的差別。
換句話說，除了第二十實施例20中的各個電路(抖動產生電路152、CPU 153、串口IO 154、RAM 155、計數器156、定時器157、并口IO 158)之外，半導體器件151還包括分頻電路162和163。
在半導體器件151中，來自外部的時鐘信號CLK輸入到分頻電路162。分頻電路162按預定的分頻比率對時鐘信號CLK進行分頻，并且輸出時鐘信號CLK 1，其頻率低于時鐘信號CLK的頻率。從分頻電路162輸出的時鐘信號CLK 1輸入到抖動產生電路152。抖動產生電路152把抖動添加到來自分頻電路162的時鐘信號CLK 1并將時鐘信號GCLK 1提供到計數器156、定時器157和分頻電路163。
分頻電路163按預定的分頻比率對時鐘信號GCLK 1進行分頻，并輸出時鐘信號GCLK 2，其頻率低于時鐘信號GCLK 1的頻率。時鐘信號GCLK 2輸入到并口IO 158。
根據從外部輸入的時鐘信號CLK，半導體器件151中的CPU 153、串口IO 154和RAM 155以高速操作。根據添加了抖動的時鐘信號GCLK 1，計數器156和定時器157以低速操作。而且，根據時鐘信號GCLK 2，并口IO 158以比計數器156和定時器157更低的速度操作。
換句話說，在第二十一實施例中，第二內部電路(計數器156、定時器157、并口IO 158)是其操作速度低于第一內部電路(CPU 153、串口IO 154、RAM 155)的電路，并且抖動被添加到用于操作第二內部電路的時鐘信號GCLK 1和GCLK 2。在此情況下，時鐘信號GCLK 1和GCLK 2的頻率低于時鐘信號CLK的頻率，因此，可以加入更大量的抖動。結果，可以有效地降低輻射噪聲。
圖63示出了第二十二實施例中的半導體器件151的配置圖。相同的符號用于與第二十一實施例中的配置相同的配置。下面僅說明與第二十一實施例的差別。
第二十二實施例中的半導體器件151包括兩個抖動產生電路，即，抖動產生電路152和抖動產生電路166，并且該半導體器件151按如下方式進行配置根據內部電路的操作速度來改變待加到時鐘信號的抖動量。
確切地說，在半導體器件151中，從分頻電路162輸出的時鐘信號CLK1被輸入到分頻電路163。分頻電路163按預定的分頻比率來對時鐘CLK 1進行分頻，并輸出CLK 2，其頻率低于時鐘信號CLK 1的頻率。
抖動產生電路152將抖動添加到來自分頻電路162的時鐘信號CLK 1，并把時鐘信號GCLK 1提供給計數器156和定時器157。另一方面，抖動產生電路166將抖動添加到來自分頻電路163的時鐘信號CLK 2，并把時鐘信號GCLK 2提供給并口IO 158。抖動產生電路166比抖動產生電路152添加更大量的抖動。
根據半導體器件151，可以根據內部電路的操作速度把合適的抖動添加到時鐘信號CLK 1和CLK 2。在此情況下，還可以增加基于添加了抖動的時鐘信號GCLK 1和GCLK 2來操作的內部電路的比例。結果，可以更有效地降低半導體器件的輻射噪聲。
第二十至第二十二實施例可以進行如下修改。可以為半導體器件151中的抖動產生電路152和166提供用于根據內部電路的操作狀態來調整抖動量的功能。
具體來說，下面說明為第二十二實施例中的抖動產生電路151提供用于調整抖動量的功能的情況。
如圖64所示，半導體器件151中的抖動產生電路152包括第一產生部分152a和第二產生部分152b，根據從CPU 153輸出的模式信號MODE來激活產生部分152a和152b之一。在抖動產生電路152中，當激活第一產生部分152a時，把小抖動加到時鐘信號CLK，當激活第二產生部分152b時，把大抖動加到時鐘信號CLK。
半導體器件151的操作模式包括各種工作模式，例如測試模式、休眠模式、高速操作模式以及低速工作模式。CPU 153不時判斷操作模式，并且根據當前的操作模式來輸出模式信號MODE。例如，當半導體器件151中的操作模式從高速操作模式變至低速操作模式時，從CPU 153輸出的模式信號MODE從H電平反轉為L電平。然后，根據該模式信號MODE，失活抖動產生電路152中的第一產生部分152a，同時激活第二產生部分152b。結果，可以把大的抖動添加給時鐘信號CLK。
如上所述，通過根據半導體151的操作狀態來調整抖動量，可以有效地降低半導體器件151的輻射噪聲。而且，通過根據測試模式信號來改變抖動量，可以容易地進行半導體器件151的測試。
也可以如此配置根據如圖65所示的半導體器件151中的源電壓來調整抖動量。換句話說，半導體器件151設有源電壓監控電路159，用于監控提供給諸如CPU 153的電路的源電壓，并且從源電壓監控電路159輸出與源電壓的電平一致的控制信號CON。根據控制信號CON，激活產生部分152a和152b之一。
例如，當電源電壓降到預定值之下時，控制信號CON從L電平反轉到H電平。然后，根據控制信號CON，激活抖動產生電路152中的第一產生部分152a，同時失活第二產生部分152b。結果，可以把小抖動添加到時鐘信號CLK。換句話說，當半導體器件151在低電壓狀態下操作時，減小待加到時鐘信號CKL的抖動量，而當半導體器件151在高電壓狀態下操作時，增加待加到時鐘信號CKL的抖動量。
當半導體器件151設為低電壓狀態時，降低了輻射噪聲，并且減小了電路的運算速度余量。因此，通過減小抖動量可以防止電路誤操作。另一方面，當半導體器件151設為高電壓狀態時，增加了輻射噪聲，并且增加了電路的運算速度余量。因此，通過增加抖動量可以有效地降低輻射噪聲。
此外，還可以按如下方式來配置在半導體器件151中設置用于檢測時鐘信號CLK的頻率的檢測電路，并且根據檢測結果來調整抖動量。而且，還可以按如下方式來配置根據CPU 153獲得的有關源電壓等的信息來調整抖動量。
半導體器件151中的抖動產生電路152包括兩個產生部分152a和152b，并且具有在兩級之間切換待加到時鐘信號CLK的抖動量的配置，但是還可以提供包括三個或更多個產生部分并且在多級之間切換抖動量的配置。可以根據從外部輸入的設置信號來任意地調整抖動量的抖動產生電路已投入實際使用。當使用這種抖動產生電路時，可以按基于根據每種操作模式的設置信號來調整抖動量的方式來進行配置。
在第二十二實施例中的半導體器件151包括兩個抖動產生電路152和166，并且具有如下配置其中把兩個不同的抖動加到在每個產生電路中尚未添加抖動的精確時鐘信號CLK 1和CLK 2，但是配置不局限于此。例如，也可以按如下方式來配置在第一抖動產生電路152中把抖動添加到時鐘信號，并且在第二抖動產生電路166中進一步添加抖動，如在圖66所示的半導體器件151中那樣。換句話說，半導體器件151中的第二抖動產生電路166用作抖動增加電路，用于增加待加到時鐘信號的抖動量。
根據該半導體器件，與彼此獨立地產生抖動的半導體器件相比可以減小第二抖動產生電路166的電路規模。而且，無疑也可以使待加到用于操作計數器156和定時器157的時鐘信號GCLK 1的抖動量不同于待加到用于操作并口IO 158的時鐘信號GCLK 2的抖動量。
在圖63和圖66所示的半導體器件中，提供了兩個抖動產生電路152和166，但是也可以提供三個或更多個抖動產生電路。
權利要求
1.一種擴頻時鐘產生電路，包括頻率相位比較器，用于檢測基準時鐘和產生的時鐘之間的相位差；電荷泵，用于根據由頻率相位比較器檢測的相位差產生充電/放電信號；環路濾波器，用于根據充電信號產生差分信號；擴頻調制電路，用于通過調制差分信號產生擴頻調制信號，以使差分信號的振幅變化小于差分信號的振幅，并且擴頻調制周期充分地長于產生的時鐘的周期；以及時鐘發生器，用于產生具有根據擴頻調制信號的頻率的所述時鐘，其中擴頻調制信號的擴頻調制周期變化，以便具有多個不同的周期。
2.如權利要求1所述的擴頻時鐘產生電路，其中擴頻調制信號具有恒定振幅的三角波形，且依次改變每個周期的周期。
3.如權利要求1所述的擴頻時鐘產生電路，其中時鐘發生器是壓控振蕩器。
4.如權利要求3所述的擴頻時鐘產生電路，其中擴頻調制電路包括模擬調制器，用于產生擴頻模擬電壓信號，擴頻模擬電壓信號的周期變化以取得多個不同周期；和電壓加法電路，用于將擴頻模擬電壓信號加給差分信號。
5.如權利要求4所述的擴頻時鐘產生電路，其中模擬調制器包括多個不同的電容器；多個開關，用于選擇多個不同的電容器之一；恒流源，用于把恒定電流提供給選擇的電容器或使恒定電流流出選擇的電容器；遲滯比較器，用于檢測所選擇的電容器的電壓達到第一和第二預定電壓的事實；以及開關控制電路，用于當遲滯比較器檢測出達到第一和第二預定電壓的事實時，開關所選擇的多個開關。
6.如權利要求3所述的擴頻時鐘產生電路，其中擴頻調制電路包括數字控制電路，用于產生其周期變化以便取得多個不同周期的輸出代碼；電壓數-模轉換電路，用于根據輸出代碼產生擴頻電壓信號；以及電壓加法電路，用于將擴頻電壓信號加給差分信號。
7.如權利要求1所述的擴頻時鐘產生電路，其中還包括用于將作為電壓信號的差分信號轉變為差分電流信號的電壓-電流轉換電路，時鐘發生器是電流控制振蕩器，并且擴頻調制電路包括數字控制電路，用于產生其周期變化以便具有多個不同周期的輸出代碼；和電流可變電路，設置在電壓-電流轉換電路和電流控制振蕩器之間，并通過根據輸出代碼調制差分電流信號來產生擴頻電流調制信號。
8.如權利要求7所述的擴頻時鐘產生電路，其中電流可變電路包括用于以預定比率產生差分電流信號的電路；和用于將輸出代碼轉變為模擬擴頻電流信號并將該模擬信號加給差分電流信號的電流數-模轉換電路。
9.如權利要求6所述的擴頻時鐘產生電路，其中數字控制電路包括具有不同分頻比率的多個分頻器，用于對時鐘進行分頻；開關控制器，用于依次選擇多個分頻器的輸出；遞增/遞減計數器，用于對所選擇的分頻時鐘進行計數；和計數器，用于通過對分頻時鐘進行計數，對于每個預定計數值在遞增/遞減計數器的向上運算和向下運算之間切換。
10.如權利要求7所述的擴頻時鐘產生電路，其中數字控制電路是由程序控制的計算機系統。
11.一種擴頻時鐘產生電路，包括頻率相位比較器，用于檢測基準時鐘和產生的時鐘之間的相位差；電荷泵，用于根據由頻率相位比較器檢測的相位差產生充電/放電信號；環路濾波器，用于根據充電信號產生差分信號；擴頻調制電路，用于通過調制差分信號產生擴頻調制信號，以使差分信號的振幅變化小于差分信號的振幅，并且擴頻調制周期充分地長于產生的時鐘的周期；以及時鐘發生器，用于產生具有根據擴頻調制信號的頻率的所述時鐘，其中擴頻調制信號具有其信號值以直線方式變化的波形，并且在每個擴頻調制周期中改變信號值的變化的斜率。
12.一種擴頻時鐘產生電路，包括頻率相位比較器，用于檢測基準時鐘和產生的時鐘之間的相位差；電荷泵，用于根據由頻率相位比較器檢測的相位差產生充電/放電信號；環路濾波器，用于根據充電信號產生差分信號；擴頻調制電路，用于通過調制差分信號產生擴頻調制信號，以使差分信號的振幅變化小于差分信號的振幅，并且擴頻調制周期充分地長于產生的時鐘的周期；以及時鐘發生器，用于產生具有根據擴頻調制信號的頻率的所述時鐘，其中擴頻調制信號具有其信號值的局部最大值和/或局部最小值變化的波形。
13.如權利要求12所述的擴頻時鐘產生電路，其中擴頻調制信號具有其振幅變化的三角波形。
14.如權利要求12所述的擴頻時鐘產生電路，其中擴頻調制信號具有其平均電平變化的三角波形。
15.如權利要求13所述的擴頻時鐘產生電路，其中擴頻調制信號進一步改變擴頻調制周期。
16.如權利要求14所述的擴頻時鐘產生電路，其中擴頻調制信號進一步改變擴頻調制周期。
17.如權利要求13所述的擴頻時鐘產生電路，其中擴頻調制信號依次改變每個周期的振幅。
18.如權利要求12所述的擴頻時鐘產生電路，其中時鐘發生器是壓控振蕩器。
19.如權利要求18所述的擴頻時鐘產生電路，其中擴頻調制電路包括模擬調制器，用于產生擴頻模擬電壓信號，其振幅的局部最大值和最小值改變以便依次取得多個不同值；和電壓加法電路，用于將擴頻模擬電壓信號加給差分信號。
20.如權利要求18所述的擴頻時鐘產生電路，其中模擬調制器包括恒流源，用于在其中以恒定電流對電容器充電的狀態和其中以恒定電流從電容器放電的狀態之間切換；以及開關控制電路，用于改變恒流源的切換周期。
21.如權利要求18所述的擴頻時鐘產生電路，其中擴頻調制電路包括數字控制電路，用于產生輸出代碼，該輸出代碼改變以連續地重復增加和減小；電壓數-模轉換電路，用于根據輸出代碼產生擴頻電壓信號；以及電壓加法電路，用于將擴頻電壓信號加給差分信號。
22.如權利要求12所述的擴頻時鐘產生電路，其中進一步包括用于將作為電壓信號的差分信號轉變為差分電流信號的電壓-電流轉換電路，時鐘發生器是電流控制振蕩器，并且擴頻調制電路包括數字控制電路，用于產生輸出代碼，該輸出代碼改變以連續地重復增加和減小；以及電流可變電路，設置在電壓-電流轉換電路和電流控制振蕩器之間，并通過根據輸出代碼調制差分電流信號來產生擴頻電流調制信號。
23.如權利要求22所述的擴頻時鐘產生電路，其中電流可變電路包括電流數-模轉換電路，用于將輸出代碼轉變為擴頻模擬電流信號，并將轉變的信號加到差分電流信號。
24.如權利要求12所述的擴頻時鐘產生電路，其中進一步包括用于將作為電壓信號的差分信號轉變為差分電流信號的電壓-電流轉換電路，時鐘發生器是電流控制振蕩器，擴頻調制電路包括數字控制電路，用于產生擴頻調制碼和電平變化代碼，擴頻調制碼的值改變以連續地重復增加和減小，電平變化代碼的值改變以便取得多種不同的值；第一電流可變電路，設置在電壓-電流轉換電路和電流控制振蕩器之間，并根據擴頻調制碼以差分電流信號的預定比率調制電流信號；以及第二電流可變電路，用于根據電平變化代碼放大第一電流可變電路的輸出，其中第二電流可變電路的輸出被加到差分電流信號。
25.如權利要求12所述的擴頻時鐘產生電路，其中進一步包括用于將作為電壓信號的差分信號轉變為差分電流信號的電壓-電流轉換電路，時鐘發生器是電流控制振蕩器，擴頻調制電路包括數字控制電路，用于產生擴頻調制碼和電平變化代碼，擴頻調制碼的值改變以連續地重復增加和減小，電平變化代碼的值改變以便取得多種不同的值；第一電流可變電路，設置在電壓-電流轉換電路和電流控制振蕩器之間，并根據電平變化代碼以差分電流信號的預定比率放大一電流信號；以及第二電流可變電路，用于根據擴頻調制碼放大第一電流可變電路的輸出，其中第二電流可變電路的輸出被加到差分電流信號。
26.如權利要求22所述的擴頻時鐘產生電路，其中數字控制電路包括具有不同分頻比率的多個分頻器，用于對時鐘進行分頻；開關控制器，用于依次選擇多個分頻器的輸出；遞增/遞減計數器，用于對所選擇的分頻時鐘進行計數；以及計數器，用于通過對分頻時鐘進行計數，對每個決定的計數值在遞增/遞減計數器的向上運算和向下運算之間切換。
27.如權利要求22所述的擴頻時鐘產生電路，其中數字控制電路是由程序控制的計算機系統。
28.一種擴頻時鐘產生電路，包括頻率相位比較器，用于檢測基準時鐘和產生的時鐘之間的相位差；電荷泵，用于根據由頻率相位比較器檢測的相位差產生充電/放電信號；環路濾波器，用于根據充電信號產生差分電壓信號；電壓-電流轉換電路，用于把差分電壓信號轉換為差分電流信號；以及時鐘發生器，用于產生具有根據差分電流信號的頻率的所述時鐘，其中包括用于通過調制差分電流信號產生擴頻調制信號的擴頻調制電路和用于放大擴頻調制信號的放大器電路，并且放大的擴頻調制信號被加到差分電流信號并施加到時鐘發生器。
29.一種擴頻時鐘產生電路，包括頻率相位比較器，用于檢測基準時鐘和產生的時鐘之間的相位差；電荷泵，用于根據由頻率相位比較器檢測的相位差產生充電/放電信號；環路濾波器，用于根據充電信號產生差分電壓信號；電壓-電流轉換電路，用于把差分電壓信號轉換為差分電流信號；以及時鐘發生器，用于產生具有根據差分電流信號的頻率的所述時鐘，其中包括用于放大差分電流信號的放大器電路和用于通過調制放大的差分電流信號產生擴頻調制信號的擴頻調制電路，并且擴頻調制信號被加到差分電流信號并施加到時鐘發生器。
30.如權利要求28所述的擴頻時鐘產生電路，其中擴頻調制電路包括數字控制電路，用于產生輸出代碼，輸出代碼在最大值和最小值之間連續變化；和電流數-模轉換電路，用于根據輸出代碼改變輸入電流信號。
31.如權利要求28所述的擴頻時鐘產生電路，其中放大器電路包括數字控制電路，用于產生恒定輸出代碼；和電流數-模轉換電路，用于根據輸出代碼將輸入電流信號變為電流。
32.如權利要求30所述的擴頻時鐘產生電路，其中電流數-模轉換電路是包括晶體管列的電路，每個晶體管根據具有對應于輸出代碼的加權比率的輸入電流產生電流，并輸出添加了從晶體管列輸出的電流的輸出電流，并且通過根據輸出代碼進行控制將晶體管列的每個晶體管的輸出電流變為與輸出代碼一致的電流。
33.如權利要求30所述的擴頻時鐘產生電路，其中數字控制電路包括具有不同分頻比率的多個分頻器，用于對時鐘進行分頻；開關控制器，用于依次選擇多個分頻器的輸出；遞增/遞減計數器，用于對所選擇的分頻時鐘進行計數；以及計數器，用于通過對分頻時鐘進行計數，對每個預定的計數值在遞增/遞減計數器的向上運算和向下運算之間切換。
34.如權利要求30所述的擴頻時鐘產生電路，其中數字控制電路是由程序控制的計算機系統。
35.一種擴頻時鐘產生電路，包括頻率相位比較器，用于檢測基準時鐘和產生的時鐘之間的相位差；電荷泵，用于根據由頻率相位比較器檢測的相位差產生充電/放電信號；環路濾波器，具有串聯連接在電荷泵和預定電勢之間的電阻器和電容器，并且根據充電信號產生差分電壓信號；時鐘發生器，用于產生具有根據差分電壓信號的頻率的所述時鐘；以及電流注入電路，連接到環路濾波器的電阻器和電容器的連接節點，并對電容器充電和放電，使得電容器的電壓振幅變化小于電容器的電壓，并且在比所產生時鐘的周期長的擴頻周期中變化。
36.如權利要求35所述的擴頻時鐘產生電路，其中電流注入電路包括推挽式電流源，用于為電容器產生充電和放電電流；和電流源控制電路，用于控制推挽式電流源。
37.如權利要求36所述的擴頻時鐘產生電路，其中時鐘發生器包括V-I轉換電路，用于將差分電壓信號變為差分電流信號；和電流控制振蕩電路，用于產生具有根據差分電流信號的頻率的時鐘，并且推挽式電流源利用根據從V-I轉換電路輸出的差分電流信號的充電或放電電流量對電容器充電或放電。
38.如權利要求37所述的擴頻時鐘產生電路，其中包括用于通過過濾來自V-I轉換電路輸出的差分電流信號的高頻分量產生濾波差分電流信號的低通濾波器，并且推挽式電流源利用根據濾波差分電流信號的充電或放電電流量對電容器充電或放電。
39.如權利要求36所述的擴頻時鐘產生電路，其中包括用于通過過濾來自差分電壓信號的高頻分量產生濾波差分電壓信號的低通濾波器和用于將濾波差分電壓信號轉變為濾波差分電流信號的濾波V-I轉換電路，并且推挽式電流源利用根據濾波差分電流信號的充電或放電電流量對電容器充電或放電。
40.如權利要求35所述的擴頻時鐘產生電路，其中電流注入電路包括數字控制電路，用于產生輸出代碼，該輸出代碼以根據擴頻調制周期的周期變化；以及推挽式電流數-模轉換(IDAC)電路，用于根據輸出代碼產生充電和放電電流。
41.如權利要求40所述的擴頻時鐘產生電路，其中時鐘發生器包括用于將差分電壓信號變為差分電流信號的V-I轉換電路和用于產生具有根據差分電流信號的頻率的時鐘的電流控制振蕩電路，并且推挽式電流數-模轉換電路利用根據從V-I轉換電路輸出的差分電流信號的充電或放電電流量對電容器充電或放電。
42.如權利要求41所述的擴頻時鐘產生電路，其中包括用于通過過濾從V-I轉換電路輸出的差分電流信號的高頻分量產生濾波差分信號的低通濾波器，并且推挽式電流數-模轉換電路利用根據濾波差分電流信號的充電或放電電流量對電容器充電或放電。
43.如權利要求40所述的擴頻時鐘產生電路，其中包括用于通過過濾來自差分電壓信號的高頻分量產生濾波差分電壓信號的低通濾波器和用于將濾波差分電壓信號轉變為濾波差分電流信號的濾波V-I轉換電路，并且推挽式電流數-模轉換電路利用根據濾波差分電流信號的充電或放電電流量對電容器充電或放電。
44.如權利要求36所述的擴頻時鐘產生電路，其中電流注入電路包括用于設置充電或放電電流量的基準電流源。
45.一種用于輸入其電壓電平在恒定周期變化的基準輸入信號并在其上添加抖動之后輸出該基準輸入信號的抖動產生電路，該抖動產生電路包括用于根據基準輸入信號改變輸出為第一電平或第二電平的電路，其中該電路被形成為能夠改變閾值電壓，并且通過改變閾值電壓輸出添加了抖動的輸出信號。
46.如權利要求45所述的抖動產生電路，其中包括具有遲滯特性的遲滯反相電路、不具有遲滯特性的反相電路、以及在用于輸出該輸出信號的輸出端與遲滯反相電路之間和在輸出端與反相電路之間分別提供的開關電路，并且開關電路切換所述連接，使得遲滯反相電路或反相電路之一連接到輸出端。
47.如權利要求45所述的抖動產生電路，其中包括遲滯反相電路和開關，遲滯反相電路由多個晶體管構成，該開關用于把所述晶體管與遲滯反相電路切斷，所述晶體管被提供用于在遲滯反相電路上獲得遲滯。
48.如權利要求45所述的抖動產生電路，其中并聯連接多個具有不同閾值電壓的選通電路，并且通過在用于輸出該輸出信號的輸出端和每個選通電路之間提供的開關電路將選通電路中的任何一個選擇性地連接到輸出端。
49.一種半導體器件，包括權利要求45所述的抖動產生電路以及根據從抖動產生電路輸出的輸出信號工作的內部電路。
50.如權利要求49所述的半導體器件，其中包括用于產生作為基準輸入信號的時鐘信號的時鐘產生電路以及在時鐘產生電路和抖動產生電路之間提供的電路，該電路把以矩形波形狀變化的時鐘信號的形狀改變為正弦波形。
51.如權利要求49所述的半導體器件，其中包括用于產生作為基準輸入信號的時鐘信號的時鐘產生電路以及用于根據在時鐘產生電路中產生的基準輸入信號產生選擇信號的選擇信號產生電路，并且通過該選擇信號切換閾值電壓。
52.一種半導體器件，包括權利要求45所述的抖動產生電路；第一內部電路，被提供將成為抖動產生電路的輸入信號的時鐘信號；以及第二內部電路，其工作定時比第一內部電路的工作定時較不精確，并且被提供了在抖動產生電路中添加了抖動的時鐘信號。
53.一種半導體器件，包括抖動產生電路，用于輸入時鐘信號并在向其添加了抖動之后輸出該時鐘信號；第一內部電路，被提供將成為抖動產生電路的輸入信號的鎖定信號；以及第二內部電路，其工作定時比第一內部電路的工作定時較不精確，并且被提供了在抖動產生電路中添加了抖動的時鐘信號。
54.如權利要求52所述的半導體器件，其中包括分頻電路，用于通過對用于操作第一內部電路的第一時鐘信號進行分頻，產生第二時鐘信號并將其輸入到抖動產生電路，第二時鐘信號的頻率低于第一時鐘信號的頻率。
55.如權利要求52所述的半導體器件，其中包括多個抖動產生電路，并且使在每個抖動產生電路中待加到時鐘信號的抖動量彼此不同。
56.如權利要求52所述的半導體器件，其中抖動產生電路具有根據內部電路的工作條件調整待加到時鐘信號的抖動量的功能。
57.如權利要求56所述的半導體器件，其中根據到內部電路的電源電壓調整抖動產生電路中的抖動量。
58.如權利要求56所述的半導體器件，其中根據內部電路的操作速度調整抖動產生電路中的抖動量。
59.如權利要求55所述的半導體器件，其中包括用于把抖動添加到時鐘信號的第一抖動產生電路和用于進一步把抖動添加到已添加了抖動的時鐘信號的第二抖動產生電路。
60.如權利要求55所述的半導體器件，其中包括第一抖動產生電路和第二抖動產生電路，第二抖動產生電路的輸入是其頻率低于第一抖動產生電路的頻率的時鐘信號，并且第二抖動產生電路添加大于第一抖動產生電路的抖動。
全文摘要
擴頻時鐘產生電路、抖動產生電路和半導體器件。一種用簡單的配置能進一步減小電磁輻射的擴頻時鐘產生電路，特別是在使用電流控制振蕩器(ICO)的擴頻時鐘產生電路中，產生添加了其周期或振幅變化的擴頻調制信號的差分信號，把差分信號施加到ICO并產生時鐘。
文檔編號H03M1/74GK1510839SQ20031012396
公開日2004年7月7日 申請日期2003年12月24日 優先權日2002年12月24日
發明者宮田真次, 岡田浩司, 飯島正男, 齊藤輝彥, 宮崎順吏, 司, 吏, 彥, 男 申請人:富士通株式會社