專利名稱：包括西格瑪－德爾塔調制器的可變頻合成器的制作方法
技術領域：
本發明一般涉及一種頻率合成器，更具體地，涉及一種根據權利要求1的前序部分的頻率合成器、按照權利要求5的前序部分的分頻器比率控制器和一種按照權利要求6的前序部分的操作分頻器比率控制器的方法。
背景技術：
頻率合成器產生頻率為基準頻率的確切倍數的輸出信號。該輸出信號頻率的精度是由基準頻率的精度和穩定性決定的。在現有技術水平下，頻率合成器通常基于鎖相環(PLL)電路。
一般來說，PLL包括相位檢測器電路、放大器或電荷泵、濾波器電路和壓控振蕩器。相位檢測器電路檢測兩個信號的相位差。這兩個信號之一為基準信號。另一個信號是在PLL中產生的。電荷泵產生具有適用于VCO控制的高電流驅動的模擬信號。電荷泵信號通常具有兩個固定電流值，這兩個電流值大小相同，但是符號相反，對應于由相位檢測器給出的并且代表在由相位檢測器比較的兩個信號之間存在相位差的數字0和1。對VCO的頻率加以調節，直到基準信號和與基準信號進行比較的信號同步。
在將電荷泵提供信號饋送給VCO之前，通常要在環路濾波器中對高頻噪聲進行衰減。這個濾波器是低通濾波器并且對由電荷泵提供的信號求平均。VCO的信號首先由分頻器進行分頻，然后再饋送到相位檢測器。VCO因此產生了比基準頻率高由分頻器比率的倒數給出的倍數的頻率。
一般來說，分頻器電路僅僅可以除以整數值。這樣，輸出頻率的遞增量不會小于基準頻率本身。因此，為了提供具有很小步長大小的頻率合成器，需要非常低的基準頻率。不過，低基準頻率是無法接受的，因為它們限制了頻率范圍并且造成持穩時間(settling time)很長。
小的步長大小可以使用小數頻率分頻器來實現。如C.A.Kingsford-Smith于1973年12月23日提交的美國專利No.3,928,813中所公開的那樣，這樣的分頻器通過在數個分頻周期期間在整數值之間改變分頻器比率實現非整數分頻率。如果期望頻率為例如1000.1Hz并且基準頻率為1MHz，則對應于九個循環的分頻器比率可以為1000，而對應于一個循環的分頻器比率為1001。
這樣的PLL電路只提供正確的平均頻率，而瞬時分頻器比率從來不是正確的，這導致在相位檢測器的輸出端得到了相位誤差。相位誤差信號調制VCO的頻率，結果產生了寄生信號，稱為相位抖動。為了緩解與抖動相關的問題，可以應用用于修整相位誤差的信號——一種稱為相位內插的技術。不過，很難產生精確的用于修整相位誤差的信號，并且這種技術需要復雜且昂貴的電路。
DE 690 23 219公開了一種頻率合成器，其中分頻器比率是由西格瑪—德爾塔調制器電路控制的。很有效果，低頻相位噪聲得到了抑制，并且因此抑制了寄生信號。不過，結果得到的分頻器比率的變化可能相對較大。對于這樣的變化，施加給VCO的信號不再是相位檢測器檢測到的相移(phase shift)的線性函數，以致VCO不會產生它實際上應當產生的平均頻率。結果，PLL電路中產生的信號的平均頻率也可能包含相當數量的噪聲。
N.J.Wells于1984年4月11日提交的EP 125790介紹了一種很不錯的頻率合成器，其中通過按照表示總和為零的帕斯卡三角(Pascal’s triangle)中的連續行的多種順序改變分頻器比率使相位噪聲得到了抑制。不過，這種頻率合成器對于低頻也一樣噪聲很大，導致了前述的問題。
按照David Owen(IFR Americas，Inc.)所著的應用說明《小數-N合成器(Fractional-N Synthesizers)》，可以使用附圖2中所示的分頻器比率控制器來實現EP 125790中公開的頻率合成器。所述分頻器比率控制器由串聯連接的數個累加器AC21、AC22、AC23、AC24構成。一個累加器的輸出端與下一個累加器的輸入端連接。小數(fractionalnumber)，即預期平均分頻器比率的小數部分，提供到第一累加器的輸入端。當累加器中存儲的值超過由各個累加器的容量給定的限度時，累加器溢出，并且產生溢出信號of1、of2、of3和of4。這些溢出信號由微分器DIF21、DIF22、DIF23和DIF24微分，并且相加，以形成信號ΔN，該信號加到整數字(integer word)上，即，加到預期平均分頻器比率的整數部分上。
附圖3中給出了基本累加器級的模型。在這一表達中，z是離散時間域中的拉普拉斯變量，vii(z)、voi(z)和ofi(z)分別是累加器級的輸入信號vii、累加器級的輸出信號voi和溢出信號ofi的z變換(下面將vii(z)簡寫為vii，等等)。1/(1-z-1)是累加器級的傳遞函數。因此，vii可以表達為vii＝(1-z-1)×(voi+ofi)-z-1×ofi(1)利用等式(1)，可以將ofi寫為ofi＝-voi×(1-z-1)+vii(2)累加器級的輸出信號voi是下一個累加器級(即，次序為i+1的累加器級)的輸入信號vii+1。因此，ofi+1可以表達為ofi+1＝-voi+1×(1-z-1)+voi(3)對ofi+1進行微分，即，乘以延遲算子D＝(1-z-1)，并且將D×ofi+1與ofi相加，得到voi的補償D×ofi+1+ofi＝-voi×(1-z-1)+vii+(1-z-1)×((-voi+1×(1-z-1)+voi))＝vii-(1-z-1)2×voi+1(4)可以將相同的方案擴展到具有m個累加器級的系統。對于這樣的系統，西格瑪—德爾塔調制器的輸出信號ΔN由下式給出ΔN＝vi0-(1-z-1)m×vom(5)由于累加器內容的變化速度隨著其序號(order)而增加，N的變化速度也一樣隨著累加器數量的增加而增大。N的快速波動對可變頻合成器的操作的干擾要比慢的振蕩器小，這是因為低通濾波器減小了包含在提供給輸入端的信號中的高頻噪聲。結果，降低了相位抖動。
利用z=ejωn,]]>其中ωn是標準化頻率(|z1|≤1)，可以估算ΔN的最大波動gmgm＝|(1-z-1)m×vom| (6)對電容的頻率進行歸一化，vom將會小于1(vom＜1)。使用vm＝1，將會得到與實際電容無關的gm值。
參照附圖4，給出了針對預期平均分頻器比率Nint＝10.62501526的具有四級的分頻器比率控制器的輸出信號的曲線圖。按照等式(6)，最大波動gm為16。
發明內容
構成本發明基礎的問題是提供一種經過改進的可變頻合成器。而且，還要提供相應的分頻器比率控制器和操作該分頻器比率控制器的便利方法。
通過權利要求1的特征部分的特征，針對按照權利要求1的前序部分的可變頻合成器，解決了構成本發明基礎的問題。
按照權利要求1，可變頻合成器包括壓控振蕩器，該壓控振蕩器產生頻率取決于施加給所述壓控振蕩器的輸入信號的振蕩器信號；分頻器，該分頻器接收所述振蕩器信號并且產生頻率等于所述振蕩器信號的頻率除以分頻器比率的分頻器信號；相位檢測器，該相位檢測器根據所述分頻器信號與基準信號之間的相位差提供相位差信號，所述相位差信號決定施加給所述壓控振蕩器的所述輸入信號；分頻器比率控制器，包括西格瑪—德爾塔調制器并且提供所述分頻器比率，所述西格瑪—德爾塔調制器包括多個串聯連接的累加器級，每個累加器級合計輸入值并且在達到最大值的時候給出溢出信號，所述串聯中的第一累加器級接收預期平均分頻器比率的小數部分作為輸入值的第一分量，各個后續累加器接收位于所述后續累加器之前并且與所述后續累加器相鄰的累加器的累加器值作為輸入值的第一分量，各個溢出信號值被微分與所述串聯中處于提供所述各個溢出信號值的累加器之前的累加器的級數相同的次數，之后合計所有的溢出信號值以形成所述西格瑪—德爾塔調制器的輸出信號，所述分頻器比率是所述西格瑪—德爾塔調制器的所述輸出信號與預期平均分頻器比率的整數部分的和；其特征在于，至少一個輸入值具有第二分量，該第二分量等于溢出信號乘以一個系數。
本發明的優點之一是，分頻器比率的波動得到了減小，進而相位抖動得到了減小。
按照本發明的一個特征，各個累加器級接收具有第二分量的輸入值，該第二分量等于所述累加器級各自的溢出信號乘以一個系數。
按照本發明的另一個特征，電荷泵電路連接在所述相位檢測器與所述壓控振蕩器之間，用于接收所述相位檢測器信號并且將電荷泵信號提供給所述壓控振蕩器的輸入端。
按照本發明的進一步改進，環形濾波器連接在所述電荷泵與所述壓控振蕩器之間，用于在將所述電荷泵信號提供到所述壓控振蕩器的輸入端之前，對所述電荷泵信號進行濾波。
通過權利要求5的特征部分的特征，解決了按照權利要求5的前序部分的分頻器比率控制器的問題。
按照權利要求5，一種可變頻合成器當中的分頻器比率控制器，可變頻合成器包括壓控振蕩器，該壓控振蕩器產生頻率取決于施加給所述壓控振蕩器的輸入信號的振蕩器信號；分頻器，該分頻器接收所述振蕩器信號并且產生頻率等于所述振蕩器信號的頻率除以分頻器比率的分頻器信號；相位檢測器，該相位檢測器根據所述分頻器信號與基準信號之間的相位差提供相位差信號，所述相位差信號決定施加給所述壓控振蕩器的所述輸入信號；所述分頻器比率控制器包括西格瑪—德爾塔調制器并且提供所述分頻器比率，所述西格瑪—德爾塔調制器包括多個串聯連接的累加器級，每個累加器級合計輸入值并且在達到最大值的時候給出溢出信號，所述串聯中的第一累加器級接收預期平均分頻器比率的小數部分作為輸入值的第一分量，各個后續累加器接收位于所述后續累加器之前并且與所述后續累加器相鄰的累加器的累加器值作為輸入值的第一分量，各個溢出信號值被微分與所述串聯中處于提供所述各個溢出信號值的累加器之前的累加器的級數相同的次數，之后合計所有的溢出信號值以形成所述西格瑪—德爾塔調制器的輸出信號，所述分頻器比率是所述西格瑪—德爾塔調制器的所述輸出信號與預期平均分頻器比率的整數部分的和；其特征在于，至少一個輸入值具有第二分量，該第二分量等于溢出信號乘以一個系數。
通過權利要求6特征部分的特征，解決了按照權利要求6的前序部分的操作分頻器比率控制器的方法的問題。
按照權利要求6，一種操作可變頻合成器當中的分頻器比率控制器的方法，該可變頻合成器具有壓控振蕩器，該壓控振蕩器產生頻率取決于施加給所述壓控振蕩器的輸入信號的振蕩器信號；分頻器，該分頻器接收所述振蕩器信號并且產生頻率等于所述振蕩器信號的頻率除以分頻器比率的分頻器信號；相位檢測器，該相位檢測器根據所述分頻器信號與基準信號之間的相位差提供相位差信號，所述相位差信號決定施加給所述壓控振蕩器的所述輸入信號；所述分頻器比率控制器包括具有多個累加器級的西格瑪—德爾塔調制器并且提供所述分頻器比率，所述累加器級串聯連接，所述方法包括步驟所述串聯中的第一累加器級接收預期平均分頻器比率的小數部分作為輸入值的第一分量，各個后續累加器接收位于所述后續累加器之前并且與所述后續累加器相鄰的累加器的累加器值作為輸入值的第一分量；各個累加器級合計輸入值；各個累加器級在達到最大值的時候給出溢出信號值；各個溢出信號值被微分與所述串聯中處于提供所述各個溢出信號值的累加器之前的累加器的級數相同的次數；合計所述西格瑪—德爾塔調制器的所述溢出信號與預期平均分頻器比率的整數部分，以產生所述分頻器比率；其特征在于下述步驟將溢出信號乘以一個系數并且提供為輸入值的第二分量。
現在將參照附圖，僅以示例的方式，介紹本發明的實施例，其中附圖1是現有技術中的PLL電路的示意圖；附圖2是現有技術中相應的分頻器比率控制器的示意圖；
附圖3是現有技術中累加器級的模型；附圖4是現有技術中所述分頻器比率控制器的輸出信號的圖形；附圖5是依據本發明的分頻器比率控制器的示意圖；附圖6是依據本發明的累加器級的模型；附圖7是在K＝0.5的情況下依據本發明的所述分頻器比率控制器的輸出信號的圖形；附圖8是在K＝0.75的情況下依據本發明的所述分頻器比率控制器的輸出信號的圖形；附圖9是表示依據本發明的所述分頻器比率控制器的動態特性的表；附圖10是依據本發明的分頻器比率控制器的第一可選實施例；附圖11是依據本發明的分頻器比率控制器的第二可選實施例；附圖12是依據本發明的分頻器比率控制器的第三可選實施例。
具體實施例方式
參照附圖5，分頻器比率控制器由串聯連接的數個累加器AC51、AC52、AC53、AC54構成。累加器的輸出端與下一個累加器的輸入端串聯連接。當存儲在累加器中的值超過由累加器各自的容量給定的極限值時，累加器溢出，并且產生溢出信號of1、of2、of3和of4。這些溢出信號在除以耦合系數K之后被反饋到各累加器的輸入端。因此，各累加器的輸入信號具有兩個分量。第一個累加器的輸入信號由小數和反饋的溢出信號組成，而隨后的累加器的輸入信號由前一個累加器的輸出信號和反饋的溢出信號組成。這些溢出信號由微分器DIF51、DIF52、DIF53和DIF54進行微分并且相加，以形成加到整數字上的信號ΔN。累加器級的數量實際上是任意的。之所以選擇四個累加器級，是因為這個數量非常適于說明基本工作原理。
附圖6中給出了基本累加器級的模型(下面，同樣將vii(z)簡寫為vii，等等)。
與等式(2)類似，ofi可以寫成
ofi=-VOi·(1-Z-1)1-K·Z-1+Vii1-K·Z-1---(7)]]>累加器級的輸出信號voi是下一累加器級的輸入信號vii+1，即，次序為i+1的累加器級。因此，ofi+1可以表示為ofi+1=-VOi+1·(1-Z-1)1-K·Z-1+VOi1-K·Z-1---(8)]]>按照現有技術，對ofi+1微分，即，乘以D＝(1-z-1)，并且將D×ofi+1和ofi相加，得到voi的補償。
同樣可以將同一方案擴展到具有m個累加器級的系統。對于這樣的系統，西格瑪—德爾塔調制器的輸出信號ΔN由下式給出▿N=VOO1-K·Z-1+VOm·(1-Z-1)m1-K·Z-1---(9)]]>因此，ΔN的最大波動gm可以估算為gm=|VOm·(1-Z-1)m1-K·Z-1|---(11)]]>在K＝0的情況下，等式(13)相當于現有技術中描述西格瑪—德爾塔調制器的最大波動的等式(6)。
參照附圖7，給出了耦合系數K＝0.5并且預期平均分頻器比率Nint＝0.62501526的情況下的分頻器比率控制器的輸出信號的圖形。依據等式(11)，最大波動gm＝10.66。與現有技術的分頻器比率控制器相比，最大波動gm明顯減小。
參照附圖8，給出了耦合系數K＝0.75并且預期平均分頻器比率Nint＝0.62501526的情況下的分頻器比率控制器的輸出信號的圖形。依據等式(11)，最大波動gm＝9.14。與K＝0.5的分頻器比率控制器相比，最大波動gm進一步減小。
附圖9示出了附圖5中所示的分頻器比率控制器的動態特性。在這個示例中，各個累加器的容量是31。小數是10，相當于0.625的數值。
在第一循環期間，將小數字10加載到AC51中。隨后的累加器的輸入值相當于前一個累加器的累加器值，即，存儲在各自的累加器中的值。因此，電容器AC51、AC52、AC53、AC54的內容從0增加到10。
在第二循環期間，將各個累加器的輸入值加到累加器各自的內容上。累加器AC52的輸入值vi2相當于累加器AC51的輸出值vo1，等等。不過，累加器AC53的累加器值超出了容量。因此，產生了溢出信號of3。將累加器AC53的累加器值減掉與溢出信號相應的值(即，32)。累加器54的輸入值同樣相當于累加器53的累加器值。溢出信號of3由微分器DIF52、DIF51微分兩次，然后與其它等于零的溢出信號相加。
每次微分相當于乘以(1-z-1)。對于時鐘周期i，z-1等于在時鐘周期i-1期間產生的溢出信號，并且z-2相應地等于在時鐘周期i-2期間產生的溢出信號，等等。這樣，溢出信號of3對ΔN的貢獻由下式給出con3＝(1-z-1)2×of3＝(1-2z-1+z-2)×of3＝(1-2×0+0)×1＝1ΔN由下式給出ΔN＝con1+con2+con3+con4＝0+0+1+0在第三循環期間，在溢出信號乘以16(在分頻器比率控制器的圖中，將這一相乘標注為除以2。耦合系數實際上指的是與溢出信號相應的值，即，32。)之后，將前一時鐘周期期間產生的溢出信號of3與累加器AC52的輸出信號相加，以形成累加器AC53的輸入信號。在這個循環內，累加器AC52和AC54也會溢出。在累加器AC52的貢獻con2加入之前，對累加器AC52的溢出信號of2微分一次，其中con2由下述給出con2＝(1-z-1)×of2＝(1-0)×1＝1在累加器AC54的貢獻con4被加入之前，對累加器AC54的溢出信號of4微分三次，其中con4由下式給出con4＝(1-z-1)3×of4＝(1-3z-1+3z-2-z-3)×of4＝(1-3×0+3×0-0)×1＝1對ΔN的另一個貢獻con3由下式給出con3＝(1-z-1)2×of3
＝(1-2z-1+z-2)×of3＝(1-2×1+0)×1＝-1這樣，ΔN等于ΔN＝con1+con2+con3+con4＝0+1-1+1＝1表中的其它值可以按照相同的方式計算。如附圖5所示，用作示例的of4和of3實際上是在對of4進行了一次微分之后相加的。不過，順序的變化并不影響計算結果，并且所選擇的實現方式需要很少的微分器。
附圖10到12中給出了分頻器比率控制器的可選的實施例。總地來說，在將累加器的溢出信號反饋到累加器各自的輸入端之前累加器的溢出信號所乘的系數可以具有任意的值，并且對于作為同一分頻器比率控制器的組成部分的各個不同的累加器，系數可以是不同的。除此之外，并非必須對所有累加器級的溢出信號進行反饋。累加器的輸入信號可以具有第三分量，該第三分量取決于來自另一個累加器的溢出信號。最后，累加器輸入信號的第二分量可以不取決于累加器各自的溢出信號，而是可以取決于另一個累加器的溢出信號。
參照附圖10，累加器102的輸入信號僅由前一累加器的輸出信號組成。累加器102沒有第二分量。在將累加器104的溢出信號反饋到累加器各自的輸入端之前，將累加器104的溢出信號除以4(乘以1/4)。
參照附圖11，累加器111的輸入信號具有第三分量，該第三分量是由后一累加器112的溢出信號除以2而給出的。累加器112的溢出信號沒有反饋到其輸入端。
參照附圖12，累加器121的輸入信號的第二分量是由累加器122的溢出信號除以2而給出的。累加器121的溢出信號沒有反饋到其輸入端。
權利要求
1.一種可變頻合成器，包括—壓控振蕩器(VCO)，該壓控振蕩器生成頻率取決于施加給所述壓控振蕩器(VCO)的輸入信號(ucp)的振蕩器信號(uVCO)；—分頻器，該分頻器接收所述振蕩器信號并且產生頻率等于所述振蕩器信號的頻率除以分頻器比率的分頻器信號(uDIV)；—相位檢測器(PD)，該相位檢測器根據所述分頻器信號(uDIV)與基準信號(uREF)之間的相位差提供相位差信號(uPD)，所述相位差信號決定施加給所述壓控振蕩器的所述輸入信號；—分頻器比率控制器(DRC)，包括西格瑪—德爾塔調制器并且提供所述分頻器比率，所述西格瑪—德爾塔調制器包括多個串聯連接的累加器級，每個累加器級合計輸入值并且在達到最大值的時候給出溢出信號，所述串聯中的第一累加器級接收預期平均分頻器比率的小數部分作為輸入值的第一分量，各個后續累加器接收位于所述后續累加器之前并且與所述后續累加器相鄰的累加器的累加器值作為輸入值的第一分量，各個溢出信號值被微分與所述串聯中處于提供所述各個溢出信號值的累加器之前的累加器的級數相同的次數，之后合計所有的溢出信號值以形成所述西格瑪—德爾塔調制器的輸出信號，所述分頻器比率是所述西格瑪—德爾塔調制器的所述輸出信號與預期平均分頻器比率的整數部分的和；其特征在于至少一個輸入值具有第二分量，該第二分量等于溢出信號乘以一個系數。
2.根據權利要求1所述的可變頻合成器，其特征在于各個累加器級接收具有第二分量的輸入值，該第二分量等于所述各個累加器級的溢出信號乘以一個系數。
3.根據前述任何一項權利要求所述的可變頻合成器，其特征在于電荷泵電路連接在所述相位檢測器與所述壓控振蕩器之間，用于接收所述相位檢測器信號并且將電荷泵信號提供給所述壓控振蕩器的輸入端。
4.根據權利要求3所述的可變頻合成器，其特征在于環路濾波器連接在所述電荷泵與所述壓控振蕩器之間，用于在將所述電荷泵信號提供到所述壓控振蕩器的輸入端之前，對所述電荷泵信號進行濾波。
5.一種可變頻合成器當中的分頻器比率控制器，所述可變頻合成器包括—壓控振蕩器(VCO)，該壓控振蕩器產生頻率取決于施加給所述壓控振蕩器(VCO)的輸入信號(ucp)的振蕩器信號(uVCO)；—分頻器，該分頻器接收所述振蕩器信號并且產生頻率等于所述振蕩器信號的頻率除以分頻器比率的分頻器信號(uDIV)；—相位檢測器(PD)，該相位檢測器根據所述分頻器信號(uDIV)與基準信號(uREF)之間的相位差提供相位差信號(uPD)，所述相位差信號決定施加給所述壓控振蕩器的所述輸入信號；所述分頻器比率控制器(DRC)包括西格瑪—德爾塔調制器并且提供所述分頻器比率，所述西格瑪—德爾塔調制器包括多個串聯連接的累加器級，每個累加器級合計輸入值并且在達到最大值的時候給出溢出信號，所述串聯中的第一累加器級接收預期平均分頻器比率的小數部分作為輸入值的第一分量，各個后續累加器接收位于所述后續累加器之前并且與所述后續累加器相鄰的累加器的累加器值作為輸入值的第一分量，各個溢出信號值被微分與所述串聯中處于提供所述各個溢出信號值的累加器之前的累加器的級數相同的次數，之后合計所有的溢出信號值以形成所述西格瑪—德爾塔調制器的輸出信號，所述分頻器比率是所述西格瑪—德爾塔調制器的所述輸出信號與預期平均分頻器比率的整數部分的和；其特征在于至少一個輸入值具有第二分量，該第二分量等于溢出信號乘以一個系數。
6.一種操作可變頻合成器當中的分頻器比率控制器的方法，該可變頻合成器具有壓控振蕩器(VCO)，該壓控振蕩器產生頻率取決于施加給所述壓控振蕩器(VCO)的輸入信號(ucp)的振蕩器信號(uVCO)；分頻器，該分頻器接收所述振蕩器信號并且產生頻率等于所述振蕩器信號的頻率除以分頻器比率的分頻器信號(uDIV)；相位檢測器(PD)，該相位檢測器根據所述分頻器信號(uDIV)與基準信號(uREF)之間的相位差提供相位差信號(uPD)，所述相位差信號決定施加給所述壓控振蕩器的所述輸入信號；所述分頻器比率控制器(DRC)包括具有多個累加器級的西格瑪—德爾塔調制器并且提供所述分頻器比率，所述累加器級串聯連接，所述方法包括步驟—所述串聯中的第一累加器級接收預期平均分頻器比率的小數部分作為輸入值的第一分量，各個后續累加器接收位于所述后續累加器之前并且與所述后續累加器相鄰的累加器的累加器值作為輸入值的第一分量；—各個累加器級合計輸入值；—各個累加器級在達到最大值的時候給出溢出信號值；—各個溢出信號值被微分與所述串聯中處于提供所述各個溢出信號值的累加器之前的累加器的級數相同的次數；—合計所述西格瑪—德爾塔調制器的所述溢出信號與預期平均分頻器比率的整數部分，以產生所述分頻器比率；其特征在于下述步驟—將溢出信號乘以一個系數并且提供為輸入值的第二分量。
全文摘要
提供了一種包括西格瑪－德爾塔調制器的可變頻合成器。這樣的合成器提供確切的平均頻率，盡管瞬時頻率是變化的。所述西格瑪－德爾塔調制器包括多個串聯連接的累加器級。作為西格瑪－德爾塔調制器的組成部分的累加器(51，52，53，54)的至少一個輸入值具有第二分量，該第二分量等于溢出信號(of
文檔編號H03M7/36GK1714510SQ03825623
公開日2005年12月28日 申請日期2003年7月25日 優先權日2003年7月25日
發明者巴爾多·米勒, 約爾格·許斯特, 托馬斯·穆施 申請人:富士通株式會社