專利名稱：多采樣率高精度模擬數字轉換器(adc)的架構和實現方法
技術領域：
本發明涉及一種關于多采樣率高精度模擬數字轉換器(ADC)的架構和實現方法。
背景技術：
目前，在大多數模擬數字轉換器(ADC)應用中，數字電路僅僅采用降頻濾波器(Decimation filter)，而且其采樣率是固定不變的。同時通過降頻濾波器(Decimation filter)傳輸函數在通帶內不是平坦的，衰減很大，增益在頻域是逐漸遞減的，不能在需要的通帶內保持相同的增益，不適于要求較高的應用環境；有限脈沖響應濾波器(FIRflter)正好能彌補前者傳輸函數在頻譜上的缺陷，做到傳輸函數在通帶內變化很小，如控制在±0.1dB，這在精密測量(Metering)和高級音頻(HIFI-audio)應用方面是必需的。但是有限脈沖響應濾波器(FIRfilter)結構復雜，不可能單獨采用有限脈沖響應濾波器(FIR filter)對高頻輸入信號進行多次降頻。
發明內容
本發明在采用降頻濾波器(Decimation filter)加上有限脈沖響應濾波器(FIR filter)的基礎上，利用降頻濾波器(Decimation filter)來實現運算結果的速率可變，從而實現整個高精度模擬數字轉換器(ADC)的采樣率可變，實現多采樣率、高精度，提高了本架構的可應用環境。
如圖1，本發明所述多采樣率高精度模擬數字轉換器(ADC)的架構必須至少包括一路低通濾波器(Decimation filter)和一個有限脈沖響應濾波器(FIR filter)，還可以包括一個高通濾波器(HPFfilter)。
調制器提供一路一位元的高速數據流，該數據流在一個較長時間內為“1”與為“0”的個數的比例反映了送入調制器的信號的幅度，從而提供了對模擬輸入信號的模數轉換功能。當然，該架構的輸入信號也可以是其他來源的多位元數據流。低通濾波器(Decimation filter)將調制器輸入的一位元高速數據流做降頻處理，轉換成多位元低速數據流，同時進行抗混迭，濾掉調制器輸入信號的被“噪聲整形”到高頻段的量化噪聲。高通濾波器(HPF filter)對模擬調制器中模擬器件帶來的直流偏置成分作一定的衰減。有限脈沖響應濾波器(FIR filter)對被低通濾波器(Decimation filter)轉換成的低速多位元作低通濾波，從頻域上分析，一方面對輸入信號的過渡帶進一步衰減，使其更陡峭，從而達到更好的精度；另一方面，針對低通濾波器(Decimation filter)在通帶內的衰減作補償，使系統總的頻譜響應在通帶保持在0dB左右，并且波動(ripple)小于正負0.1dB。
在時域上輸入信號經過兩級濾波器，可以看作頻域上信號與兩級濾波器總的傳輸函數的卷積，故當本架構的輸入信號中帶入噪聲，都會與整個架構的傳輸函數相卷積而結果在通帶外的頻段的噪聲將受到極大的衰減，見圖2。從圖2的通帶放大部分中可看到，見圖3，若未經過有限脈沖響應濾波器(FIR filter)處理，乘積在頻域上的通帶較高頻部分會相對于輸入信號的對應部分有不應出現的衰減，這將影響模擬數字轉換器(ADC)的應用范圍。
實際的調制器輸出的1-bit數據流從頻譜上觀察，量化帶來的白噪聲被“噪聲整形”到較高頻率段。若直接應用，由于頻譜卷積提供了頻域上所有頻率的疊加和相減，那么調制器的高頻噪聲則有可能轉換到所關心的低頻段，從而將乘積的低頻段的噪聲平臺抬升到很高，使結果的信噪比變差。在如圖1所示的實際架構中，調制器產生的一位元數據流將被低通濾波器(Decimation filter)低通濾波后又輸入有限脈沖響應濾波器(FIR filter)。經過低通濾波器(Decimation filter)低通濾波后的多位元數據流，其高頻量化噪聲已被衰減到很低，但通帶內的較高頻率成分卻相對被衰減，需要有限脈沖響應濾波器(FIR filter)對其作補償，使被衰減部分被相應的提升。
本發明在不增加硬件的前提下提高了運算結果的信噪比，同時在通帶內，不同頻率成分信號的增益變化極小、運算結果的采樣率可變。對于多路模擬數字轉換器(ADC)信號處理時，可用分時復用的方法對該系統進行改造，電路不用變化太大。
采用該架構的幾個最重要的優點是1.較高的精度。輸入信號先用低通濾波器(Decimation filter)進行低通濾波，帶內噪聲和帶外噪聲都有較大幅度的衰減，再用有限脈沖響應濾波器(FIR filter)進行更精細的濾波，使過渡帶更陡峭，并且對通帶的被衰減頻率進行補償。最后結果的噪聲平臺被壓制在很低的值，同時整個通帶內的所有頻率成分保持增益不變。還可以根據需要采用高通濾波器(HPF filter)濾掉直流或極低頻成分。
2.結構簡單。由于先采用低通濾波器(Decimation filter)對輸入信號進行較大幅度的降頻，后接的有限脈沖響應濾波器(FIR filter)對降頻的要求相對就很小，只需完成低通濾波和通帶被衰減頻率的頻率補償功能，用較少的硬件就可實現本架構；而且，對多路模擬數字轉換器(ADC)而言，可以采用分時復用的方式，硬件不用增加過多即可實現。
3.輸出結果的速率可變，可增加應用范圍。
圖1是本發明多采樣率高精度模擬數字轉換器(ADC)的結構框圖，HCLK是指調制器輸出的高速數據流的采樣頻率；LCLK是指本架構的輸出結果的目標采樣頻率，LCLK是可變的；圖2是低通濾波器(Decimation filter)的頻譜圖；圖3是低通濾波器(Decimation filter)的頻譜圖中低頻部分的放大圖；圖4是本架構在HIFI音響中的實施例的示意圖。
具體實施例方式
如圖4所示，HIFI音響由模擬數字轉換器(ADC)、數字模擬轉換器(DAC)和中間的數字信號處理器(DSP)三個單元構成。模擬數字轉換器(ADC)將2路音頻模擬信號，通過2路分時復用的本架構，轉化成高精度的多位元數字信號，且保證引入的噪聲足夠小；數字信號處理器(DSP)將模擬數字轉換器(ADC)的結果做音效處理，使之具有不同的音響效果；最后，數字模擬轉換器(DAC)將數字信號處理器(DSP)處理后的數字信號再轉化成音頻模擬信號。
本發明提供了一種關于多采樣率高精度模擬數字轉換器(ADC)的架構和實現方法，尤其是一種將累積差分濾波器(SDM，即∑-△modulator)產生的高速數據流轉化成低速多位元數據，實現模擬數字轉換器(ADC)的多采樣率和高精度。
權利要求
1.一種關于多采樣率高精度模擬數字轉換器(ADC)的架構，其特征在于該模擬數字轉換器(ADC)必須至少包括一路低通濾波器(Decimation filter)和一個有限脈沖響應濾波器(FIR filter)。
2.根據權利要求1所述的模擬數字轉換器(ADC)的架構，其特征在于該模擬數字轉換器(ADC)還可以包括1個高通濾波器(HPFfilter)。
3.根據權利要求1或2所述的多采樣率高精度模擬數字轉換器(ADC)的架構的實現方法，其特征在于低通濾波器(Decimation filter)將輸入的一位元高速數據流做降頻處理，轉換成多位元低速數據流，同時進行抗混迭，濾掉了調制器輸入信號的被“噪聲整形”到高頻段的量化噪聲，高通濾波器(HPF filter)對模擬調制器中模擬器件帶來的直流偏置成分作一定的衰減，有限響應系數濾波器(FIR filter)對低通濾波器(Decimation filter)的結果作通帶頻率補償，對低通濾波器(Decimation filter)的輸出在通帶的較高頻成分作補償，達到更好的精度，另一方面，使結果的過度帶更陡峭，使乘積的帶外頻率成分又有很大的衰減。在時域上信號的相乘看作頻域上信號的卷積，故當本架構的兩個低通濾波器的總傳輸函數在低頻(即通帶)范圍內若有衰減存在，它都會與輸入信號相卷積而在其乘積中使有用的低頻成分受到一定的衰減從而使輸入信號變化。
全文摘要
一種關于多采樣率高精度模擬數字轉換器(ADC)的架構和實現方法，該架構必須至少包括一路低通濾波器(Decimation filter)和一個有限脈沖響應濾波器(FIR filter)，低通濾波器(Decimation filter)將輸入的一位元高速數據流做降頻處理，轉換成多位元低速數據流，同時進行抗混疊，濾掉輸入信號的被“噪聲整形”到高頻段的量化噪聲，有限響應系數濾波器(FIR filter)對低通濾波器(Decimation filter)的結果作通帶頻率補償，達到更好的精度，另一方面，使結果的過度帶更陡峭，使乘積的帶外頻率成分有很大的衰減。在時域上信號的相乘看作頻域上信號的卷積，兩個低通濾波器的總傳輸函數在低頻范圍內若有衰減存在，都會與輸入信號相卷積使有用的低頻成分受到一定的衰減從而使輸入信號變化。
文檔編號H03M1/08GK1585276SQ0315427
公開日2005年2月23日 申請日期2003年8月21日 優先權日2003年8月21日
發明者何積軍 申請人:珠海炬力集成電路設計有限公司