專利名稱：脈沖間距電壓轉換器及其轉換方法
技術領域：
本發明是關于一種脈沖間距電壓轉換器(Pulse Interval to VoltageConverter，PIVC)及其轉換方法，特別是關于一種可程序化的脈沖間距電壓轉換器及其轉換方法。
背景技術：
脈沖間距電壓轉換器是工業與生物醫學上常用的裝置，其可將各脈沖間距以電壓的形式表現。如圖1(a)所示，T1至T6分別為各脈沖11的間距，其轉換后的電壓與各脈沖11的間距長短成正比，即間距愈大，其輸出電壓愈大。此外，依不同的設計形式，脈沖間距電壓轉換器可簡單分為模擬式與數字式兩種。
參照圖1(b)，數字式脈沖間距電壓轉換器的原理是利用一計數器(counter)13在接受一脈沖(pulse)11后開始計數，而在接受下一個脈沖11時歸零并重新計數。該計數器13在歸零前必須將所得的計數值傳送到一鎖存器(latch)14，而一數字-模擬轉換器(Digital to AnalogConverter，DAC)15則可將該代表脈沖間距的計數值轉換為一電壓信號。
然而，上述的設計存在以下幾個問題(1)輸出電壓的分辨率不高以8位來顯示輸出電壓為例，由于一脈沖間距頂多被區分為256個層次，而其與下一個脈沖間距的差異通常在10％以內。也就是說256個層次中約只有26個層次用來區別相鄰兩脈沖間距的差異，故其比特位使用效率低，連帶的使電壓顯示的分辨率無法提高。換言之，提高分辨率的方法似乎只有采用更高比特位的計數器、鎖存器與數字-模擬轉換器，但此舉將大幅度增加成本。
(2)易受干擾如一噪聲發生在兩個正常脈沖之間，該噪聲也會被當作一脈沖，該計數器13會提前歸零，而大幅減小該鎖存器14所得的計數值。參照圖1(c)，若一噪聲16發生在兩正常的脈沖11之間，該計數器13傳送至鎖存器14的計數值將大幅減小，然而正常脈沖11的電壓輸出將會是該噪聲16的電壓輸出的好幾倍。
由于傳統方法有上述分辨率低及易受干擾的問題存在，所以改良設計有其必要性。
發明內容
本發明的目的是提供一可程序化的脈沖間距電壓轉換器及其轉換方法，用以預設延遲計算該兩脈沖間的時鐘數目及調整電壓輸出分辨率，以便于依不同的需要進行調整。此外，本發明的脈沖間距電壓轉換器及其轉換方法可在延遲時間內忽略脈沖信號，以避免短周期噪聲的影響。
本發明的脈沖間距電壓轉換器包含一時鐘產生器(clock generator)、一計數器、一鎖存器、一數字-模擬轉換器及一延遲(delay)單元。該時鐘產生器用于產生時鐘(clock)信號，并將該時鐘信號提供至計數器及延遲單元。該計數器用于計算時鐘信號在兩脈沖間的時鐘數目得一計數值，并可接收該延遲單元產生的一歸零信號，以進行重置歸零。該鎖存器用于接收及鎖住該計數器瞬時的計數值。該數字-模擬轉換器是用于將鎖存器鎖住的計數值轉換為一電壓的模擬信號。該延遲單元用于延遲計數器計算該兩脈沖間的時鐘數目，藉以調整其輸出電壓的基準線。
本發明的脈沖間距電壓轉換方法，包含步驟(a)至(d)。步驟(a)為延遲一輸入脈沖信號。步驟(b)為計算該輸入脈沖信號和前一個輸入脈沖信號之間的時間。步驟(c)為將該時間轉換為一數字電壓值。步驟(d)為將該數字電壓值轉換為一模擬電壓值。
此外，該脈沖間距電壓轉換器可另包含一頻率調整器及一限流保護(underflow protection)單元。該頻率調整器可為一分頻器(frequencydivider)或一倍頻器(frequency multiplier)，該頻率調整器可調整輸出電壓的分辨率。該限流保護單元可在該延遲單元工作時阻止外界信號的進入，以避免噪聲的干擾。
本發明將依照附圖加以說明，其中圖1(a)是已知的脈沖間距電壓轉換器的功能示意圖；圖1(b)是已知的脈沖間距電壓轉換器的轉換示意圖；圖1(c)顯示噪聲對已知的脈沖間距電壓轉換器的影響；圖2(a)是本發明的脈沖間距電壓轉換器的主要電路方塊圖；圖2(b)是本發明的脈沖間距電壓轉換器的轉換示意圖；圖2(c)至圖2(e)顯示本發明的脈沖間距電壓轉換器的功能改良；圖3(a)是本發明的脈沖間距電壓轉換器的一實施例的電路方塊圖；圖3(b)至圖3(g)顯示圖3(a)的電路方塊圖的局部電路。
具體實施例方式
本發明首先將以圖2(a)所示的一脈沖間距電壓轉換器20為例進行簡單的說明，用以顯示本發明的技術特征及其優點。該脈沖間距電壓轉換器20包含一計數器21、一鎖存器22、一數字-模擬轉換器23、一延遲單元24、一頻率調整器25、一限流保護單元26及一時鐘產生器27。脈沖28經由一延遲單元24輸入后，最后將由該數字-模擬轉換器23轉為模擬的電壓輸出信號。該脈沖間距電壓轉換器20相對于已知技術增加了該延遲單元24、頻率調整器25及限流保護單元26。該延遲單元24可程序化預設延遲時間，以延遲該計數器21歸零的時機。若預設延遲Y個時鐘，而各時鐘28延遲后距產生下個時鐘28的時間分別為T1至T6，其執行結果如圖2(b)所示。當Y值愈大，相對地等于T1至T6愈小，藉此即可調整輸出電壓的基準線，但仍維持各脈沖的輸出電壓的相互關系，如圖2(c)所示。該頻率調整器25可調整輸出電壓的分辨率。假設該頻率調整器25為一倍頻器，可增加該時鐘產生器27的時鐘產生頻率，配合前述延遲單元24，藉此增加輸出電壓的分辨率，其結果如圖2(d)的粗線所示。相反地，若要降低分辨率，則該頻率調整器25可采用一分頻器。該限流保護單元26可在該延遲單元24工作時(例如Y個時鐘期間內)阻止外界信號的進入，以避免噪聲的干擾。在此時段中，即使該計數器21接受到脈沖，仍不進行歸零，其如圖2(e)所示。
以下將舉例說明一實際應用的脈沖間距電壓轉換器的局部電路。圖3(a)顯示本發明的脈沖間距電壓轉換器30的電路方塊圖，圖3(b)至圖3(g)顯示其中各方塊的局部電路。該脈沖間距電壓轉換器30包含一調整(conditioning)單元31、一同步(synchronization)單元32、一延遲單元33、一計數器34、一鎖存器35、一數字-模擬轉換器36、一時鐘產生器37、一溢出保護(overflow protection)單元38、一限流保護單元39及一頻率調整器40。該調整單元31接受脈沖信號后，將產生一觸發信號Trig，該觸發信號Trig經由該同步單元32進行相位調整，從而產生一同步觸發信號STfig。一歸零信號Zero是由該同步觸發信號STrig經延遲單元33產生，用以將該計數器34進行歸零。
該調整單元31的功能為接納輸入的脈沖信號，并將該脈沖信號調整為最高至最低電壓之間的觸發信號Trig，以配合后續處理的晶體管至晶體管邏輯(Transistor-Transistor Logic，TTL)規格，并將其傳輸至該同步單元32。
圖3(b)是該調整單元31的局部電路圖，其主要是由三個運算放大器(Operational Amplifier，OP)構成，從而形成緩沖(buffer)部分311、反相(inversion)部分312及振幅調整(amplitude adjustment)部分313，其中該反相部分312可利用一切換開關(A或B)替代。
該同步單元32的功能為將該觸發信號Trig進行相位調整，使其與該時鐘產生器37的時鐘同步，進而產生同步觸發信號STrig。該同步觸發信號STrig的寬度等于該時鐘的周期，且其上升及下降點都與該時鐘同步。除該同步單元32之外，該時鐘產生器37還傳輸時鐘信號給該延遲單元33及計數器34。通過該同步單元32的設計，可增加該計數器34及鎖存器35對該觸發信號Trig計數的正確性。該同步單元32的詳細電路如圖3(c)下方所示，其是由兩個7474觸發器(flip flop)構成主體，并輔以適當的邏輯門、反相器與無源元件。
該限流保護單元39的詳細電路如圖3(c)上方所示，其主要由7402或非門(NOR門)構成的鎖存器搭配適當元件而成。在觸發信號STrig產生后且該Zero信號尚未產生之前，即在該延遲單元33所預設的延遲時間內，該同步單元32不再接受其它觸發信號Trig，以避免短周期噪聲觸發的干擾。此外，可利用一LED(發光二極管)在接受觸發信號Trig輸入后點亮，作為信號輸入的指示。
參照圖3(d)，該延遲單元33可將該觸發信號STrig延遲特定的時間后而送出該Zero信號，以延后該計數器34歸零的時間。延遲的時鐘數目可由四個數字撥盤5、6、7、8精確設定。兩個40102集成電路型計數器(屬于互補金屬氧化物半導體系列)提供16位的分辨率，并以一個7402或非門將兩者信號整合，以輸出Zero信號。每個40102集成電路型計數器的數字輸入端都搭配兩個數字撥盤5、6或7、8構成人機接口，以便于參數的程序化設定。該40102集成電路型計數器的用量可視需求增減，或將十進制的40102換成二進制的40103。
圖3(e)顯示該計數器34、鎖存器35及數字-模擬轉換器36的電路結構。該計數器34主要由一4040元件構成，其功能為周期性地接受Zero信號的重置歸零，并計算脈沖間的時鐘數目，且將其呈現在數字輸出端上。由該計數器34傳來持續增加的計數值在下一個同步觸發信號STrig產生后將被凍結在該鎖存器35的輸出端，此計數值正是由上一個Zero信號發生到這一個同步觸發信號STrig發生間的時鐘數目。該鎖存器35主要是由一個74374元件組成。
該計數器34與鎖存器35間另設有一溢出保護單元38，其是由兩個7402構成的觸發器搭配一個7402或非門與無源元件而成。若上一個Zero信號到這一個同步觸發信號STrig的時間超過設定的位數，即產生溢出信號，而不采用該資料。
該數字-模擬轉換器36可由一個數字-模擬轉換器DAC0800輔以一個放大器與適當的無源元件構成，以同時產生直流電輸出(DC output)與交流電輸出(AC output)。該數字-模擬轉換器36的功能為將該鎖存器35輸出的數字信號轉換成為模擬信號，以作為本發明的脈沖間距電壓轉換器的最終輸出。模擬輸出的優點除了易于肉眼觀察外，也較能配合現有的模擬分析系統與記錄系統，更重要的是容易與其它模擬信號進行同步分析。
參照圖3(f)，該時鐘產生器37用以產生本發明電路所需的時鐘信號，并能經由使用者調整其周期。該時鐘產生器37可由1百萬赫茲(MHz)石英晶體及兩個7404反相器構成。該頻率調整器40在本實施例中為一分頻器，其主要是由兩個40102集成電路構成，并由一個7402或非門與一個7404反相器整合其信號。該分頻器的設計，可降低時鐘產生的頻率，藉以降低該電壓輸出的分辨率。該分頻器要降低的參數是由四個數字撥盤1、2、3、4輸入，其亦可視需要增減40102集成電路的數量，或可以將十進制的40102換為二進制的40103。
圖3(g)顯示該脈沖間距電壓轉換器30的電源設計。本實施例中，該脈沖間距電壓轉換器30所需電源包括+5V、+9V及-9V，其中+5V為數字線路所需，而+9V與-9V則為模擬線路所需。該+5V的線路由一個LM7805與適當的無源元件構成，+9V與-9V則由一個MAU207輔以適當的無源元件將+5V電源轉換得到。
在實際應用時，本發明的脈沖間距電壓轉換器可將心電信號(electrocardiogram，ECG)轉換為心跳周期(R-R interval)的模擬輸出，即輸入心電信號而輸出心跳周期，以便進行心率變異性(heart ratevariability)的分析。
此外，本發明的脈沖間距電壓轉換器還可應用于脈沖寬度調制(Pulse Wide Modulation，PWM)信號的重組還原。本發明的線路可容忍部分短周期與長周期的PWM信號中的噪聲，且對于輸入PWM信號可自動排除所有超長周期與部分超短周期的異常信號，以降低異常輸入信號對于輸出穩定度的影響。
本發明的技術內容及技術特點已揭示如上，然而熟悉本項技術的人士仍可能基于本發明的教示及揭示而作種種不背離本發明精神的替換及修飾。因此，本發明的保護范圍應不限于實施例所揭示的內容，而應包括各種不背離本發明的替換及修飾，并為本專利申請權利要求所涵蓋。
權利要求
1.一種脈沖間距電壓轉換器，其特征在于所述脈沖間距電壓轉換器包含一計數器，當收到輸入脈沖信號后該計數器即將一計數值歸零；一鎖存器，用以鎖住該計數器在歸零前的計數值；一數字-模擬轉換器，用于將該鎖存器的計數值轉換為一模擬信號；其特征在于所述脈沖間距電壓轉換器還包括一連接至所述計數器的延遲單元，用以延遲所述輸入脈沖信號。
2.根據權利要求1所述的脈沖間距電壓轉換器，其特征在于其另包含一頻率調整器，用以調整一時鐘產生器的時鐘頻率。
3.根據權利要求1所述的脈沖間距電壓轉換器，其特征在于其另包含一時鐘產生器，用以產生時鐘信號。
4.根據權利要求2所述的脈沖間距電壓轉換器，其特征在于所述頻率調整器為一分頻器。
5.根據權利要求1所述的脈沖間距電壓轉換器，其特征在于其另包含一同步單元，用于使該輸入脈沖信號與一時鐘信號同步。
6.根據權利要求1所述的脈沖間距電壓轉換器，其特征在于其另包含一限流保護電路，用于使該延遲單元在延遲所述輸入脈沖信號時不再接受其它輸入脈沖信號。
7.根據權利要求5所述的脈沖間距電壓轉換器，其特征在于其另包含一溢出保護電路，當該計數器的計數值超過一默認值時即放棄該計數值。
8.根據權利要求1所述的脈沖間距電壓轉換器，其特征在于其另包含一調整單元，用以將該輸入脈沖信號調整為晶體管至晶體管邏輯規格。
9.根據權利要求1所述的脈沖間距電壓轉換器，其特征在于所述延遲單元包含兩個集成電路型計數器及一個或非門。
10.根據權利要求9所述的脈沖間距電壓轉換器，其特征在于所述延遲單元另包含四個數字撥盤，各集成電路型計數器的數字輸入端搭配兩個該數字撥盤以進行設定。
11.根據權利要求4所述的脈沖間距電壓轉換器，其特征在于所述分頻器包含兩個集成電路型計數器、一或非門及一反相器。
12.根據權利要求11所述的脈沖間距電壓轉換器，其特征在于所述分頻器另包含四個數字撥盤以進行設定。
13.一種脈沖間距電壓轉換方法，其特征在于所述方法包含下列步驟(a)延遲一輸入脈沖信號；(b)計算該輸入脈沖信號和前一個延遲后的輸入脈沖信號之間的時間；(c)將該時間轉換為一數字電壓值；(d)將該數字電壓值轉換為一模擬電壓值。
14.根據權利要求13所述的脈沖間距電壓轉換方法，其特征在于在所述步驟(b)的時間計算是對該輸入脈沖信號和前一個延遲后的輸入脈沖信號之間的時鐘個數計數。
15.根據權利要求13所述的脈沖間距電壓轉換方法，其特征在于其另包含降低一時鐘信號頻率的步驟。
16.根據權利要求13所述的脈沖間距電壓轉換方法，其特征在于其另包含在所述輸入脈沖信號延遲過程時不再接受其它輸入脈沖信號的步驟。
全文摘要
本發明揭示一脈沖間距電壓轉換器及其轉換方法，其包含一時鐘產生器、一計數器、一鎖存器、一數字－模擬轉換器、一延遲單元、一頻率調整器及一限流保護單元。本發明相對于已知技術增加了延遲單元、頻率調整器及限流保護單元。該延遲單元可程序化預設延遲時間，以延遲該計數器歸零的時機，藉以調整輸出電壓的基準線。該頻率調整器可調整該時鐘產生器的時鐘產生頻率，藉以調整輸出電壓的分辨率。該限流保護單元可在延遲單元工作時阻止外界信號的進入，以避免噪聲的干擾。
文檔編號H03K5/00GK1553571SQ0314319
公開日2004年12月8日 申請日期2003年6月6日 優先權日2003年6月6日
發明者郭博昭, 楊靜修 申請人:麗臺科技股份有限公司, 郭博昭, 楊靜修