專利名稱：用于校準數模轉換器的方法和數模轉換器的制作方法
技術領域：
本發明涉及一種集成電子電路。本發明尤其涉及一種用于校準分段電流導引D/A轉換器的未加權電流源陣的新穎的改善方法，以及一種實施所述校準方法的新穎的改善D/A轉換器設計。
背景技術：
數模轉換器被廣泛地用于為許多電子電路將數字信號轉換為對應的模擬信號。例如，高分辨率、高速數模轉換器(DAC)可在蜂窩基站、無線通信、直接數頻合成、信號恢復、測試設備、高分辨率成像系統和任意波形生成器內發現應用。
所述電信應用需要以數百兆赫的抽樣頻率操作的10-16比特D/A轉換器。對于高速操作而言，所述電流導引拓撲是最有用的選擇。盡管存在著設計電流導引DAC來實現具有某個屈服的14比特DC線性的方法，但高頻行為會變得不可接受。在商業DAC的情況下，其中動態行為具有較高優先級，所述高屈服DC線性在10-12比特級內。
所述高分辨率(＞10比特)電流導引D/A轉換器通常被分為兩個或更多不同的子集，從而使得每個所述子集可將一些輸入比特從數字信號轉換為模擬電流。所述拓撲的實例在圖1內示出。所述MSB子集是最為關鍵的，因為其轉換最高比特，從而轉換多數輸出信號。
在分段電流導引DAC內，所述MSB塊或子集是由溫度計譯碼輸入比特控制的未加權電流源的矩陣。這意味著6MSB比特被溫度計譯碼為控制63個差動電流開關的63個控制信號。因為6比特二進制字(26)可指向的64信號電平中的一個為零，因此僅需要63個信號。所述LSB塊通常具有由LSB比特未經任何譯碼控制的二進制加權的電流源。除此之外，存在著可被二進制加權或未加權的中間比特轉換。
使用某種校準方法是一種為高AC線性性能設計高分辨率DAC的有效方法。在校準情況下，所述設計可集中于取得良好的高頻行為，并使所述校準處理DC線性需求。
所述電流導引DAC的DC線性主要受到所述MSB子集內的電流源晶體管的匹配的影響。可使用以下等式(1)來計算電流源的隨機失配(σIdId)2=σk2+4*σΔVth2(Vgz-V10)2---(1)]]>其中σk=AW*L]]>和σΔVth=AvthW*L]]>A和Avth是過程應變量。W和L分別是電流源晶體管的寬度和長度，而Vgs是所述晶體管的門源電壓。
例如，圖2示出了σ＝0.225％失配情況下的以電流源百分比表示的相對電流源分布。
除了隨機失配之外，還存在著主要由與過程相關的梯度和補給線內的電壓降落引起的一些系統誤差。所述系統誤差的累積可由細致的布局設計補償。還可使用開關順序隨機化。
所述電流源陣的開關順序通常被選為使得所述系統誤差的累積在全部的斜坡信號上分布。一種最常用的方法是對稱開關。然而，所述開關順序隨機化僅影響系統誤差累積。所述累積誤差的形式同樣會影響動態性能。尤其如果INL曲線相當彎曲，則DC非線性可能會增加失真。另一方面，較大的INL誤差增加了量化噪聲。
在圖3a和3b內示出了涉及14比特分辨率的未加權陣的DNL和INL曲線。63個電流源理想的是與隨機誤差σId＝0.225％相加。每個所述電流源都以下述等式描述。結果來自于1000Matlab模擬。
IMSBi=IMSBi0*(1+Xrand*σIdId)---(2),]]>其中Xrand是正態分布隨機變量。IMSB0是理想電流，而σId/Id是誤差的標準偏差。圖4和圖5示出了DNL和INL誤差的相對分布。如圖5所示，典型的INL接近12比特，而在高屈服下僅可實現11比特。
電流源的失配確定整個D/A轉換器的DC線性行為。目標是DNL和INL值都小于0.5LSB。微分非線性(DNL)描述與1LSB的步進偏差是多少。積分非線性(INL)描述誤差的累積和。因此對于足夠的DC線性而言，失配應當小到不會使電流過于偏差標稱值。由于隨機失配的高斯分布性質，設計余量必須相對較大，以保證高屈服。
然而，如果所述DAC被設計為滿足DC線性技術規范，則高頻行為通常是不佳的，因為這導致高頻信號的非最佳設計。
在現有技術解決方案中，未校準高分辨率DAC通常具有低或中間的高頻行為，這歸因于全DC線性的最優化。因此，對于高分辨率和高頻性能而言，迫切需要一些校準。
被稱為動態單元匹配的偽校準方法是通用方法，尤其是在西格瑪-德爾塔類型數據轉換器內的D/A轉換器中。所述方法通過持續改變開關圖的順序將線性誤差擴展到噪聲層。
所述實際校準方法有兩個主要基礎，即修整實際電流源，或具有額外的低準確DAC，以將校準項生成到輸出端。所述方法由于條件改變通常需要持續校準。例如，溫度或偏壓條件可能會改變。
現有技術方案的缺點如下。集中于分配系統誤差的布局技術無法影響晶體管的隨機失配所生成的誤差。使用并聯陣可平均所述隨機誤差，但電路復雜性仍然會降低高頻性能。此外，由于隨機失配是晶體管區域和過激電壓的函數，因此設計高分辨率DAC會消耗區域和功率。但最重要的問題是全DC線性的設計會減少高頻行為。因此，所述DAC通常并不適合于高速操作。
所述動態單元匹配方法將DC線性誤差擴展到噪聲層內，因而即使失真較小，誤差仍然存在。在存在和不存在動態匹配方法的情況下，在fsample/2的頻帶內，所述SNDR(信噪比和失真)值相同，因而實際有效比特數根本不會增加。
使用可被修整的電流源增加了DAC內模擬部分的復雜性，因而所述DAC難以被最優化為具有高頻性能。現有技術校準方法對于偏壓或周圍溫度的變化很敏感。
如果額外的DAC或電流源用于校準，則會進一步增加模擬部分的復雜性。所述方法還會導致高頻操作的問題，因為懲罰是主DAC內的不均衡。
US專利6,118,398描述了一種數模轉換器(DAC)，其包括基底上的多個電流源以及連接網絡，所述多個電流源可以預定使用順序操作，以基于數字輸入生成輸出電流，所述連接網絡用于基于實際電流值建立電流源的預定使用順序，并增加DAC的性能。所述連接網絡可用于減少DAC的積分非線性誤差。所述連接網絡可由多個選擇性連接的可熔鏈路提供，以設置預定使用順序。然而，所述連接網絡連接在整個轉換器的數字部分之后，并因而位于模擬一側。這使得模擬的設計更為復雜，并顯著影響模擬一側的高頻線性。所述多個電流源具有可從最低排序到最高的實際值，每個實際電流值將以相對于所需值的大小和極性來定義誤差值。一個用于排序使用電流源順序的實施例基于誤差值。
發明內容
本發明的目的或目標是減少INL曲線內的高度變化，從而使得誤差的累積不會生成高度彎曲的線性曲線。另一方面，將最大偏差移至接近零和滿刻度碼、限制信號擺幅可始終減少來自信號的DC誤差的影響。當減少誤差累積時，校準后的INL始終小于無校準的INL。
此外，本發明的目的是提供一種數模轉換器設計，其中實現對于DC線性的改善，并對AC線性產生較小影響。
本發明描述了一種用于數字校準分段電流導引D/A轉換器的方法。本發明的一個實施例是14比特DAC，其中6MSB比特被以兩個未加權可開關電流源陣轉換。此外，在本發明中示出了一種新方法，用于基于所述電流源的失配的分析數據來組織開關順序。在所述開關陣之前使用可編程映射設備，而非固定溫度計譯碼。使用所述可編程映射設備，所述電流開關的開關順序可被最優選擇為使得結果模擬信號內的誤差最小化。基于根據本發明的校準方法，可使所述映射設備編程開關順序。
本發明的修正旨在處理引起所述部件自身內的不良匹配的誤差。所述修正是通過將未加權單位電流開關重新設置為更佳的順序而實現的。
歸因于本發明的校準方法，所述DAC的新設計對于電流DAC的模擬部分不具有任何影響。因此，并不存在通過實施所述校準而減少DAC的動態性能的風險。此外，根據本發明的校準方法并不會增加所述DAC的模擬部分的復雜性，因為可在所述DAC的數字部分內執行一切。實際上，使用數字校準方法可設計完全被最優化為高頻性能的DAC。此外，可保持較小的所述DAC的模擬域，這也是高頻行為的優點。
如果所述DAC是某個具有處理功率的較大系統的一部分，則可以適當軟件實施整個校準算法。如果所述DAC是獨立芯片，則校準算法可被實施在相同芯片上，且所述DAC可作為自己校準DAC操作。在所述校準之后，所述校準邏輯可被設置為斷電狀態，因而其不會消耗電流。
根據本發明的方法校準隨機和系統誤差。
附圖提供了本發明進一步理解，并構成此技術規范的一部分，附圖示出了本發明實施例，并與具體實施方式
一起解釋本發明原理。在附圖中圖1公開了現有技術分段電流導引D/A轉換器；圖2公開了一組典型電流源內的電流分布；圖3a-b分別公開了現有技術未加權MSB陣的DNL和INL曲線；圖4公開了圖3a的DNL值的相對分布；圖5公開了圖3b的INL值的相對分布；
圖6是本發明一個實施例的方框圖；圖7a-b是根據本發明一個實施例的開關順序的目標的一個實例；圖8a-b分別公開了根據本發明一個實施例的所述校準之后的DNL和INL曲線；圖9是本發明另一實施例的方框圖；圖10a-b分別公開了根據圖10實施例的所述校準之后的DNL和INL曲線；圖11公開了圖11a的校準后DNL值的相對分布；圖12公開了圖11b的校準后INL值的相對分布；圖13是本發明的映射器的方框圖；圖14是根據本發明一個實施例的校準系統的方框圖；圖15是表示根據本發明一個實施例的校準硬件實施方式的方框圖；圖16a-b是描述根據本發明一個實施例的排序算法的第一階段的流程圖；以及圖17是描述根據本發明一個實施例的排序算法的第二階段的流程圖。
具體實施例方式
以下將詳細參照本發明的實施例，在附圖中示出了本發明的實例。
在本發明中示出了一種新方法，其用于基于所述電流源內的失配的分析數據來組織可開關電流源的開關順序。在圖6內公開了描述可被校準的可開關電流源陣1的簡化原理實例的方框圖。可開關電流源例如是指電流源和開關單元的組合，它們共同形成可開關電流源。圖6還示出了可編程映射設備2，其替代常規的溫度計譯碼器。所述映射設備2連接至電流開關陣1，以控制電流開關陣1內的電流開關的開關順序。在此實例內，所述映射設備可基于本發明校準算法的結果，將任何6比特輸入信號映射到63輸出信號的任何組合內。實際上，63×63位元RAM能夠實現此功能。輸入映射設備2的映射數據基于所述校準算法及其所收集的數據。
所述校準算法測量電流源與標稱值相比較的電流偏差。基于所述測量，以最優順序排列所述電流源，以最小化INL偏差。以下在此應用內解釋所述校準算法的細節。
為了取得最優化DC線性以及AC線性行為，第一組MSB電流源的開關順序被選擇為，使得與標稱電流的最大正和負偏差位于斜線的開始和末端內。每個偶碼都具有正誤差，而每個奇碼都具有負誤差。在中間碼內，與標稱值的偏差是其最小值。在第二組MSB電流源內，每個偶碼都具有負誤差，而每個奇碼都具有正誤差。
圖7a-b示出了兩個開關陣實施例內的開關順序映射的目標。數字1表示最小電流(I0-Ierr，max，neg)，而值63表示最大電流(I0+Ierr，max，neg)。
圖6結構的校準后線性曲線分別在圖8a和8b內示出。借助與圖3a和3b內未校準曲線相同的電流源數據計算所述曲線。4比特量化用于偏差測量。這基本上意味著4比特ADC(模數轉換器)可用于誤差測量。每次運算，最大碼偏差都被定標為最大誤差。
圖10公開了校準的改善實施方式的方框圖。在此實施例中，使用兩個并聯開關陣1a、1b，所述并聯開關陣1a、1b分別具有其自己的可編程映射設備或映射器2a和2b。應當注意的是，開關陣意味著其單元包括電流源和連接至所述電流源的開關的陣。所述陣的電流在高電平上連接在一起，從而使得單位電流是一個陣內單位電流的兩倍。陣1a和1b具有其自己的映射設備2a和2b，它們連接至相同的數字輸入信號。
上述映射用于陣1a。在陣1b內，使用相反方向的負和正誤差或偏差。這分別由映射數據1和2控制。當輸出電流被在高電平上合計時，陣2a內的每個正誤差與陣2b內的負誤差一起使用，反之亦然。所述電流偏差始終由另一陣的互補偏差補償。
在圖11a和11b內示出了改善的校準后線性曲線。所述4比特量化用于偏差測量。圖12和13內示出了DNL和INL的相對分布。
能夠實現所需映射功能的映射設備是簡單的RAM(隨機存取存儲器，RAM)電路。然而需要63×63比特RAM 3969位元。如果DAC的目標是以幾百兆赫抽樣率操作，則63×63比特RAM并不是最優的。存在著減少位元數量的可能性。為了改善性能，所述RAM可分為列和行單元，如圖14所示。如果使用這種行/列配置，則校準算法內的映射設備RAM的地址應當被行列尋址。
列庫是取得輸入數據的6MSB比特并將其輸出映射到行庫的63×4比特RAM電路。對于每個6比特輸入碼而言，存在著行RAM的地址值，其告知存在多少開關從所選擇列開關。零值表示無位元從所述列開關。
8×8比特RAM行庫將單元或位元的開關順序映射到每個所述列。對于來自所述列庫的每個8地址碼而言，與先前字相比，存在開關多個開關位元的唯一8比特字。8以上的地址碼被刪除。
列庫與行庫之間以及行庫與電流開關陣之間的閂鎖用于同步化目的，以保證高速操作。
圖15示出了本發明一個實施例的實施方式的基本方框圖。方框圖示出了兩個開關陣1a和1b的情況。所述校準算法自身可完全借助軟件實施。
所述Iref是用于兩個開關陣1a和1b內電流源的電流比較的參考電流源。在此實例內，根據用于對DAC的電流源加偏壓的相同偏壓反映所述參考電流。可通過使用平均和公共矩心布局，為高精確性能設計參考電流，因為ADC不必高速操作。
所述ADC是用于分析當前電流源與參考電流的偏差的低速、低分辨率ADC。4比特分辨率用于以上實例所示的計算。所述ADC測量范圍是可調的，從而使得所述測量范圍可以是固定的，以通過測量所有電源，并檢查是否使用邊緣碼，從而取得必要范圍。
所述校準算法逐個取得電流源的偏差值，并使用所述值來適當安排開關順序。所述映射數據被載入映射設備，且所述DAC準備正常操作。
參照圖16-18解釋了所述校準算法的細節。圖16示出了所述算法的硬件實施方式。這還揭示了軟件實施方式內涉及的必需部件。所述ADC的分辨率確定所述校準方法的精確度，而所述分辨率可能是2-6比特。在所述實例中，使用4比特分辨率。如果使用更高的分辨率，則偏差值RAM同樣增加，因為字長確定位元數量。所述控制邏輯控制校準過程。
所述校準算法具有四個不同階段。在第一階段內，借助ADC來收集所述偏差數據，且所述偏差數據被存儲在偏差值RAM內。以下兩個階段進行實際排序。首先，所述數據被以增序或降序排列，然后映射設備值被隨機化，如圖7所示。在最后一個階段內，正確排序的映射數據被載入所述映射設備。
在第一階段中，初始化數據被從ROM載入所述映射設備。所述映射數據逐個映射來自所述陣的電流源，從而可獨立測量每個陣內的所有63個電流源。所有所述電流都被與參考電流相比較，并借助ADC轉換差異。在此實例中使用4比特ADC。對于每個電流源而言，在偏差值RAM內存在表示與所述參考電流的偏差的4比特數。
在第二階段內，所述偏差值用于生成映射數據，其中所述誤差以升序或降序排列。排序計數器SC是6比特計數器，其最大值為2^6-1＝62，并帶有一個進位。在最大值(62)之后的下一狀態，輸出溢出，從而將0值提供給輸出并標記所述進位。所述排序計數器SC提供了映射數據MD的地址值，從其載入偏差值DV RAM的地址。排序準備計數器SRC是控制排序過程的6比特計數器。當SRC溢出且所述進位有效時，準備排序的第一階段。
圖17a-b示出了在兩個開關陣情況下的校準算法的第一階段的流程圖。表達式DV(MD(SC))提供了所述映射數據RAM MD內的地址值所指向的偏差值RAM DV內的值。來自映射數據RAM MD的地址值是排序計數器SC。DV1和DV2是來自將比較的偏差值RAM DV的數。
一種特殊情況是在準備好DV1的偏差值之后SC計數器溢出時。在這種情況下，DV2被從第一地址位置裝載。最后和第一值必須被以相反順序比較。所述SC計數器的進位信號用于指示這種情況。
每次執行映射數據交換，即復位所述排序準備計數器SRC。如果所述計數器并未復位為64步，則所述計數器溢出，且所述進位變得有效。此時，比較所有未交換的偏差值，且它們以增序排列。此處重要一點是，由于位元數為奇數，因此每輪都比較不同的值(1<＝>2，3<＝>4，...，61<＝>62，2<＝>3，...，62<＝>63，1<＝>2，...)。
在圖10所示的雙陣系統內，就第二陣而言，以相反順序執行值DV1和DV2的比較。在第一次排序之后，所述值以降序排列，從而使得所述第一位元是最大正誤差，而最后一個位元是最大負誤差。可使用相同硬件實施方式。在排序的第一階段之后，可將偏差值刪除。
所述校準算法的第二階段簡單地將映射數據組織為最終順序。所述校準算法的第二階段從映射數據RAM的第二部分取數，并將它們移至所述映射數據RAM的第一部分，從而使得第一存儲器位置保持不變，而第二存儲器位置被以最后一個值交換。第三存儲器位置保持不變，而第四存儲器位置被以倒數第三值交換，等等。圖18示出了所述算法的流程圖。術語“最大”指示SC計數器的最大值，在此實例內為62。如果使用雙陣結構，則流程圖對于兩個陣都有效。在最后一個階段內，排序后映射設備被載入所述映射設備。在雙陣拓撲中，第二陣重復所有四個階段。
對于本發明技術人員而言，隨著技術進步，可以各種方式和各種網絡環境實施本發明的基本構思。本發明及其實施例因而并不僅限于上述實例，而是可在權利要求書范圍內改變。
權利要求
1.一種數模轉換器(DAC)，包括一組可開關電流源(1)，這些電流源以控制順序進行操作；以及映射設備(2)，連接至所述可開關電流源組(1)，以控制所述電流源的操作順序，其特征在于所述可開關電流源組(1)被分為兩個可開關電流源陣(1a、1b)；以及所述映射設備被分為兩個獨立的映射器(2a、2b)，所述兩個獨立的映射器(2a、2b)連接至所述兩個可開關電流源陣。
2.根據權利要求1的數模轉換器，其特征在于，所述數模轉換器還包括校準設備(3)，連接至所述映射設備(2)；以及測量設備(ADC)，連接至所述兩個可開關電流源陣(2a、2b)，所述測量設備用于測量所述陣中的電流源的電流偏差。
3.根據權利要求2的數模轉換器，其特征在于，所述數模轉換器還包括連接至所述測量設備的參考電流源(Iref)。
4.根據權利要求2的數模轉換器，其特征在于，所述校準設備(3)包括排序設備，用于排序來自所述測量設備的電流偏差；存儲設備(RAM)，用于存儲所述偏差值和/或映射數據；以及控制邏輯，用于控制所述排序設備。
5.根據權利要求4的數模轉換器，其特征在于，所述排序設備包括排序計數器(SC)；以及排序準備計數器(SRC)。
6.根據權利要求4的數模轉換器，其特征在于，所述排序設備包括只讀存儲器，所述只讀存儲器存儲用于初始化所述校準設備的映射數據。
7.根據權利要求1的數模轉換器，其特征在于，所述測量設備是模數轉換器(ADC)。
8.一種用于校準數模轉換器的校準方法，所述數模轉換器使用一組可開關電流源，在所述方法中，所述可開關電流源被設置為以預定順序進行操作，其特征在于從所述可開關電流源組收集與參考電流成比例的電流偏差數據；將所述可開關電流源排序為開關順序，其中所述可開關電流源與所述參考電流的正和負偏差相互補充；以及將所述開關順序作為映射數據載入所述映射設備，從而以校準后順序開關所述可開關電流源。
9.根據權利要求8的方法，其特征在于，在所述排序步驟中將所述開關順序選定為使得與所述參考電流的最大正偏差為第一，與所述參考電流的最大負偏差為第二，與所述參考電流的第三大正偏差為第三，與所述參考電流的第三大負偏差為第四，以此類推，其中最近的第二負偏差是第二大負偏差，而最后一個是第二大正值。
10.根據權利要求8的方法，其特征在于，通過將一部分映射數據載入所述映射設備來初始化所述校準，所述一部分映射數據逐個地開關所述可開關電流源，以分別將它們與所述參考電流相比較。
11.根據權利要求8的方法，其特征在于，在兩個獨立可開關電流源陣的情況下，以第一順序排序所述第一陣的第一部分映射數據，以與所述第一順序相反的順序排序第二部分映射數據。
12.根據權利要求8的方法，其特征在于，在所述收集步驟中，借助模數轉換器來測量所述電流源的電流值，以生成所述偏差的數字值。
全文摘要
本發明描述了一種用于數字校準分段電流導引D/A轉換器的方法。本發明的一個實施例是14比特DAC，其中6MSB比特被以兩個未加權電流源陣轉換。此外，在本發明中示出了一種用于基于所述電流源的失配的分析數據來組織轉換順序的新方法。在所述開關陣之前使用可編程映射設備，而非固定溫度計譯碼。使用所述可編程映射設備，所述電流開關的開關順序可被最優選擇為使得結果模擬信號內的誤差最小化。基于根據本發明的校準方法，使所述映射設備編程開關順序。本發明改良旨在處理引起部件自身內不良匹配的誤差。本發明改良是通過將未加權單位電流開關重新設置為更佳的順序而實現的。
文檔編號H03M1/74GK1625840SQ02828815
公開日2005年6月8日 申請日期2002年5月27日 優先權日2002年5月27日
發明者皮特里·埃洛蘭塔 申請人:諾基亞公司