專利名稱：并行抽選電路的制作方法
背景技術(shù)：
本發(fā)明一般涉及用于在示波器上抽選波形數(shù)據(jù)的并行抽選電路。
傳統(tǒng)上，數(shù)字存儲(chǔ)示波器(DSO)捕捉電子信號(hào)(波形)，并允許用戶在時(shí)間(x軸)-幅度(y軸)顯示中查看所捕捉信號(hào)的軌跡。這通過對波形進(jìn)行數(shù)字抽樣、從而產(chǎn)生多個(gè)樣本來完成。目前的DSO能夠以每秒109個(gè)樣本的速率來捕獲數(shù)據(jù)。在這個(gè)速率上，需要千兆字節(jié)的存儲(chǔ)器來包含一秒的數(shù)據(jù)。存儲(chǔ)這種數(shù)量的數(shù)據(jù)很快會(huì)超過即使是最大的DSO存儲(chǔ)器的容量。此外，顯示屏的分辨率不足以顯示這種數(shù)量的數(shù)據(jù)。實(shí)際上，顯示器只需要大約1000個(gè)數(shù)據(jù)點(diǎn)來產(chǎn)生適當(dāng)?shù)牟ㄐ诬壽E。因此，為了顯示一秒的軌跡，在各顯示點(diǎn)之間丟棄差不多106個(gè)樣本。
由于這些原因，DSO通常通過稱作抽選的簡化運(yùn)算來減少樣本數(shù)量。抽選操作可在捕獲波形、存儲(chǔ)樣本、處理數(shù)據(jù)和/或再現(xiàn)顯示圖像的過程中執(zhí)行。對于這些階段中的大多數(shù)而言，抽選操作可用軟件來執(zhí)行。但是，在捕獲過程中，軟件實(shí)現(xiàn)太慢而無法與輸入數(shù)據(jù)保持同步。
發(fā)明概述因此，需要在示波器捕獲波形期間執(zhí)行實(shí)時(shí)抽選操作的能力。這個(gè)問題的解決方案最好應(yīng)該是節(jié)省成本且易于實(shí)現(xiàn)的。
因此，本發(fā)明的一個(gè)目的是提供一種在示波器中執(zhí)行抽選操作的電路。
本發(fā)明的另一個(gè)目的是提供一種用于在示波器中執(zhí)行抽選操作的多電路系統(tǒng)。
本發(fā)明的優(yōu)選實(shí)施例提供一種用于在示波器上抽選波形數(shù)據(jù)的抽選電路。抽選電路具有樣本計(jì)數(shù)電路，樣本計(jì)數(shù)電路具有N個(gè)寄存器(N為數(shù)據(jù)總線上的數(shù)據(jù)線的數(shù)量)，各寄存器與位于各寄存器對之間的N-1個(gè)加法器其中之一串聯(lián)。樣本計(jì)數(shù)電路根據(jù)抽選系數(shù)值和抽選相位值來確定N個(gè)輸出。各輸出指明抽選之后剩余的波形數(shù)據(jù)內(nèi)數(shù)據(jù)樣本的位置。寄存器中第一個(gè)設(shè)置為抽選相位值，作為其指明的位置。各加法器把抽選系數(shù)值與前一個(gè)寄存器的輸出相加而產(chǎn)生下一個(gè)寄存器的輸出，作為其指明的位置。抽選電路還具有復(fù)用電路，其中具有與N個(gè)相應(yīng)的并行輸出寄存器串聯(lián)的N個(gè)并行復(fù)用器。各復(fù)用器具有與數(shù)據(jù)總線的數(shù)據(jù)線連接的N個(gè)并行輸入。根據(jù)樣本計(jì)數(shù)電路的輸出之一來控制各復(fù)用器，以便從數(shù)據(jù)總線的數(shù)據(jù)線之一選擇數(shù)據(jù)樣本。各輸出寄存器由啟用位來啟用，以便接收相應(yīng)的復(fù)用器選取的數(shù)據(jù)樣本。
本發(fā)明的另一方面在于，抽選電路還可包括N個(gè)模數(shù)電路和N個(gè)除法電路。各電路連接到樣本計(jì)數(shù)電路的N個(gè)輸出其中之一，并且對應(yīng)于N個(gè)并行復(fù)用器和輸出寄存器中預(yù)定的一個(gè)。各模數(shù)電路產(chǎn)生時(shí)鐘信號(hào)，用于控制相應(yīng)的復(fù)用器對數(shù)據(jù)樣本的選擇。各除法電路產(chǎn)生地點(diǎn)信號(hào)，用于為相應(yīng)的輸出寄存器產(chǎn)生啟用位。
本發(fā)明的另一方面在于，抽選電路還可包括啟用電路，其中具有連接到N個(gè)并行比較器的至少一個(gè)計(jì)數(shù)器。各比較器比較來自計(jì)數(shù)器的計(jì)數(shù)值與從相應(yīng)一個(gè)除法電路接收的地點(diǎn)信號(hào)，從而產(chǎn)生相應(yīng)輸出寄存器的啟用位。計(jì)數(shù)值通常按順序一直排到抽選系數(shù)值，然后再重排。
本發(fā)明的第二實(shí)施例提供一種用于在示波器上抽選波形數(shù)據(jù)的抽選系統(tǒng)。抽選系統(tǒng)包括多個(gè)模數(shù)轉(zhuǎn)換器，用于從輸入波形中并行捕獲和產(chǎn)生數(shù)據(jù)樣本；多個(gè)抽選電路；多個(gè)存儲(chǔ)段；以及處理器，用于選擇存儲(chǔ)段中存儲(chǔ)的數(shù)據(jù)樣本。各抽選電路連接到相應(yīng)的模數(shù)轉(zhuǎn)換器，并且具有樣本計(jì)數(shù)電路，樣本計(jì)數(shù)電路具有N個(gè)寄存器(N為數(shù)據(jù)總線上的數(shù)據(jù)線的數(shù)量)，各寄存器與位于各寄存器對之間的N-1個(gè)加法器其中之一串聯(lián)。樣本計(jì)數(shù)電路根據(jù)抽選系數(shù)值和抽選相位值來確定N個(gè)輸出。各輸出指明抽選之后剩余的波形數(shù)據(jù)內(nèi)數(shù)據(jù)樣本的位置。寄存器中第一個(gè)設(shè)置為抽選相位值，作為其指明的位置。各加法器把抽選系數(shù)值與前一個(gè)寄存器的輸出相加而產(chǎn)生下一個(gè)寄存器的輸出，作為其指明的位置。抽選電路還具有復(fù)用電路，其中具有與N個(gè)相應(yīng)的并行輸出寄存器串聯(lián)的N個(gè)并行復(fù)用器。各復(fù)用器具有與數(shù)據(jù)總線的數(shù)據(jù)線連接的N個(gè)并行輸入。根據(jù)樣本計(jì)數(shù)電路的輸出之一來控制各復(fù)用器，以便從數(shù)據(jù)總線的數(shù)據(jù)線之一選擇數(shù)據(jù)樣本。各輸出寄存器由啟用位來啟用，以便接收相應(yīng)的復(fù)用器選取的數(shù)據(jù)樣本。此外，各存儲(chǔ)段存儲(chǔ)來自相應(yīng)抽選電路的數(shù)據(jù)樣本。
在第二實(shí)施例中，并行模數(shù)轉(zhuǎn)換器可在預(yù)定順序時(shí)間對波形數(shù)據(jù)抽樣，從而產(chǎn)生波形數(shù)據(jù)樣本。
第二實(shí)施例的另一方面在于，抽選電路還可包括N個(gè)模數(shù)電路和N個(gè)除法電路。各電路連接到樣本計(jì)數(shù)電路的N個(gè)輸出其中之一，并且對應(yīng)于N個(gè)并行復(fù)用器和輸出寄存器中預(yù)定的一個(gè)。各模數(shù)電路產(chǎn)生時(shí)鐘信號(hào)，用于控制相應(yīng)復(fù)用器對數(shù)據(jù)樣本的選取。各除法電路產(chǎn)生地點(diǎn)信號(hào)，用于為相應(yīng)輸出寄存器產(chǎn)生啟用位。
第二實(shí)施例的另一方面在于，抽選電路還可包括啟用電路，其中具有連接到N個(gè)并行比較器的至少一個(gè)計(jì)數(shù)器。各比較器比較來自計(jì)數(shù)器的計(jì)數(shù)值與從除法電路之一接收的地點(diǎn)信號(hào)，以便產(chǎn)生相應(yīng)輸出寄存器的啟用位。計(jì)數(shù)值通常按順序一直排到抽選系數(shù)值，然后再重排。
本發(fā)明的第二實(shí)施例提供一種利用抽選電路在示波器上抽選波形數(shù)據(jù)的方法。該方法首先根據(jù)抽選系數(shù)值和抽選相位值來確定N個(gè)輸出。各輸出指明抽選之后剩余的波形數(shù)據(jù)內(nèi)數(shù)據(jù)樣本的位置。利用與位于各寄存器對之間的N-1個(gè)加法器其中之一串聯(lián)的N個(gè)寄存器(其中N為數(shù)據(jù)總線上的數(shù)據(jù)線的數(shù)量)并行確定N個(gè)輸出。該方法然后把寄存器中第一個(gè)設(shè)置成抽選相位值，作為其指明的位置，并利用各加法器把抽選系數(shù)值與前一個(gè)寄存器的輸出相加，從而產(chǎn)生下一個(gè)寄存器的輸出，作為其指明的位置。該方法從數(shù)據(jù)總線的數(shù)據(jù)線之一選擇由N個(gè)輸出指明的波形數(shù)據(jù)的數(shù)據(jù)樣本。利用N個(gè)并行復(fù)用器來選擇數(shù)據(jù)樣本。各復(fù)用器與N個(gè)相應(yīng)并行輸出寄存器其中之一串聯(lián)，并具有與數(shù)據(jù)總線的數(shù)據(jù)線連接的N個(gè)并行輸入，以及根據(jù)N個(gè)輸出中預(yù)定的一個(gè)來控制各復(fù)用器。N個(gè)輸出寄存器中的每一個(gè)則利用啟用位來啟用，以便接收相應(yīng)的復(fù)用器所選取的數(shù)據(jù)樣本。
第三實(shí)施例的另一方面在于，所述方法還可包括以下步驟根據(jù)N個(gè)輸出產(chǎn)生N個(gè)時(shí)鐘信號(hào)，用于控制N個(gè)并行復(fù)用器對數(shù)據(jù)樣本的選擇；以及根據(jù)N個(gè)輸出產(chǎn)生N個(gè)地點(diǎn)信號(hào)，用于產(chǎn)生N個(gè)輸出寄存器的啟用位。
第三實(shí)施例的另一方面在于，所述方法還可包括以下步驟比較來自計(jì)數(shù)器的計(jì)數(shù)值與N個(gè)地點(diǎn)信號(hào)中的每一個(gè)，從而產(chǎn)生N個(gè)輸出寄存器的啟用位。計(jì)數(shù)值通常按順序一直排到抽選系數(shù)值，然后再重排。
通過說明和附圖，本發(fā)明的其它目的和優(yōu)點(diǎn)將會(huì)顯而易見。
附圖簡介為了更全面地理解本發(fā)明，參照以下描述和附圖，其中
圖1說明根據(jù)本發(fā)明的抽選電路對輸入數(shù)據(jù)樣本的{5，2}抽選；圖2說明根據(jù)本發(fā)明的抽選電路對輸入數(shù)據(jù)樣本的{10，2}抽選；圖3說明根據(jù)本發(fā)明的抽選電路對輸入數(shù)據(jù)樣本的{40，2}抽選；圖4是用于確定圖1-3所示的輸出行的并行抽選電路的樣本計(jì)數(shù)部分；圖5是說明輸入總線寬度W的并行抽選電路的模數(shù)和除法部分；
圖6是用于計(jì)算啟用位Ei的并行抽選電路的啟用位部分；圖7是用于選擇要捕捉的數(shù)據(jù)樣本的并行抽選電路的示范復(fù)用部分；圖8是一種利用根據(jù)本發(fā)明的多個(gè)并行抽選電路來執(zhí)行{10，0}抽選的系統(tǒng)；圖9是一種利用根據(jù)本發(fā)明的多個(gè)并行抽選電路來執(zhí)行{10，0}抽選的備選系統(tǒng)；以及圖10是另一個(gè)利用根據(jù)本發(fā)明的多個(gè)并行抽選電路來執(zhí)行{10，0}抽選的備選系統(tǒng)。
優(yōu)選實(shí)施例的詳細(xì)描述參照附圖來描述根據(jù)本發(fā)明的電路和系統(tǒng)的優(yōu)選實(shí)施例。
本發(fā)明的優(yōu)選實(shí)施例是用于DSO的并行抽選電路。并行抽選電路實(shí)現(xiàn)是嵌入較大芯片的設(shè)計(jì)中的同步數(shù)字電路。如上所述，抽選操作通常以軟件在DSO中執(zhí)行，但比預(yù)期的要慢許多。用來以軟件執(zhí)行抽選的方法從根本上不同于根據(jù)本發(fā)明的抽選電路所執(zhí)行的操作；但結(jié)果相似。
在DSO中并行抽選電路可用于在任何階段處理數(shù)據(jù)。例如，抽選電路可用于在捕獲階段抽選輸入數(shù)據(jù)。抽選系數(shù)和抽選的初始相位是任意的和可編程的，下面將會(huì)論述。
電路在每個(gè)時(shí)鐘周期提供多個(gè)字的數(shù)據(jù)總線上執(zhí)行抽選。在以下提供的實(shí)例中，并行抽選電路在16個(gè)樣本寬的數(shù)據(jù)總線上實(shí)現(xiàn)，輸出總線的寬度與輸入總線相同，而且按一抽選是可接受的。此外，通過單個(gè)存儲(chǔ)段來路由來自此電路的數(shù)據(jù)，但本發(fā)明不限于此。
在描述該電路之前，這里提出符號(hào)和代數(shù)來描述抽選操作。如果要抽選的數(shù)據(jù)由表示為{s0，s1，s2，s3...}的樣本序列構(gòu)成，則抽選產(chǎn)生數(shù)據(jù)的定期抽樣。例如，數(shù)據(jù)按二抽選產(chǎn)生序列{s0，s2，s4，s6...}。
注意，對于按二抽選，有兩個(gè)可能的序列。序列{s1，s3，s5，s7...}也是可接受的按二抽選。這些序列稱作序列{2，0}和序列{2，1}。有序?qū)χ械牡谝粋€(gè)數(shù)字是抽選系數(shù)，第二個(gè)數(shù)字是相位。所述相位是在保存第一個(gè)樣本之前跳過的樣本數(shù)量。
如果S表示任何數(shù)據(jù)序列，則{2，0}S是對序列S執(zhí)行相位為零、按二進(jìn)行的抽選的結(jié)果。抽選的序列可表示為例如{5，0}2，0}{5，0}S＝{50，0}S。
當(dāng)偏移為零時(shí)，易于證明{B，0}{A，0}＝{B·A，0}。同樣，具有非零偏移時(shí)，易于證明{B，b}{A，a}＝{B·A，A·b+a}。此外，注意，具有非零相位的抽選不可交換，即{A，a}{B，b}≠{B，b}{A，a}。
加號(hào)(+)用來表示兩個(gè)序列的合并。在合并中，樣本的順序始終被保留。這允許組合序列以形成具有較小抽選的序列。以下全部定理通過對序列{x，y}應(yīng)用適當(dāng)?shù)某檫x而得出。
{x，y}＝{2x，y}+{2x，y+x}{x，y}＝{3x，y}+{3x，y+x}+{3x，y+2x}{x，y}＝{5x，y}+{5x，y+x}+{5x，y+2x}+{5x，y+3x}+{5x，y+4x}{x，y}＝{6x，y}+{6x，y+x}+{6x，y+2x}+{6x，y+3x}+{6x，y+4x}+{6x，y+5x}圖1-3提供根據(jù)本發(fā)明執(zhí)行的抽選操作的三個(gè)實(shí)例。各圖表示以六行、每行16個(gè)樣本進(jìn)行編號(hào)和排列的96個(gè)數(shù)據(jù)樣本的塊。這是數(shù)據(jù)在到達(dá)并行抽選電路時(shí)的配置。每行對應(yīng)于一個(gè)時(shí)鐘周期。在本例中，數(shù)據(jù)總線為16個(gè)樣本寬，但本發(fā)明不限于此。在右側(cè)標(biāo)記為0的第一行由第一組16個(gè)樣本組成，標(biāo)記為1的下一行由下一組16個(gè)樣本組成，依此類推。
圖1說明根據(jù)本發(fā)明的抽選電路對輸入數(shù)據(jù)樣本的{5，2}抽選。這是按五抽選，初始相位為二({5，2})。帶圓圈的樣本是在抽選之后剩余的數(shù)據(jù)樣本。在第一個(gè)時(shí)鐘周期，樣本2、7和12移動(dòng)到輸出端。標(biāo)記為輸出的行表示在抽選之后剩余的樣本。在下一個(gè)時(shí)鐘周期，樣本17、22和27移動(dòng)到輸出端，依此類推。注意，第三個(gè)時(shí)鐘周期(標(biāo)記為2)要求向輸出端傳送四個(gè)樣本。在五個(gè)時(shí)鐘周期之后，該模式重復(fù)。注意，由于樣本已經(jīng)仔細(xì)地編號(hào)，因此所述樣本編號(hào)剛好等于相位2連續(xù)加上抽選系數(shù)5。
接下來，編號(hào)以二進(jìn)制表示，四個(gè)最低有效位與四個(gè)最高有效位分開。這些編號(hào)在圖1中表示為輸出行之下的兩行。較低的位編號(hào)成為“地點(diǎn)”，較高的位編號(hào)成為“時(shí)鐘”。注意，地點(diǎn)是輸入字中的數(shù)據(jù)樣本的位置(0-15)，時(shí)鐘是其中提供數(shù)據(jù)的時(shí)鐘周期。這對如何啟用連接到抽選電路中的輸出寄存器的復(fù)用器(mux)以及哪個(gè)時(shí)鐘周期等待捕捉數(shù)據(jù)提供了規(guī)定。
圖2說明根據(jù)本發(fā)明的抽選電路對輸入數(shù)據(jù)樣本(按照與圖1所示相似的方式編號(hào))的{10，2}抽選。系數(shù)10使得沒有從奇數(shù)列中選擇任何數(shù)據(jù)。
圖3說明根據(jù)本發(fā)明的抽選電路對輸入數(shù)據(jù)樣本的{40，2}抽選。這里，抽選系數(shù)增加到40。注意，并未從每個(gè)輸入數(shù)據(jù)線選擇數(shù)據(jù)。另外，該模式需要37個(gè)時(shí)鐘周期來填充輸出行。
現(xiàn)在參照圖4-7來說明根據(jù)本發(fā)明的抽選電路的詳細(xì)情況，其中表示了電路的示意實(shí)現(xiàn)。利用16個(gè)并聯(lián)連接到數(shù)據(jù)總線的并行16對1復(fù)用器(示范復(fù)用器如圖7所示)來實(shí)現(xiàn)抽選過程，它們根據(jù)樣本計(jì)數(shù)電路(圖4)所產(chǎn)生的控制信號(hào)有選擇地捕獲樣本。
圖4是用于確定圖1-3所示的輸出(樣本編號(hào))行的并行抽選電路的樣本計(jì)數(shù)部分。在初始化時(shí)根據(jù)所需的抽選值來輸入相位和系數(shù)值。相位和系數(shù)值通過輸入時(shí)鐘脈沖在電路中傳送，使得各(D型)寄存器41存儲(chǔ)等于前一個(gè)寄存器42的值加上系數(shù)值的結(jié)果Ci。結(jié)果C0...Cw-1對應(yīng)于要輸出的數(shù)據(jù)樣本的編號(hào)。注意，這些結(jié)果與圖1到3所示的輸出行相同。W為輸入數(shù)據(jù)總線的寬度。
圖5是說明輸入總線寬度W的并行抽選電路的模數(shù)和除法部分。通過電路的這個(gè)部分的副本饋送來自圖4的電路的各輸出結(jié)果Ci。如果W為2的冪，則電路的這部分極為簡單。在上述實(shí)例中，W為16，模數(shù)W51和除法W52操作只是對Ci中的數(shù)據(jù)位的重新排列。輸出值Mi和Ni對應(yīng)于圖1-3所示的時(shí)鐘和地點(diǎn)值。其它W值也是可行的，但會(huì)使得電路的這部分變得更復(fù)雜。
圖6是用于計(jì)算啟用位Ei的并行抽選電路的啟用位部分。計(jì)數(shù)器模數(shù)系數(shù)61是按順序一直遞增到抽選系數(shù)的計(jì)數(shù)器。在初始化期間，此計(jì)數(shù)器61被歸零。在初始化時(shí)還創(chuàng)建時(shí)鐘編號(hào)表(未示出)。對輸入總線上的有效數(shù)據(jù)字計(jì)數(shù)。當(dāng)計(jì)數(shù)器61等于時(shí)鐘編號(hào)時(shí)，則啟用相應(yīng)的輸出字節(jié)。當(dāng)時(shí)鐘計(jì)數(shù)器翻轉(zhuǎn)時(shí)，完整的輸出對于一個(gè)時(shí)鐘周期是有效的。對于各次計(jì)數(shù)，計(jì)算啟用位Ei。
圖7是用于選擇數(shù)據(jù)樣本的并行抽選電路的示范復(fù)用部分。如上所述，并行抽選電路包括16個(gè)這類并行的復(fù)用器71。這些復(fù)用器在初始化時(shí)經(jīng)過配置，并且在下一次配置之前不會(huì)改變。各復(fù)用器經(jīng)過連接，以便接收數(shù)據(jù)總線D0到Dw-1上的各個(gè)字。通過Mi的值來設(shè)置復(fù)用器，這些值通過圖5所示的電路部分來計(jì)算。復(fù)用器把正確的輸入字路由到輸出寄存器72。通過圖6所示的電路部分計(jì)算的啟用位Ei來啟用輸出寄存器。啟用位確定捕捉輸出數(shù)據(jù)的正確時(shí)間。當(dāng)計(jì)數(shù)器61翻轉(zhuǎn)時(shí)，輸出數(shù)據(jù)的完整集合已準(zhǔn)備好。
本發(fā)明的另一個(gè)實(shí)施例是由多個(gè)并行抽選電路組成的抽選系統(tǒng)?，F(xiàn)在參照圖8-10說明抽選系統(tǒng)的實(shí)例。抽選系統(tǒng)是高級系統(tǒng)方法，它采用上述并行抽選電路的功能。抽選系統(tǒng)采用物理上分開的芯片中的并行抽選電路的多個(gè)副本。另外，來自抽選系統(tǒng)的數(shù)據(jù)被路由到獨(dú)立的存儲(chǔ)段。這個(gè)方法可提高DSO的整體吞吐量。
圖8是一種利用根據(jù)本發(fā)明的多個(gè)并行抽選電路來執(zhí)行{10，0}抽選的抽選系統(tǒng)。這個(gè)系統(tǒng)包括三個(gè)交織的模數(shù)轉(zhuǎn)換器(ADC)81和三個(gè)并行抽選電路82，以及利用三個(gè)存儲(chǔ)段83和DSO微處理器84。波形在左側(cè)輸入，并在把波形轉(zhuǎn)換成抽樣數(shù)字?jǐn)?shù)據(jù)的三個(gè)ADC之間分割。因此，ADC產(chǎn)生按三抽選的序列。數(shù)據(jù)被輸入到三個(gè)并行抽選電路，這些電路根據(jù)程序設(shè)計(jì)執(zhí)行進(jìn)一步抽選，而且數(shù)據(jù)被存儲(chǔ)在相應(yīng)存儲(chǔ)段中。然后，微處理器能夠從存儲(chǔ)段中選擇所需的輸出數(shù)據(jù)。或者，可通過軟件而不是以并行抽選電路的形式來實(shí)現(xiàn)一個(gè)或多個(gè)抽選操作82。
下面說明圖8的抽選系統(tǒng)執(zhí)行的數(shù)學(xué)運(yùn)算。目的是創(chuàng)建序列{10，0}，按十抽選的樣本的完整序列。輸入波形最初表示為數(shù)據(jù)序列{1，0}。這表示輸入波形的全部樣本。但是，實(shí)際上，尚未產(chǎn)生樣本，因?yàn)槌闃邮窃贏DC中進(jìn)行的。如上所述，各交織ADC僅測量完整波形中的每第三個(gè)樣本。因此，ADC產(chǎn)生的序列標(biāo)記為{3，0}、{3，1}和{3，2}。注意，序列的相位是任意的，但必須彼此不同。采用上述定理，輸出序列{10，0}和ADC序列，可逆向求解以找出各抽選塊的必要值，如下所示{10，0}＝{30，0}+{30，10}+{30，20}{10，0}＝{10，0}{3，0}+{10，S}{3，1}+{10，t}{3，2}當(dāng)s＝3且t＝6時(shí)，滿足該等式。因此，抽選塊必須編程為{10，0}、{10，3}和{10，6}。
注意，抽選操作不可交換，因此按順序是重要的。如果s和t不是整數(shù)，則抽選是不可能的。如果抽選系數(shù)(本例中為10)和ADC數(shù)量(3)的最大公約數(shù)大于1，則抽選在不浪費(fèi)存儲(chǔ)段的前提下是不可能的。如果最大公約數(shù)為1，則抽選是可能的。
圖9和圖10是利用根據(jù)本發(fā)明的多個(gè)抽選電路92、102來執(zhí)行{10，0}抽選的備選系統(tǒng)。下列系統(tǒng)說明ADC的數(shù)量(6)和抽選系數(shù)(10)的最大公約數(shù)為2的情況。
如圖9所示，第一、第三和第五ADC91沒有向最終序列提供任何數(shù)據(jù)。此外，與這些ADC相關(guān)的存儲(chǔ)塊93被浪費(fèi)，即它們沒有存儲(chǔ)有用數(shù)據(jù)。為了解決這個(gè)問題，可對未使用的存儲(chǔ)塊創(chuàng)建其它數(shù)據(jù)通路，但這是昂貴的。
在圖10中，系統(tǒng)經(jīng)過修改，允許多個(gè)ADC101同時(shí)進(jìn)行抽樣。如圖所示，先前在圖9中產(chǎn)生不可用數(shù)據(jù)的ADC這時(shí)產(chǎn)生冗余數(shù)據(jù)。抽選電路102這時(shí)用于把數(shù)據(jù)分配到所有存儲(chǔ)段103中，從而消除了那些段的浪費(fèi)。
雖然已經(jīng)采用具體術(shù)語描述了本發(fā)明的優(yōu)選實(shí)施例，但這種描述只是說明性的，應(yīng)當(dāng)理解，可進(jìn)行修改和變更，只要沒有背離以下權(quán)利要求的精神或范圍。
權(quán)利要求
1.一種用于在示波器上抽選波形數(shù)據(jù)的抽選電路，包括樣本計(jì)數(shù)電路，它具有N個(gè)寄存器，各寄存器與位于各寄存器對之間的N-1個(gè)加法器其中之一串聯(lián)，其中N是數(shù)據(jù)總線上的數(shù)據(jù)線的數(shù)量；所述樣本計(jì)數(shù)電路根據(jù)抽選系數(shù)值和抽選相位值來確定N個(gè)輸出，各輸出指明在抽選之后剩余的所述波形數(shù)據(jù)內(nèi)數(shù)據(jù)樣本的位置；所述寄存器中第一個(gè)設(shè)置為所述抽選相位值作為其指明的位置，各加法器把所述抽選系數(shù)值與前一個(gè)寄存器的輸出相加，從而產(chǎn)生下一個(gè)寄存器的輸出作為其指明的位置；以及復(fù)用器電路，它具有N個(gè)并行復(fù)用器，每個(gè)復(fù)用器與N個(gè)相應(yīng)并行輸出寄存器其中之一串聯(lián)；各復(fù)用器具有與所述數(shù)據(jù)總線的所述數(shù)據(jù)線連接的N個(gè)并行輸入，并根據(jù)所述樣本計(jì)數(shù)電路的輸出中預(yù)定的一個(gè)來控制，以便按照所述輸出中的所述預(yù)定的一個(gè)的指示從所述數(shù)據(jù)總線的數(shù)據(jù)線之一選擇數(shù)據(jù)樣本；所述N個(gè)輸出寄存器中每一個(gè)由啟用位來啟用，從而接收所述相應(yīng)復(fù)用器選取的數(shù)據(jù)樣本。
2.如權(quán)利要求1所述的抽選電路，其特征在于還包括N個(gè)模數(shù)電路和N個(gè)除法電路，每個(gè)電路連接到所述樣本計(jì)數(shù)電路的所述N個(gè)輸出其中之一，每個(gè)電路對應(yīng)于所述N個(gè)并行復(fù)用器和輸出寄存器中預(yù)定的一個(gè)；每個(gè)模數(shù)電路產(chǎn)生時(shí)鐘信號(hào)，用于控制所述相應(yīng)復(fù)用器對數(shù)據(jù)樣本的選擇；每個(gè)除法電路產(chǎn)生地點(diǎn)信號(hào)，用于產(chǎn)生所述相應(yīng)輸出寄存器的所述啟用位。
3.如權(quán)利要求2所述的抽選電路，其特征在于還包括啟用電路，它具有連接到N個(gè)并行比較器的至少一個(gè)計(jì)數(shù)器；各比較器比較來自所述計(jì)數(shù)器的計(jì)數(shù)值與從所述除法電路中相應(yīng)的一個(gè)接收的地點(diǎn)信號(hào)，從而產(chǎn)生所述相應(yīng)輸出寄存器的所述啟用位。
4.如權(quán)利要求3所述的抽選電路，其特征在于，所述計(jì)數(shù)值按順序一直排到所述抽選系數(shù)值，然后再重排。
5.一種用于在示波器上抽選波形數(shù)據(jù)的抽選系統(tǒng)，包括多個(gè)模數(shù)轉(zhuǎn)換器，用于從輸入波形并行捕獲和產(chǎn)生數(shù)據(jù)樣本；多個(gè)并行連接的抽選電路，各抽選電路連接到所述模數(shù)轉(zhuǎn)換器中預(yù)定相應(yīng)的一個(gè)，并且具有樣本計(jì)數(shù)電路，具有N個(gè)寄存器，各寄存器與位于各寄存器對之間的N-1個(gè)加法器其中之一串聯(lián)，其中N是數(shù)據(jù)總線上的數(shù)據(jù)線的數(shù)量；所述樣本計(jì)數(shù)電路根據(jù)抽選系數(shù)值和抽選相位值來確定N個(gè)輸出，各輸出指明在抽選之后剩余的波形數(shù)據(jù)內(nèi)數(shù)據(jù)樣本的位置；所述寄存器中第一個(gè)設(shè)置為所述抽選相位值作為其指明的位置，各加法器把所述抽選系數(shù)值與前一個(gè)寄存器的輸出相加，從而產(chǎn)生下一個(gè)寄存器的輸出作為其指明的位置；以及復(fù)用器電路，具有N個(gè)并行復(fù)用器，每個(gè)復(fù)用器與N個(gè)相應(yīng)并行輸出寄存器其中之一串聯(lián)；各復(fù)用器具有與所述數(shù)據(jù)總線的數(shù)據(jù)線連接的N個(gè)并行輸入，并根據(jù)來自所述樣本計(jì)數(shù)電路的輸出中預(yù)定的一個(gè)來控制，以便按照所述輸出中的所述預(yù)定的一個(gè)的指示從所述數(shù)據(jù)總線的數(shù)據(jù)線之一選擇數(shù)據(jù)樣本；所述N個(gè)輸出寄存器中每一個(gè)由啟用位來啟用，從而接收所述相應(yīng)復(fù)用器選取的數(shù)據(jù)樣本；多個(gè)存儲(chǔ)段，各存儲(chǔ)段用于存儲(chǔ)來自所述多個(gè)抽選電路中預(yù)定的一個(gè)相應(yīng)電路的數(shù)據(jù)樣本；以及處理器，用于選擇所述多個(gè)存儲(chǔ)段中存儲(chǔ)的數(shù)據(jù)樣本，從而產(chǎn)生所述抽選的波形數(shù)據(jù)。
6.如權(quán)利要求5所述的抽選系統(tǒng)，其特征在于，所述多個(gè)并行模數(shù)轉(zhuǎn)換器按照預(yù)定順序時(shí)間對所述波形數(shù)據(jù)抽樣，從而產(chǎn)生波形數(shù)據(jù)樣本。
7.如權(quán)利要求5所述的抽選系統(tǒng)，其特征在于，所述多個(gè)抽選電路還包括連接到所述樣本計(jì)數(shù)電路的所述N個(gè)輸出且對應(yīng)于所述N個(gè)并行復(fù)用器和輸出寄存器的N個(gè)模數(shù)電路和N個(gè)除法電路；每個(gè)模數(shù)電路產(chǎn)生時(shí)鐘信號(hào)，用于控制所述相應(yīng)復(fù)用器對數(shù)據(jù)樣本的選擇；每個(gè)除法電路產(chǎn)生地點(diǎn)信號(hào)，用于產(chǎn)生所述相應(yīng)輸出寄存器的所述啟用位。
8.如權(quán)利要求7所述的抽選系統(tǒng)，其特征在于，所述多個(gè)抽選電路還包括啟用電路，其中具有連接到N個(gè)并行比較器的至少一個(gè)計(jì)數(shù)器；各比較器比較來自所述計(jì)數(shù)器的計(jì)數(shù)值與來自所述除法電路之一的地點(diǎn)信號(hào)，從而產(chǎn)生所述相應(yīng)輸出寄存器的所述啟用位。
9.如權(quán)利要求8所述的抽選系統(tǒng)，其特征在于，所述計(jì)數(shù)值按順序一直排到所述抽選系數(shù)值，然后再重排。
10.一種采用抽選電路在示波器上抽選波形數(shù)據(jù)的方法，包括以下步驟根據(jù)抽選系數(shù)值和抽選相位值來確定N個(gè)輸出，各輸出指明在抽選之后剩余的波形數(shù)據(jù)內(nèi)數(shù)據(jù)樣本的位置；采用與位于各寄存器對之間的N-1個(gè)加法器其中之一串聯(lián)的N個(gè)寄存器并行確定所述N個(gè)輸出，其中N是數(shù)據(jù)總線上的數(shù)據(jù)線的數(shù)量；把所述寄存器中第一個(gè)設(shè)置為所述抽選相位值作為其指明的位置，以及采用各加法器把所述抽選系數(shù)值與前一個(gè)寄存器的輸出相加，從而產(chǎn)生下一個(gè)寄存器的輸出作為其指明的位置；以及從所述數(shù)據(jù)總線的數(shù)據(jù)線之一選擇由所述N個(gè)輸出指示的所述波形數(shù)據(jù)的數(shù)據(jù)樣本；采用N個(gè)并行復(fù)用器選擇所述數(shù)據(jù)樣本，各復(fù)用器與N個(gè)相應(yīng)的并行輸出寄存器其中之一串聯(lián)；各復(fù)用器具有與所述數(shù)據(jù)總線的數(shù)據(jù)線連接的N個(gè)并行輸入，并根據(jù)來自所述確定步驟的N個(gè)輸出中預(yù)定的一個(gè)來控制；利用啟用位來啟用所述N個(gè)輸出寄存器中的各個(gè)寄存器，以便接收所述相應(yīng)復(fù)用器選取的所述數(shù)據(jù)樣本。
11.如權(quán)利要求10所述的方法，其特征在于還包括以下步驟根據(jù)來自所述確定步驟的所述N個(gè)輸出產(chǎn)生N個(gè)時(shí)鐘信號(hào)，用于控制所述N個(gè)并行復(fù)用器對數(shù)據(jù)樣本的選擇，以及根據(jù)所述N個(gè)輸出產(chǎn)生N個(gè)地點(diǎn)信號(hào)，用于產(chǎn)生所述N個(gè)輸出寄存器的所述啟用位。
12.如權(quán)利要求10所述的方法，其特征在于還包括以下步驟比較來自計(jì)數(shù)器的計(jì)數(shù)值與所述N個(gè)地點(diǎn)信號(hào)中的每一個(gè)，從而產(chǎn)生所述N個(gè)輸出寄存器的所述啟用位。
13.如權(quán)利要求12所述的方法，其特征在于，所述比較步驟將所述計(jì)數(shù)值按順序一直排到所述抽選系數(shù)值，然后再重排計(jì)數(shù)值。
全文摘要
一種用于在示波器上抽選波形數(shù)據(jù)的抽選系統(tǒng)和抽選電路。利用16個(gè)并行連接到數(shù)據(jù)總線的并行16對1復(fù)用器來實(shí)現(xiàn)抽選電路，它們根據(jù)樣本計(jì)數(shù)電路所產(chǎn)生的控制信號(hào)有選擇地捕獲樣本?？奢斎氤檫x系數(shù)和相位值，以便對電路所執(zhí)行的抽選量編程。抽選系統(tǒng)在控制抽選方面提供更大的靈活性，而且是通過把若干抽選電路與相應(yīng)的模數(shù)轉(zhuǎn)換器和存儲(chǔ)段組合來形成的。
文檔編號(hào)H03H17/00GK1618063SQ02827823
公開日2005年5月18日 申請日期2002年12月4日 優(yōu)先權(quán)日2001年12月11日
發(fā)明者M·S·戈?duì)柋瓤怂?申請人:勒克羅伊公司