專利名稱：高頻寬低電壓增益胞元及具強化互導之電壓隨耦器的制作方法
技術領域：
本發明系關于一種電壓緩沖器和隨耦器，尤指一種使用在高頻寬低電壓增益胞元的電壓隨耦器。
背景差動電路(differential circuit)產生一正比于兩輸入訊號間的代數差(algebraic difference)之訊號。這些電路只有在該輸入訊號間有差異時，才產生一輸出訊號。
理想中，差動電路的輸出訊號并不由它的輸入訊號的大小決定。然而，當輸入訊號十分“微弱”時，這些訊號可以小到使得它們不能再被確實的處理。因此，當“微弱”輸入訊號提供到一差動電路時，這個“微弱”輸入訊號可以被縮小且將無法被偵測出這些可以存在于輸入訊號的小訊號差異。換句話說，包含在這些輸入訊號的信息和它們之間的代數差可能被遺失。
概念上，在差動電路處理輸入訊號之前，訊號放大器可以用來影響輸入訊號。假如使用訊號放大器，訊號放大器必須被匹配且需進一步的保持包含在輸入訊號理的信息。使用訊號放大器的一缺點是結果電路(resulting circuit)有一限制的頻寬。訊號放大器的極(poles)可以在高頻縮小該輸入訊號，如此便限制差動電路的頻寬。
發明內容
本發明系關系于高頻寬低電壓增益胞元，其可克服習知潛在的缺點。本發明也與具強化互導的電壓隨耦器和緩沖器有關。本發明較佳實施例將訊號衰減最小化并將在硬盤機及其它機電裝置與電子裝置的頻寬最大化。本發明較佳的緩沖器和隨耦器包含一單端(singleended)輸出、一源極隨耦器和一電流回饋回路。電流回饋回路耦合于該源極隨耦器和該單端輸出。藉由使用一由共源(common-source)晶體管執行的高增益之電流/電壓轉換和電壓/電流轉換，該電流回饋回路獲得在輸入和輸出電流間的高電流增益。
本案較佳實施例之增益胞元包含一第一和第二源極隨耦器、一在源極隨耦器周圍的第一和第二電流回饋回路、一第一和第二電流鏡射電路、一負載、一共模回饋電路和一第一和第二定電流源。較佳地，一差動安排包含該第一和第二源極隨耦器，其個別地耦合該第一和第二電流回饋回路。該第一和第二源極隨耦器電路也個別耦合于該第一和第二電流鏡射電路。該第一和第二電流鏡射電路耦合至一耦合于共模回饋電路的該負載。該共模回饋電路控制該定電流源，其汲入(sink)流經該第一和第二電流鏡射電路的鏡射電流。
簡單圖標說明圖標中，在不同視圖的相同組件數字符號表示相似的組件。
圖1系為本案較佳實施例之電壓隨耦器之示意圖；圖2系為包含于圖1之本案較佳實施例之增益胞元之示意圖；圖3系為包含于圖2之本案較佳實施例之替代負載之示意圖；圖4系為包含于圖2之本案另一較佳實施例之替代負載之示意圖；圖5系為包含于圖2、3、4之本案較佳實施例之串疊示意圖；圖6系為包含于圖2、3、4之本案較佳實施例之數字邏輯之示意圖；圖7系為包含于圖2、3、4之本案另一較佳實施例之數字邏輯之示意圖。
實施方式一硬盤是一種機電裝置，其可從一由可儲存資料的材料來制造或者僅覆蓋其表面的轉盤(platter)讀出或寫入資料。一硬盤可包含一用來支持轉盤的轉軸(spindle)、一驅動轉盤的馬達、一或多個讀寫頭、一讀寫頭定位機構、一電源供應器和一控制器。在一硬盤機中，一電壓緩沖器(buffer)可以被用來暫存訊號，其驅動訊號可用一高源電阻到一低阻抗負載來提供。例如，電壓隨耦器可以使用在當電壓來源電阻比負載電阻大的時候。不使用電壓隨耦器而直接將電壓源與負載耦合將導致一明顯的訊號衰減。在這個案例中，具有一高于負載阻抗的高輸入阻抗和低輸出阻抗的電壓隨耦器可以用來當成一電壓緩沖器。相同地，在一些應用，如在硬盤讀取電路中，兩輸入訊號的差異必須在不改變輸入訊號的完整性下被偵測出來。
圖1是本案較佳實施例之電壓隨耦器100之示意圖。本案之具有一單端輸出102之較佳實施例100包含三個晶體管源極隨耦器(source-follower)晶體管T1104、共源(common-source)晶體管T2106和折疊式串疊(folded-cascode)晶體管T3108和兩定電流源I1110、I2112。該第一和第二晶體管T1104和T2106較佳為P型信道金氧半導體場效晶體管(PMOS FETs)，而第三晶體管T3108較佳為N型信道金氧半導體場效晶體管(NMOS FET)。
較佳地，本案較佳實施例之電壓隨耦器100之輸出電壓伴隨著輸入電壓。在本案較佳實施例100中，輸出電壓不像輸入電壓，是按照一取決于源極隨耦器晶體管T1104的門檻(threshold)電壓Vt之閘源(gate-source)電壓。該門檻電壓Vt在制程中定義，其中該門檻電壓Vt是在源極(source)和汲極(drain)之間的電流產生(onset)的最低需求的閘電壓。此外，源極隨耦器晶體管T1104的閘源電壓取決于從源極流到汲極的偏壓電流。
較佳地，一電流汲入(sink)或該電流源I2112加偏壓于該源極隨耦器晶體管T1104和該折疊式串疊晶體管T3108。該晶體管T3108的汲極電流IDC1由電流源I1110所定義。該源極隨耦器晶體管T1104的汲極偏壓電流IDC2較佳為從電流源I1110流經I2112的電流差異，其中電流源I2112傳導一結合直流電(IDC1+IDC2)。互連于該共源晶體管T2106的源極(source)和汲極(drain)之間的符號R0114代表電流源I1110的輸出阻抗。由于本發明之較佳實施例之該共源晶體管T2106的一高閘極阻抗，R0114是從節點A(node A)到接地端(ground)118測量出的全部阻抗的重要部分。然而，從節點A到接地端118的全部阻抗將取決于該折疊式串疊晶體管T3108、該電流源I2112的輸出阻抗與從該源極隨耦器晶體管T1104的汲極調查的阻抗的相互傳導。
較佳地，產生在端子Vout102的輸出電壓伴隨在端子Vin120接收的輸入電壓。然而，本案較佳實施例之電壓隨耦器100的動態表現可由當輸入電壓改變時發生的時間延遲(time delays)或傳輸延遲(propagation delays)所描述。因為大部分的開關表示出非零的切換次數且必然地有一些在節點間的電容，電路功能可以取決于該開關的延遲反應，如使用在本案較佳實施例之電壓隨耦器100的該晶體管。
當在端子Vin120接收的輸入訊號減少，例如一傳輸延遲導致源極隨耦器晶體管T1104的閘源電壓Vgs開始增加。在端子Vout102產生的訊號沒有立即跟著在端子Vin120接收的訊號改變。當Vgs增加，由源極隨耦器晶體管T1104引起的導電通路增加，且對應產生一輸出交流電。該交流電(isource follower或isf)加到流過源極隨耦器晶體管T1104的導電通路的靜態直流電IDC2。因為I2112沒有被架構或規劃至汲入電流isf，isf基本上被加至在共源晶體管T2106的閘之IDC1還有在節點A 116的folded-cascode晶體管T3108之汲極。當在節點A 116的交流電增加時，部分由于該大阻抗R0，一相當大的交流閘極電壓補充該共源晶體管T2106的直流閘極電壓。這些閘極電壓導致共源晶體管T2106的導電通路減少。在閘源電壓Vgs的有效衰減，減少了從一直流供應Vdd 122流經T2106的電流。因此產生了一交流電icommon source(ics)。最后，在端子Vin120接收的輸入電壓和在端子Vout102產生的輸出電壓間的差異出現在一電壓區里，其一般由源極隨耦器晶體管T1104的門檻電壓Vt和直流偏電流IDC2所定義。
如圖所示，該折疊式串疊晶體管T3108、該兩電流源(I1110，I2112)和該共源晶體管T2106形成一在源極隨耦器晶體管T1104周圍的電流回饋回路。本案較佳實施例之輸入交流電到輸出交流電(gm)的全部互導或比率遠高于該源極隨耦器晶體管T1104或是該偏壓電流IDC2所架構之共源晶體管T2106的互導。該共源晶體管T2106的互導之增加或提高可由將該共源晶體管T2106的閘加上一傳導交流電壓所達成。該交流電壓可透過一高增益的電流/電壓轉換所達成，其轉換利用了在節點116 A感測的交流電isf。較佳地，本案較佳實施例之電壓隨耦器100的該共源晶體管T2106之汲極交流電ics被增大且與交流電isf反相。該電流回饋回路最小化流經源極隨耦器晶體管T1104的交流電isf，來獲得流經靠近直流電IDC2之源極隨耦器的電流。因此源極隨耦器晶體管T1104的閘源電壓是一在輸入Vin120和輸出Vout102之間的定補償(offset)電壓并且完全獨立于交流操作(ACoperation)之外。該共源晶體管T2106驅動該輸出交流電iout，其用來改變在輸出節點Vout102的電位(voltage level)，且iout的大小相等或近似于ics的大小。依上所述，本案較佳實施例之電壓隨耦器100的互導遠高于單獨之源極隨耦器晶體管T1104的互導。
本案較佳實施例之電壓隨耦器100的小訊號增益取決于電壓隨耦器的輸出阻抗和負載阻抗。本案較佳實施例之電壓隨耦器100的小訊號輸出阻抗反比于該共源晶體管T2106的互導。由于本案較佳實施例100的增強互導操作，電路訊號衰減將變小。
較佳地，源極隨耦器晶體管T1104的閘源(gate-source)電壓近乎不變，甚至于它帶有輸入訊號的小訊號改變。被該電路或該閘極(gate)觀察的電容和驅動在端子Vin120之該源極隨耦器晶體管T1104的閘極較佳地是由該閘源電容和該源極隨耦器晶體管T1104的閘汲(gate-drain)電容所決定。既然因為是電流回饋回路的操作，閘源電壓的變化較佳地非常小，而由于閘源電容的關系，負載較佳地減少。由于電流回饋回路的高頻寬，這減少的負載效應甚至在非常高的頻率中是確實的。閘汲電容的效應也較佳地變小，由于在飽和范圍中該源極隨耦器晶體管T1104的操作和由于在該折疊式串疊晶體管T3108源極的低阻抗，該折疊式串疊晶體管T3108避免一在米勒效應(Miller-effect)電容中的動態增加。
如圖1所示，該源極隨耦器晶體管T1104的總體(bulk)和源極端子較佳地直接耦合。在總體和源極端子的直接耦合進一步最小化由可被耦合到Vout102端子之負載引起的訊號衰減，因為源極隨耦器晶體管T1104的gm是最理想的。在另一本案較佳實施例之具有耦合到一交流接地電壓之總體端子，例如在PMOS FET源極隨耦器晶體管T1104的例子中的正供(positive supply)電壓，一閘極和和總體的互導之增強將會達成。該總體互導因此有一負面影響且減少電流回饋互導增強回路的好處。在這個例子中的小訊號衰減取決于閘極和和總體的互導比率。較佳地，該訊號衰減比較少依賴或是獨立于耦合至Vout102端子的負載之外。
上述之本案較佳之電壓隨耦器100并不限制在圖標組件中(如PMOS或NMOS晶體管)，本案較佳實施例100也可包含將PMOS FETs以NMOS FETs取代且將NMOS FETs以PMOS FETs取代之方式之晶體管。此外，例如許多合適的電流供應或晶體管，如串疊晶體管，可以用來當作電流源I1110，和I2112來增強電源的輸出阻抗如同在折疊式串疊晶體管T3108的Vbias124端子的閘極電壓(gate bias)可以被任何合適的外部或內部源極、偏壓區塊(bias block)或偏壓產生器(biasvoltage generator)所驅動。
本案較佳之電壓隨耦器100也可是一單一部份或是整合于本案較佳之實施例之在一分離或整合電路中的一固定或變動之增益胞元。如圖2所示，本案較佳之增益胞元200包含兩個電壓隨耦器202和204，其皆具有由一被動組件(如圖標之R0206)耦合之輸出端子。后來的或是被動組件可用一主動組件如可變電阻或晶體管來實行。在一較佳實施例中，該晶體管可以是一在線性范圍內操作且被一高閘電壓加上偏壓的NMOS裝置。藉由調整NMOS裝置在線性區的閘壓，引誘傳導通路的電阻值將對應著改變如同本案另一較佳實施例中的可變增益的改變。
本案較佳之增益胞元200利用一對晶體管T4a208和T4b210去追蹤和輸出流經R0 206的電流。較佳地，這成雙的晶體管T2a106a、T4a108和T2b106b、T4b210是在一別地追蹤流經共源晶體管T2a106a和T2b106b的電流中的電流鏡射(current-mirror)配置中。雖然晶體管T4a208和T4b210沒有個別的與T2a106a和T2b106b相匹配，而來提供一在其它替代實施例中可以用在其它成雙的相匹配的晶體管的增益N。如上述，本案較佳實施例可利用一一對一電流鏡射配置或一一對N的電流鏡射配置，其取決于產生在Voutp212和Voutm214端子的理想輸出增益。調整本案另一較佳之增益的數字邏輯也可用來控制該電流鏡射比N，藉由控制平行地位于晶體管T4a208和T4b210的晶體管。
如圖所示，電流鏡射T2a106a、T4a208和T2b106b、T4b210提供流經共源晶體管T2a106a和T2b106b之多重參考電流至本案較佳之負載216。較佳地，本案較佳之負載216執行一電流/電壓轉換，其使用一等于R1a218a加R1b218b的差動電阻R1和由共模回饋電路228所控制的兩電流源I3a220和I3b222。較佳地，在輸出端子Voutp212和Voutm214的共模電壓是由電流源I3a220和I3b222所控制，其電流源汲入流經共模晶體管T2a106a和T2b106b。較佳地，電流源I3a220和I3b222個別汲入在輸出端子Voutp212和Voutm214流經T4a208和T4b210的直流電流組件N×IDC2，其T4a208和T4b210只流過差動電流N×icsa和N×icsb。
橫跨R1a218a和R1b218b(其皆等于R1的1/2)的電壓降是本案較佳實施例之差動輸出電壓，且電壓輸出增益N×R1/R0是由電阻比和電流鏡射比所架構。如上所述，本案較佳之增益胞元200可以捕捉在Vinp120a和Vinm120b端子間接收訊號的差異，藉由量測流經R1a218a和R1b218b電阻的電流N×iout。
較佳地，位于R1a218a和R1b218b電阻的節點B 224是一虛擬交流接地端。在該節點B 224的電壓等于在輸出端子Voutp212和Voutm214的共模電壓且可與在電壓參考端子Vref226的參考電壓比較，其參考電壓由用來調整輸出節點Voutp212和Voutm214的共模電壓之共模回饋電路228所接收。較佳地，該共模電路228將虛擬交流接地節點B 224的電壓與一內部參考電壓或外部來源產生的電壓做比較，并進一步控制電流源I3a220和I3b222來汲入合適的N×IDC2電流。
圖3是本案之可用來取代圖2之負載216之另一較佳負載300之示意圖。較佳地，該替代負載執行一電流/電壓轉換，其使用差動電阻R1a218a和R1b218b和一由該共模回饋電路228控制的單一電流源I4302。較佳地，該單電流源I4302傳導一比圖2的電流源I3a220和I3b222之一大兩倍的直流電。差動電阻R1×1/2 218a和218b的使用導致在端子Voutp212a和Voutm 214b(N×R1×1/2×IDC2)之直流共模電壓的直流電壓偏移。此外，電流源I4302的電容不作為在輸出端子Voutp212a和Voutm214b的負載電容。因為電流源I4302是耦合到虛擬交流接地節點B 224，電流源I4302的輸出阻抗的選擇可以改變。最后，應該注意到該共模電壓是由該共模回饋電路228、接通在虛擬交流接地節點B 224的共模層、控制由電流源I4302之直流電所汲入的直流電、和考慮流經負載電阻R1×1/2 218a和218b的直流電壓偏移所控制。
圖4是本案之對于圖2的負載216之第三較佳負載400之示意圖，其中圖2的晶體管T4a208和T4b210(在圖4為I5a402a和I5b402b)平行地耦合至定電流源I6a406和I6b408。如圖所示，該替代負載400避免汲入流經輸出端子Voutp212和Voutm214到接地端118的電流。當然，輸出端子Voutp212和Voutm214與接地端118被兩個晶體管R1404所隔離。因為這些R1404是平行于其它兩個將Voutp212耦合至Voutm214的電阻R2405，在Voutp212和Voutm214間的有效電阻將等于圖2之較佳負載216的有效電阻。假如R2遠大于R1，電阻R2405的目的是用來接通輸出節點的共模電壓。此外，本案之第三較佳之負載400可執行一非常低的共模層。在其中一較佳實施例中，可以達到低于約400毫伏的共模層。
圖4進一步表示該共模回饋電路228控制兩個電流源I6a406和I6b408，其共模回饋電路228也監控在虛擬交流接地節點B 224的共模層。較佳地，電流源I6a406和I6b408提供一有效電流來增加或減少在Voutp212和Voutm214端子的共模層。電流源I6a406和I6b408兩者可被設計成擁有非常高的輸出阻抗，由于在輸出端子Voutp212和Voutm214的共模層和VDD 122之間的差異。因此，小訊號增益沒有減少如電流源I6a406和I6b408的寄生(parasitic)輸出阻抗一樣。
為了改善共模回饋電源的輸出阻抗，一串疊晶體管T4c502可以串連到I5a402a且一第二串疊晶體管T4c502可以串連到I5b402b，如圖4所示。此外，一串疊晶體管T4c502可以串連在T4a208和Voutp212端子之間而一第二串疊晶體管T4c502可以串連在圖2的T4b210和Voutm214端子之間。較佳地，串疊晶體管(其中之一出現在圖5)被耦合至T4a208和T4b210的個別汲極。較佳地，與輸出共模電壓之相同的直流電壓加閘電壓于該串疊晶體管。當在一整合電路里制造時，晶體管T4c可以有一W和L的比率，其比源極隨耦晶體管T1a104a和T1b104b的W和L的比率大上N倍。依上所述，在本案較佳實施例中，串疊晶體管T4c502的汲極節點將與共源晶體管T1a104a和T1b104b的汲極節點將約在相同的電位上。如此，本案較佳之串疊提供非常準確的具有非常高輸出阻抗的電流鏡射電路。在該共模電源晶體管與訊號路徑(signal-path)晶體管T4a208和T4b210之間可以分享該串疊晶體管。
圖6表示可以合并至圖2、3、4中之本案較佳之數字邏輯之示意圖。在這些較佳實施例中，圖2的晶體管T4a208和T4b210和圖4的電流源I5a402a和I5b402b可以個別的被圖6的電路所實施。在這些較佳實施例中，N-1個晶體管T42-T4N被平行耦合至晶體管T41602中。具有N-1個控制線606的數字邏輯604控制這些晶體管的閘極電壓，該控制線606藉由一共閘極電壓來個別的驅動被挑選的晶體管。為了驅動該晶體管T42-T4N，必須激活每一進行的晶體管。例如，為了打開T34，T42和T41必須先開。當一第二數字控制線被驅動達到一logichigh的時候，T43610的閘將分享T42608和T41602的閘極電壓。這個共閘極電壓激活T43610。
較佳地，圖6的晶體管T42-T4N的每一本質上有相同的寬與長。每一被選的晶體管的連續激活單獨或等量增加了T4c502的源極偏壓。較佳地，上述實施例是一整合電路的單一部份，雖然匹配的晶體管也可被用在分離的實施例中。較佳地，數字激活(digitally actuated)晶體管的數量定義使用在這些較佳實施例之相乘系數(multiplication factors)或電流鏡射比。此外，溫度計碼(Thermometer Code)較佳地被使用來控制加偏壓于閘的開關。
上述的實施例并不限制于溫度計碼(Thermometer Code)或連續邏輯(sequential logic)。如圖7所示，具有”B”位長度之二進制位(Binary Code)和一非連續控制也可以被使用。較佳地，晶體管P1-P*的閘被平行耦合至晶體管T4a208。因為圖2使用兩個電壓隨耦電路202和204，一較佳的理想電路被平行耦合至晶體管T4b210。該配置較佳地允許輸出電流的結合去偏壓P11的源極。當圖7出現一2n的乘法器(Multiplier)時，例如2n*(W/L)，許多其它的乘法器包含整數和非整數的乘法器也可以被使用。較佳地，數字邏輯702產生的二進制位激活晶體管P1-P*，其中該數字邏輯702透過分離的控制線耦合至晶體管P1-P*。數字選擇(digitally selected)晶體管的激活可以定義本案較佳之電流鏡射比。如圖所示，該數字邏輯702驅動晶體管B。此外，上述之實施例可以在一整合或分離電路中完成。
較佳地，串疊晶體管T4c502和圖6、7的P11704在全部電流鏡射的晶體管之間被分享。為了改善電流鏡射的準確性，每一電流鏡射的晶體管可以被串連到個別的串疊晶體管，其具有一用來調整相關電流鏡射晶體管的W/L比的W/L比。在這些本案較佳之實施例，每一串疊晶體管被連到輸出節點Vout。
從先前的詳細描述，清楚的明白一高頻寬增益胞元可以包含兩個高頻寬電壓隨耦器電路202和204，其復制輸入電壓間的差異橫越電阻R0106至一差動電壓。本案較佳之電壓隨耦器202和204包含具有嵌進電流回饋回路中的增強互導的源極隨耦器104a和104b。跨越R0206的交流電壓產生一通過正比于差動輸入電壓的R0206之交流電iout。本案較佳之電壓隨耦器202和204維持流經R0206的交流電iout的大小近似于流經晶體管T2a106a和T2b106b的交流電ics的大小。借著使用兩個額外裝置T4a208和T4b210，可以建立具有比率N□1之電流鏡射，使得鏡射電流被提供至一輸出負載。一較佳負載216包含兩DC電源I3a220和I3b222，其為DC組件IDC2減掉流經T4a208和T4b210的電流。假如耦合到端子Voutp212和Voutm214的外部負載阻抗且電源I2a112a和I2b112b的輸出阻抗皆為高時，AC電流iout將會流過電阻R1218a和218b。本案較佳之增益胞元200的增益將由兩個電阻R0206和R1218a、218b的比和電流鏡射比N來架構。
上述實施例可以使用在許多包含重復儲存裝置、硬盤和其它機電裝置的應用。在輸入和輸出端子的共源電壓，使本案之較佳增益胞元能夠驅動許多外部負載和電路，如在硬盤讀取信道中的電路。因此，該輸入和輸出共源電壓兩者能夠相同的激活兩個增益胞元的一系列耦合而無須額外之用來減少訊號頻寬的電路。增強互導電壓隨耦器之高頻寬將不會減弱在高頻的輸入訊號。此外，當本案較佳之電壓隨耦器被使用在暫存電阻R0206時，差動輸入電壓的衰減是少的。此外，上述本案較佳實施例可以在非常低的供應電壓下操作，例如在少于或約等于兩伏特下(Vdd≤2V DC)。此外，本案較佳之實施例可以完全使用在互補式金氧半導體(CMOS)技術上。
本案得由熟悉技藝之人任施匠思而為諸般修飾，然皆不脫如附申請范圍所欲保護者。
權利要求
1.一種電壓隨耦器，系包含一單端輸出；一源極隨耦器，其系耦合于該單端輸出；以及一電流回饋回路，其系耦合于該單端輸出和該源極隨耦器，藉由架構該電流回饋回路來得到一使用一共源晶體管的高電流增益。
2.如權利要求第1項所述之電壓隨耦器，其中該電壓隨耦器和該電流回饋回路系架構來傳導一交流電，其中在激活一負回授的該電流回饋回路中，流經該源極隨耦器之該交流電的相位與流經該共源晶體管之該交流電的相位相反。
3.如權利要求第1項所述之電壓隨耦器，其中該源極隨耦器僅架構來傳導流經該單端輸出之一交流電的小部分。
4.如權利要求第1項所述之電壓隨耦器更進一步包含一耦合于該源極隨耦器之一輸入端子，其中該源極隨耦器系架構來維持該單端輸出在一高于一輸入端子電壓之定補償電壓，其中該定補償電壓是由該電壓隨耦器之一門檻電壓和流經該源極隨耦器之一偏壓電流所決定。
5.如權利要求第1項所述之電壓隨耦器，其中該電流回饋回路包含一串疊電路。
6.如權利要求第5項所述之電壓隨耦器，其中該串疊電路和該源極隨耦器之偏壓由一定電流源所提供。
7.如權利要求第1項所述之電壓隨耦器，其中該電流回饋回路包含一共源電路；一折疊式串疊電路；以及兩個電流源；其中該折疊式串疊電路系耦合于該共源電路和該兩個電流源。
8.如權利要求第7項所述之電壓隨耦器，其中該電流源系為固定直流電源且流經該源極隨耦器和該共源晶體管的直流電系為相等。
9.如權利要求第7項所述之電壓隨耦器，其中一閘源和一閘汲電容決定一輸入電容，其中因為一電流回饋該閘源電容是小的，而為了避免一在該源極隨耦器晶體管的一汲極擁有的低阻抗節點之米勒效應，該閘汲電容是小的。
10.一種緩沖器，其系包含一輸出；一源極隨耦器電路，其系耦合于該輸出；一共源電路，其系耦合于該輸出和該源極隨耦器電路；一折疊式串疊電路，其系耦合于該共源電路和該源極隨耦器電路；以及復數個直流源，其系耦合于該折疊式串疊電路，用以產生一閘極之一高增益電流/電壓轉換在該共源電路上。
11.如權利要求第10項所述之緩沖器，其中至少一該電流源直接耦合到該源極隨耦器電路和該折疊式串疊電路，且包含一串疊電路。
12.如權利要求第11項所述之緩沖器，其中該共源電路、該折疊式串疊電路和該復數個直流電源在一少于約兩伏特的供應電壓下操作。
13.如權利要求第11項所述之緩沖器，其中至少一該電流源是一汲入電流。
14.如權利要求第11項所述之緩沖器，其中該折疊式串疊電路系耦合于一偏壓產生器。
15.一種硬盤讀取信道增益胞元，其系包含一第一和第二電流回饋回路；一差動配對，其系包含一第一源極隨耦器電路和一第二源極隨耦器電路，其中該第一源極隨耦器電路系耦合到該第一電流回饋回路且該第二源極隨耦器電路系耦合到該第二電流回饋回路；一第一電流鏡射電路，其系耦合到該第一源極隨耦器電路；一第二電流鏡射電路，其系耦合到該第二源極隨耦器電路；一負載，其系耦合到該第一和第二電流鏡射電路；一共模回饋電路，其系耦合到該負載；以及一定電流源，其系耦合到該第一和第二電流鏡射電路以及該共模回饋電路，當共模回饋電路控制時，該定電流源系架構來汲入流經該第一和第二電流鏡射電路的鏡射電流。
16.如權利要求第15項所述之硬盤讀取信道增益胞元，其中每一該第一和第二電流回饋回路包含一第一和第二定電流源和一折疊式串疊電路，其中每一該第一和第二定電流源加偏壓于該折疊式串疊電路。
17.如權利要求第16項所述之硬盤讀取信道增益胞元，其中每一該第一和第二電流鏡射電路包含一共源電路，其系耦合到該第二定電流源和該折疊式串疊電路。
18.如權利要求第15項所述之硬盤讀取信道增益胞元進一步包含一第三定電流源，其中每一該第一和第二電流鏡射電路的偏壓由該第三定電流源個別的提供。
19.如權利要求第15項所述之硬盤讀取信道增益胞元進一步包含一第二負載，其系耦合于該差動配對之間。
20.如權利要求第19項所述之硬盤讀取信道增益胞元，其中該第一和第二負載包含一電阻性負載。
21.如權利要求第20項所述之硬盤讀取信道增益胞元，其中至少一該第一和第二負載是一MOS晶體管或是MOS晶體管在線性區域操作的組合。
22.如權利要求第20項所述之硬盤讀取信道增益胞元，其中該第一和第二負載包含一差動負載。
23.如權利要求第15項所述之硬盤讀取信道增益胞元，其中該定電流源包含一第一和第二定電流源，其中該第一定電流源系耦合于該第一電流鏡射電路，該第二定電流源系耦合于該第二電流鏡射電路。
24.如權利要求第15項所述之硬盤讀取信道增益胞元，其中該電流鏡射比N大于一且由一數字邏輯所控制。
25.如權利要求第23項所述之硬盤讀取信道增益胞元，其中該負載包含一互連于一共節點之差動電阻性負載，該共節點系耦合于該共模回饋電路。
26.如權利要求第23項所述之硬盤讀取信道增益胞元，其中該定電流源包含一第一和第二定電流源，其中該第一定電流源系平行耦合于該第一電流鏡射電路，而該第二定電流源系平行耦合于該第二電流鏡射電路。
27.如權利要求第23項所述之硬盤讀取信道增益胞元，其中每一該第一和第二電流鏡射電路包含一耦合于一電壓供應之第三定電流源。
28.如權利要求第26項所述之硬盤讀取信道增益胞元，其中該第一和第二電流鏡射由該第一和第二電阻個別的接地。
29.如權利要求第28項所述之硬盤讀取信道增益胞元進一步包含一第一和第二輸出，其中該第一輸出透過一差動電阻耦合至第二輸出，且由該第一和第二電阻個別的接地。
30.如權利要求第29項所述之硬盤讀取信道增益胞元，其中該共模回饋電路系耦合一互連于該差動電阻之共節點。
31.如權利要求第16項所述之硬盤讀取信道增益胞元，每一該第一和第二電流鏡射電路個別的包含串疊電路。
32.如權利要求第15項所述之硬盤讀取信道增益胞元，其中該差動配對、該第一電流鏡射電路、該第二電流鏡射電路、該共模回饋電路與該定電流源系架構在一小于約兩伏特的供應電壓下操作。
33.如權利要求第15項所述之硬盤讀取信道增益胞元，其中該差動配對、該第一電流鏡射電路、該第二電流鏡射電路、該共模回饋電路與該定電流源系為CMOS裝置。
34.如權利要求第15項所述之硬盤讀取信道增益胞元進一步包含一對輸出端子和一第二硬盤讀取信道增益胞元，其中該輸出端子系耦合至該第一和第二電流鏡射電路且直接耦合至該第二硬盤讀取信道增益胞元。
35.一種硬盤讀取信道增益胞元，其系包含一對輸出端子；一第一和第二電流回饋電路，其中每一該第一和第二回饋電路包含一第一和第二定電流源和一折疊式串疊電路，且其中每一該第一和第二定電流源加偏壓于該折疊式串疊電路；一差動配對包含一第一源極隨耦器電路和一第二源極隨耦器電路，該第一源極隨耦器電路系耦合于該第一電流回饋回路且該第二源極隨耦器電路系耦合于該第二電流回饋回路；一第一電流鏡射電路，其系耦合于該第一源極隨耦器電路，該第一電流鏡射電路包含一耦合至輸出端子之一的串疊電路；一第二電流鏡射電路，其系耦合于該第二源極隨耦器電路，該第二電流鏡射電路包含一耦合至輸出端子之一的串疊電路；一耦合于該第一和第二電流鏡射電路之間之差動負載；一耦合至該負載之共模回饋電路；一第三定電流源，其系耦合至該第一和第二電流鏡射電路與該共模回饋電路，當共模回饋電路控制時，該第三定電流源系架構來汲入流經該第一和第二電流鏡射電路的鏡射電流。
全文摘要
一電壓緩沖器(buffer)和隨耦器(follower)包含一單端(single ended)輸出、一源極隨耦器和一電流回饋回路。該電流回饋回路耦合于該源極隨耦器(source follower)和該單端輸出。當兩個電壓隨耦器被使用在一差動架構(differentialconfiguration)時，該電壓隨耦器可以變成一高頻寬增益胞元的一部分。該高頻寬增益胞元包含一第一和第二源極隨耦器電路，其個別耦合于該第一和第二電流回饋回路。該第一和第二源極隨耦器電路進一步個別的耦合于一第一和第二電流鏡射(mirror)電路。該第一和第二電流鏡射電路耦合于一與一共模(common－mode)回饋回路耦合的負載。該共模回饋回路控制一定電流源，其汲入(sinks)流經該第一和第二電流鏡射電路的鏡射直流電。
文檔編號H03F3/45GK1524340SQ02810667
公開日2004年8月25日 申請日期2002年5月24日 優先權日2001年5月25日
發明者E·巴赫, T·布倫, S·賽勒斯安, S·弗蘭克, E 巴赫, 伎, 賬拱 申請人:因芬尼昂技術股份公司