專利名稱：一種高壓傳輸控制的電路結構的制作方法
技術領域：
高壓傳輸控制電路廣泛用于各種電路，本實用新型是一種數字信號對高壓信號進行傳輸控制的電路結構。
當logi_con為邏輯0電平時，則b點為邏輯1電平，所以M4導通、M3截止。由于M4導通，所以hv_out為0電平，那么M1導通，高壓hv_in通過M1傳輸到a點，并且由此導致M2截止。此過程實現了logi_con控制hv_out的低電平傳輸。
同理，當logi_con為邏輯1電平時，則b點為邏輯0電平，所以M3導通、M4截止。由于M3導通，所以a點為0電平，那么M2導通，高壓hv_in通過M2傳輸到hv_out，并且由此導致M1截止。此過程實現了hv_in到hv_out的高壓傳輸。
圖1采用的方法能實現高壓傳輸控制，并且其正反饋系統能使hv_out快速得在0電平和高壓電平間切換。但是可以看到這個電路的規模比較大，使用了4個高壓管和一個反相器，當芯片設計中需要大量采用高壓傳輸控制電路時，必須修改線路降低高壓傳輸控制電路的復雜度來縮小電路規模；另外，現在某些芯片加工工藝線上沒有高壓PMOS管，如果在這些工藝線上流片，必須修改高壓傳輸控制電路的線路結構來解決這個問題。
本實用新型提出的電路結構非常簡單，具體電路如圖2所示，電路包括一個NMOS開關管m1，m1的有源區a端加高壓傳輸控制邏輯，m1有源區的另一端加在另一個NMOS開關管m2的第一層柵d上，m1的柵極接邏輯高電平vdd；另一個NMOS開關管m2為雙柵結構，兩層柵板構成了一個電容Cs，其第一層柵為d端，接到m1有源區的一端，第二層柵跟m2的有源區短接到c端，m2有源區的另一端b作為高壓的輸出端。
上述電路結構的工作時序如下1.當不需要傳輸高壓的時候，控制邏輯在a端為低電平gnd。那么m1一直導通，d點的電壓也一直為0，那么m2截止，c端到b端的高壓通路被截斷。雖然c端的電壓升為高電壓vhh，但并沒有傳輸到b端，b端現在是高阻輸出。
2.當需要傳輸高壓的時候，控制邏輯在a端為高電平vdd。那么d端也為vdd電平，然后高壓輸出端c端由0電平往上升，由于雙柵的等效電容Cs存在，c和d兩端電壓不能突變，d端電壓跟著c端電壓上升。由于m1的柵極電壓等于a端電壓，所以m1不通，d端電壓一直跟著c端上升，且高于c端的電平大約為一個vdd值，大于導通電壓Vth，那么m2完全導通，c端的高電壓vhh可以通過m2無損失地傳輸到b端。
圖2是本實用新型提出的高壓傳輸控制電路圖。
圖3是圖2所示電路中高壓傳輸的時序圖。
本實用新型利用兩個NMOS實現了數字信號對高壓信號進行傳輸控制，電路結構十分簡單，改變了現有技術中電路規模過大之不足，避免了由于芯片加工沒有高壓PMOS管而必須修改高壓傳輸控制電路結構的不便，從而大大簡化了高壓傳輸控制電路的復雜度。該電路結構運用于高壓傳輸控制的效果良好，具有廣闊的應用前景。
具體實施辦式現對本實用新型舉一個實例來說明其電路具體結構和工作過程。在Flashmemory的高壓傳輸結構中，m1為寬長比W/L是1um/0.6um的NMOS，m2的寬長比W/L是3um/2.5um的NMOS，vdd連接5v直流電平。當不需要傳輸高壓到b端時，a端加0v的直流電平，c端逐漸升高電壓，b端電壓不變；當需要傳輸高壓到b端時，a端加5v的直流電平，c端逐漸升高電壓到需要的高壓電平，那么b端為高電壓，這樣就實現了Flash memory的高壓傳輸控制。
權利要求一種高壓傳輸控制的電路結構，由兩個NMOS組成，其特征是一個NMOS開關管m1，m1的有源區a端是高壓傳輸控制邏輯，m1有源區的另一端是在另一個NMOS開關管m2的第一層柵d上，m1的柵極是接邏輯高電平vdd；另一個NMOS開關管m2是雙柵結構，其第一層柵是連接m1有源區的d端，其第二層柵與m2的有源區短接到c端，兩層柵板構成了一個電容Cs；m2有源區的另一端b作為高壓的輸出端。
專利摘要本實用新型是一種高壓傳輸控制的電路結構。現有技術中高壓傳輸控制的電路結構規模大，工藝復雜，制作麻煩。本實用新型利用兩個NMOS實現了數字信號對高壓信號的傳輸控制，大大簡化了高壓傳輸控制電路的復雜度。本實用新型電路結構簡單，制備方便，使用效果良好。
文檔編號H03K17/56GK2577505SQ0226052
公開日2003年10月1日 申請日期2002年10月8日 優先權日2002年10月8日
發明者楊慶森 申請人:上海復旦微電子股份有限公司