專利名稱：容錯反向器電路的制作方法
技術領域：
本發明涉及電路設計，特別是一種可提供容錯能力的反向器電路的設計方法，即容錯反向器電路。
圖1c為半導體制程中的反向器線路布局圖(layout)，而圖1d則為圖1c中切線L至L’的斷面圖，由于半導體制程技術的精進以及對芯片尺寸的要求，因此于集成電路上可容納的組件數量也日益增加，然而這也意味著集成電路上線路布局的密度也隨的增高，其中輸入接點100經由第一接觸栓102(contact plug)連接至第一訊號布線104，而在同一布局層(layer)上的第二訊號布線106則是用以連接P型晶體管112的源/汲極布值區112A及N型晶體管114的源/汲極布值區114A，并由第二接觸栓108將訊號導至輸出接點110。由圖1c及圖1d可知于現有的反向器線路布局中，第一訊號布線104及第二訊號布線106是位于同一線路布局層上，而位于第一訊號布線104及第二訊號布線106中的間距S是導線中最接近的地方，因此為反向器組件于制程中最容易產生短路的區域，一旦發生短路或是斷路都將使整個組件的動作失常。
因此，芯片中有任何一個反向器組件的線路或晶體管于晶圓廠的制造過程中產生問題而導致斷線或是短路，整個反向器就無法正常運作，進而影響整個芯片的功能。這樣的缺點，小則影響產品出貨前的測試良率，大則影響產品出貨后整個系統的可靠度及穩定性，也就是說這樣的電路設計對任何在晶圓廠制造過程中所產生的瑕疵都很容易造成測試過程中訊號的錯誤，甚至使整個芯片或是系統發生嚴重的失誤。
本發明的主要目的為提出一種具有容錯能力的反向器電路。
本發明的另一目的為提高包含本發明容錯反向器電路芯片的測試良率。
本發明的另一目的為提高包含本發明容錯反向器電路系統的可靠度。
根據以上所述的目的，本發明提供一種容錯反向器電路，其包含一訊號輸入端點，用以接受一訊號的輸入；一第一反向器，具有一輸入端與輸出端，且由輸入端所輸入的訊號可由輸出端得到一反向訊號，其中第一反向器的輸入端連接至訊號輸入端點；一第二反向器，具有一輸入端與輸出端，且由輸入端所輸入的訊號可由輸出端得到一反向訊號，其中第二反向器的輸入端連接至第一反向器的輸出端；一第三反向器，具有一輸入端與輸出端，且由輸入端所輸入的訊號可由輸出端得到一反向訊號，其中第三反向器的輸入端連接至第二反向器的輸出端；一訊號輸出端點，用以連接第三反向器的輸出端；一第一導線，其兩端分別連接訊號輸入端點及第三反向器的輸入端；及一第二導線，其兩端分別連接第一反向器的輸出端及訊號輸出端點。
因此本發明的容錯反向器于任何一條線路或是任何一個晶體管發生斷路時具有容錯力，并且于任何單一晶體管發生短路時仍具有50％的容錯力，并且本發明亦揭露利用增加特定的布局區域的線路間隔，用以避免短路現象的產生。
圖中符號說明100輸入接點102第一接觸栓104第一訊號布線106第二訊號布線108第二接觸栓100輸入接點110輸出接點112P型晶體管112A源汲極布植區
114N型晶體管114A源汲極布植區200輸入端點202輸出端點204第一反向器206第二反向器208第三反向器210第一導線212第二導線300第一P型晶體管302第一N型晶體管304第二P型晶體管306第二N型晶體管308第三P型晶體管310第三N型晶體管400接觸端點402接觸栓404閘極訊號導出布線406閘極布線408P型晶體管區408A源汲極布值區410N型晶體管區410A源汲極布值區412源/汲極訊號布線500第一導線502第二導線本發明的一較佳實施例會詳細描述如下。然而，除了詳細描述外，本發明還可以廣泛地施行在其它的實施例中，且本發明的保護范圍不受限定，其以權利要求書的范圍為準。
圖2為本發明的一較佳實施例，其顯示一容錯反向器方塊設計圖，其中輸入端點200用以接收一數字信號，而輸出端點202則用以輸出一經反向的數字信號，此容錯反向器方塊設計圖由連接三個反向器而成。輸入端點200連接第一反向器204的輸入端，而第一反向器204的輸出端則連接至第二反向器206的輸入端，接下來第二反向器206的輸出端再連接至第三反向器208的輸入端，輸出端點202則連接第三反向器208的輸出端，另外，第一導線210用以連接輸入端點200的信號至第三反向器208的輸入端，且第二導線212用以連接第一反向器204的輸出端信號至輸出端點202。
因此上述的容錯反向器于一般正常時的邏輯運算，當a＝1時，其它節點的邏輯信號分別為b＝0、c＝1、d＝0，反的，當a＝0時，則邏輯信號分別轉為b＝1、c＝0、d＝1，其中的a點即為輸入端而d點為輸出端，因此于一般正常情況下本發明的容錯反向器其作用與一般反向器相同。但是本發明的容錯反向器電路可容許任何一條線路或是一個晶體管因為于制程中及使用過程中產生斷路，而不影響輸出信號的正確性，因此利用導線將正確訊號越過故障的反向器至下一個正常的反向器以達到容錯的目的，以提升本發明的容錯反向器的可靠度。
圖3為等效于圖2的一容錯反向器電路圖，且其中第一P型晶體管300與第一N型晶體管302構成等效于圖2中的第一反向器204，其中第一P型晶體管300的閘極與第一N型晶體管302的閘極連接至訊號輸入端點，且第一P型晶體管300的汲極與第一N型晶體管302的汲極連接形成第一反向器204的輸出端；第二P型晶體管304與第一N型晶體管306則構成第二反向器206，其中第二P型晶體管304的閘極與第二N型晶體管306的閘極連接至第一反向器204的輸出端，且第二P型晶體管304的汲極與第二N型晶體管306的汲極連接形成第二反向器206的一輸出端；第三P型晶體管308與第三N型晶體管310構成第三反向器208，其中第三P型晶體管308的閘極與第三N型晶體管310的閘極連接至第二反向器206的輸出端，且第三P型晶體管308的汲極與第三N型晶體管310的汲極連接形成第三反向器208的一輸出端；當圖3中的任何一條導線或是任何一個晶體管發生斷路(open)時，本發明的容錯反向器于各節點與邏輯運算輸出的結果如下所示當第一N型晶體管302發生斷路時于a＝1時，b＝error，c＝1，d＝0，得到正確輸出；于a＝0時，b＝1，c＝0，d＝1，得到正確輸出。
當第二N型晶體管306發生斷路時于a＝1時，b＝0，c＝error，d＝0，得到正確輸出；于a＝0時，b＝1，c＝0，d＝1，得到正確輸出。
當第三N型晶體管310發生斷路時于a＝1時，b＝0，c＝1，d＝0，得到正確輸出；于a＝0時，b＝1，c＝0，d＝1，得到正確輸出。
當第一P型晶體管300發生斷路時于a＝1時，b＝0，c＝1，d＝0，得到正確輸出；于a＝0時，b＝error，c＝1，d＝0，得到正確輸出。
當第二P型晶體管304發生斷路時于a＝1時，b＝0，c＝error，d＝0，得到正確輸出；于a＝0時，b＝1，c＝0，d＝1，得到正確輸出。
當第三P型晶體管306發生斷路時于a＝1時，b＝0，c＝1，d＝0，得到正確輸出；
于a＝0時，b＝1，c＝0，d＝1，得到正確輸出。
當上導線或是下導線發生斷路時于a＝1時，b＝0，c＝1，d＝0，得到正確輸出；于a＝0時，b＝1，c＝0，d＝1，得到正確輸出。
因此由以上的列舉情況可知，本發明的容錯反向器于任何一條線路或是任何一個晶體管發生斷路(open)時仍能100％維持正確的輸出結果。然而圖3中如有任何一個晶體管為短路(short)時，則容錯反向器于各節點與其邏輯運算輸出的結果為如下所示當第一N型晶體管302發生短路時于a＝1時，b＝0，c＝1，d＝0，得到正確輸出；于a＝0時，d＝error，無法正確輸出。
當第二N型晶體管306發生短路時于a＝1時，d＝error，無法正確輸出；于a＝0時，b＝1，c＝0，d＝1，得到正確輸出。
當第三N型晶體管310發生短路時于a＝1時，b＝0，c＝1，d＝0，得到正確輸出；于a＝0時，d＝error，無法正確輸出。
當第一P型晶體管300發生短路時于a＝1時，d＝error，無法正確輸出；于a＝0時，b＝1，c＝0，d＝1，得到正確輸出。
當第二P型晶體管304發生短路時于a＝1時，b＝0，c＝1，d＝0，得到正確輸出；于a＝0時，d＝error，無法正確輸出。
當第三P型晶體管306發生短路時于a＝1時，d＝error，無法正確輸出；于a＝0時，b＝1，c＝0，d＝1，得到正確輸出。
因此可知當任何一個晶體管發生短路時，本發明的容錯反向器仍具有50％的容錯能力，然而，晶體管的短路現象大多是由于反向器于半導體制程中因為線路布局積集度過高而容易產生短路現象，如同于圖4a為圖3容錯反向器的一較佳制程線路布局圖，且圖4b則為圖4a中切線L至L’的部分斷面圖，其中接觸端點400經由第一接觸栓(contactplug)402連接至閘極訊號導出布線404，而閘極訊號導出布線404則是用以連接閘極布線406。并且P型晶體管區408及N型晶體管區410分別利用接觸栓將P型晶體管區408的源/汲極布值區408A及N型晶體管區410的的源/汲極布值區410A導至源/汲極訊號布線412，使得用以輸出汲極訊號的源/汲極訊號布線412與閘極訊號導出布線404于不同的布局層上。因此閘極訊號導出布線404及源/汲極訊號布線412可具有較大的間隔S2，因而減少了短路發生的可能性，如此一來本發明的容錯反向器可將短路所造成輸出錯誤而無法容錯更正的剩下50％錯誤機率大大的減少。
圖5為本發明的另一較佳實施例，其中多個串聯的反向器組形成一容錯反向器，且所述反向器組額外具有可越過(bypass)偶數個串聯反向器的路徑，如圖5中所示的第一導線500越過四個反向器組而連接至輸出端，而第二導線502亦越過四個反向器組而連接至反向器512的輸入端，此另一較佳實施例仍然可在任何一條線路或是任何一個晶體管發生斷路時仍能維持正確的輸出結果。
同時有兩個晶體管或是導線發生問題的概率是非常小的，因此本發明的容錯反向器于任何一條線路或是任何一個晶體管發生斷路(open)時具有100％的容錯力，并且于任何單一晶體管發生短路(short)時具有50％的容錯力，并且本發明亦揭露利用增加特定的布局區域的線路間隔，更進一步可避免短路現象的產生，使得本發明的容錯反向器對于短路現象具有絕佳的容錯能力。
以上所述僅為本發明的較佳實施例，并非用以限定本發明的保護范圍；凡其它未脫離本發明所揭示的精神下所完成的等效改變或修飾，均應包含在權利要求書的范圍內。
權利要求
1.一種容錯反向器，其特征在于，包含一第一反向器，該第一反向器具有一輸入端與輸出端，該輸入端用以接受一輸入訊號，且由該輸入端所輸入的訊號可由該輸出端得到一反向訊號，其中該第一反向器的輸入端連接該訊號輸入端點；一第二反向器，該第二反向器具有一輸入端與輸出端，且由該輸入端所輸入的訊號可由該輸出端得到一反向訊號，其中該第二反向器的輸入端連接該第一反向器的輸出端；一第三反向器，該第三反向器具有一輸入端與輸出端，該輸出端用以輸出一輸出訊號，且由該輸入端所輸入的訊號可由該輸出端得到一反向訊號，其中該第三反向器的輸入端連接該第二反向器的輸出端；其中，上述第一反向器的輸入端連接于該第三反向器的輸入端，且上述第一反向器的輸出端連接于該第三反向器的輸出端。
2.如權利要求1所述的容錯反向器，其特征在于，上述的第一反向器、第二反向器及第三反向器中用以導出一閘極訊號的一閘極訊號導出布線與用以導出一汲極訊號的一源/汲極訊號布線位于不同的線路布局層上。
3.一種容錯反向器電路，其特征在于，包含一第一反向器組件，其中該第一反向器組件的輸入端用以接受一輸入訊號，并且該第一反向器組件中用以從閘極布線導出一閘極訊號的一閘極訊號導出布線與用以導出一汲極訊號的一源/汲極訊號布線位于不同的線路布局層上；一第二反向器組件，其中該第二反向器組件的輸入端連接該第一反向器組件的輸出端，并且該第二反向器組件中用以從閘極布線導出一閘極訊號的一閘極訊號導出布線與用以導出一汲極訊號的一源/汲極訊號布線位于不同的線路布局層上；一第三反向器組件，其中該第三反向器組件的輸入端連接該第二反向器組件的輸出端，該第三反向器組件的輸出端則用以輸出一輸出訊號，并且該第三反向器組件中用以從閘極布線導出一閘極訊號的一閘極訊號導出布線與用以導出一汲極訊號的一源/汲極訊號布線位于不同的線路布局層上；其中，上述第一反向器的輸入端連接于該第三反向器的輸入端，且上述第一反向器的輸出端連接于該第三反向器的輸出端。
4.如權利要求3所述的容錯反向器電路，其特征在于，上述的該閘極布線位于接近Vss端的源/汲極訊號布值區域的上一層電路布局上，以及位于閘極訊號導出布線的下一層和源/汲極訊號布線的下二層電路布局上。
5.如權利要求3所述的容錯反向器電路，其特征在于，上述的該閘極訊號布線位于接近VDD端的源/汲極訊號布值區域的上一層電路布局上，以及位于閘極訊號導出布線的下一層和源/汲極訊號布線的下二層的電路布局上。
6.一種容錯反向器，其特征在于，包含多個串聯的反向器組，所述反向器組額外具有越過(bypass)偶數個串聯反向器的路徑。
7.如權利要求6所述的容錯反向器，其特征在于，上述的反向器中用以導出一閘極訊號的一閘極訊號導出布線與用以導出一汲極訊號的一源/汲極訊號布線位于不同的線路布局層上。
8.如權利要求6所述的容錯反向器，其特征在于，上述的反向組額外具有越過(bypass)二個串聯反向器的路徑。
全文摘要
本發明涉及一種容錯反向器電路，其包含訊號輸入端點，用以接受訊號的輸入；第一反向器，其輸入端連接至訊號輸入端點；第二反向器，其輸入端連接至第一反向器的輸出端；第三反向器，其輸入端連接至第二反向器的輸出端；訊號輸出端點，用以連接第三反向器的輸出端；第一導線，其兩端分別連接訊號輸入端點及第三反向器的輸入端；及第二導線，其兩端分別連接第一反向器的輸出端及訊號輸出端點，因此本發明的容錯反向器在任何一條線路或是任何一個晶體管發生斷路時具有容錯力。
文檔編號H03K19/0175GK1391349SQ0214094
公開日2003年1月15日 申請日期2002年7月10日 優先權日2002年7月10日
發明者李守勤 申請人:威盛電子股份有限公司