專利名稱：用于輸入/輸出靜電放電保護的閘極等電位電路及方法
技術領域：
本發明涉及集成電路(IC)的靜電放電(Electro-Static Discharge；ESD)保護，特別是關于一種用于輸入/輸出(I/O)ESD保護的閘極等電位(gate-equivalent-potential)電路及方法。
ESD保護構造典型地分為兩類，包含保護輸入緩沖器的構造與保護輸出緩沖器及I/O節點的構造。輸入緩沖器的保護相當的簡單，因為CMOS的閘極不導通電流，因此，特殊的保護構造被實現在輸入緩沖器上，其限制晶體管的閘極電壓至最大崩潰(breakdown)電壓。對比之下，另一類輸出緩沖器及I/O節點含有較難受保護的構造，其困難的成因是由于輸出緩沖器在ESD壓迫(stress)期間可能導通電流，因而可能受損。保護構造必須被設計及布局使得在ESD壓迫情況下，該保護構造釋放ESD壓迫而不自毀，但輸出緩沖器僅導通一最小電流。已知被使用的ESD保護構造大致為利用保護電路的晶體管開啟機制及晶體管驟回(snapback)機制兩種，前者以導通通道臨限電壓為其特征，后者則以晶體管崩潰電壓為其特征。較被廣泛使用的驟回機制在I/O墊與內部電路之間的接點上加入ESD保護構造，例如NMOS晶體管，當發生ESD事件時，利用內建的寄生雙載子晶體管的旁通以保護內部電路。為使NMOS晶體管容許大量的ESD電流，但避免閘極構造的縱寬過長，指狀(finger)布局被采用，不幸的，由于指狀配置所導致的構造上天生的差異，NMOS晶體管的指狀結構不易被一致地開啟，使得ESD電流因為集中在小區域上而燒毀裝置，因此，縱使具有很大的ESD保護元件，其性能表現仍無法被接受。
在已知的解決方案中，如果NMOS晶體管的閘極被耦合一正電壓，其觸發電壓將被降低。然而，如果一多重指狀結構NMOS晶體管包含已使用及未使用的MOS指狀結構，已使用的MOS指狀結構是指其閘極連接至前置驅動器的，而未使用的MOS指狀結構是指其閘極接地的，由于汲極與閘極之間的寄生電容，已使用指狀結構的閘極將耦合一正電壓，因而已使用指狀結構的觸發電壓遠低于未使用指狀結構的觸發電壓，因此，已使用指狀結構在ESD事件期間將先被觸發而損毀，而未使用指狀結構則不會。換言之，NMOS晶體管的ESD韌性取決于已使用指狀結構的寬度，而非NMOS晶體管的總寬度。為防止已使用指狀結構與未使用指狀結構之間的不平衡觸發，未使用指狀結構的閘極不應該直接接地，使其可以在ESD事件期間耦合一正電壓。某些習知技術在未使用指狀結構的閘極與接地之間連接一電阻，某些改用閘極連接電源的傳輸閘，其他的則是使用更復雜的電路。這些已知技術的目的皆為使已使用指狀結構與未使用指狀結構的閘極電位相同，進而使其在ESD事件期間同時被觸發。然而，如果使用電阻，其占用大面積，而且不能確保未使用指狀結構的閘極電位和已使用指狀結構的閘極電位相同；如果改用傳輸閘，雖然可以縮小面積，卻依然不能確保未使用指狀結構的閘極電位和已使用指狀結構的閘極電位相同；如果使用復雜的電路，則增加電路設計的復雜度。
因此，一種在ESD事件期間使已使用及未使用的MOS指狀結構的閘極等電位的電路及方法，乃為所冀。
發明內容
本發明的目的在于提供一種用于I/O ESD保護的閘極等電位電路及方法，其在發生ESD事件時，使用一ESD檢測裝置開啟一開關裝置，以耦合已使用及未使用的MOS(Metal Oxide Semiconductor)指狀結構的閘極。
根據本發明，一種用于I/O墊的ESD保護的閘極等電位電路包括一開關裝置連接已使用及未使用的MOS指狀結構的閘極，一ESD檢測裝置連接該開關裝置，該ESD檢測裝置包括一調節器及一充電器，一閘極調整電路連接該未使用MOS指狀結構的閘極，在正常操作期間，該開關裝置為關閉，當發生ESD事件，I/O墊的電壓快速上升，因而促使該ESD檢測裝置傳送信號開啟該開關裝置，使得該未使用的MOS指狀結構的閘極電位趨近該已使用的MOS指狀結構的閘極電位，因此ESD指狀結構更均勻地開啟。
本發明還提供一種使輸入/輸出靜電放電保護的已使用及未使用的MOS指狀結構的閘極在靜電放電事件中等電位的方法，包括下列步驟產生一靜電放電事件信號；以及響應該靜電放電事件信號而耦合該已使用及未使用的MOS指狀結構的閘極。
上述方法，更包括耦合該MOS指狀結構的閘極至一電壓。
其中該靜電放電事件信號的產生包括下列步驟產生一開啟信號；以該開啟信號開啟一充電器；以及從該充電器發出該靜電放電事件信號。
本發明可以使已使用的MOS指狀結構的閘極電位與未使用的MOS指狀結構的閘極電位相同，因此可以確保已使用及未使用的MOS指狀結構被同時觸發。
圖1為根據本發明的一個較佳實施例；圖2A至圖2C為圖1中的閘極調整電路的三個實施例，圖2A表示一電容及電阻所組成的電路，圖2B為使用一開關裝置，圖2C為將閘極直接接地；圖3A至圖3B為圖1中的ESD檢測裝置的兩個實施例，圖3A為應用于PMOS充電器，圖3B為應用于NMOS充電器；圖4A至圖4C為圖3中的調節器的實施例，圖4A及圖4B應用于PMOS充電器，圖4C應用于NMOS充電器；圖5為應用在具有分離式電源的集成電路的一個實施例；圖6為應用在具有單一電源的集成電路的一個實施例；圖7為一個ESD裝置的電流-電壓(I-V)特性曲線；圖8A至圖8C為在I/O墊的三種元件接法，圖8A為閘極接地的NMOS晶體管，圖8B為開啟的NMOS晶體管，圖8C為閘極受調變的NMOS晶體管；圖9為圖8中的元件各自的電流-電壓特性曲線。
圖1為根據本發明的一個較佳實施例，ESD保護電路10含有已使用的MOS指狀結構12及未使用的MOS指狀結構14連接I/O墊18、I/O電源22與I/O接地20，在ESD事件期間從I/O墊18釋放ESD電流。MOS指狀結構12及14中的NMOS晶體管28及30連接在I/O墊18與I/O接地20之間，而PMOS晶體管27及29連接在I/O墊18與I/O電源22之間。開關裝置24連接NMOS晶體管28及30的閘極，ESD檢測裝置16連接開關裝置24，而閘極調整電路26分別連接至NMOS晶體管30的閘極及I/O接地20。在正常操作期間，開關裝置24為關閉的。當I/O墊18受到ESD正電流壓迫，I/O墊18的電壓迅速上升，啟動ESD檢測裝置16，而送出ESD事件信號EESD開啟開關裝置24，使MOS指狀結構12及14中的NMOS晶體管28及30的閘極耦合，因而促使其為等電位，使得所有的MOS指狀結構均勻地觸發。
閘極調整電路26在圖1的電路中作為軟下拉(soft-pul1-down)電路，其目的是在使MOS指狀結構中NMOS晶體管28及30的閘極在ESI)事件期間耦合一電壓，以降低NMOS的觸發電壓，其可以為一電阻、一傳輸閘、一開關裝置或完全不接。圖2A至圖2C為閘極調整電路26的三個實施例。圖2A為使用一電阻34連接一電容36，電阻34的另一端連接I/O接地，電容36的另一端連接I/O墊18，電阻34及電容36之間的接點G連接至MOS指狀結構的閘極，當發生ESD事件，電容36充電產生一電壓耦合至MOS指狀結構的閘極。圖2B為使用一開關38分別連接I/O墊18、MOS指狀結構的閘極以及I/O接地，在正常工作時，開關裝置38為低阻抗，當發生ESD事件，開關裝置38成為高阻抗。圖2C為將MOS指狀結構的閘極直接連接I/O接地。
圖3A、圖3B為ESD檢測裝置16的兩個實施例，其由調節器(modulator)及充電器(pump)組成。圖3A為使用PMOS(Positive MOS)晶體管46作為充電器，調節器42經節點A連接PMOS晶體管46的閘極，調節器42及PMOS晶體管46分別連接I/O電源40及41；在正常工作時，調節器42傳送高準位信號至節點A，因此PMOS晶體管46被關閉；當發生ESD事件，調節器42傳送低準位信號至節點A，觸發PMOS晶體管46導通，因而發出ESD事件信號EESD。圖3B為使用NMOS(Negative MOS)晶體管48作為充電器，調節器44經節點A連接NMOS晶體管48的閘極，調節器44及NMOS晶體管48分別連接I/O電源40及41，在正常工作時，調節器44傳送低準位信號至節點A，因此NMOS晶體管48被關閉，當發生ESD事件，調節器44傳送高準位信號至節點A，觸發NMOS晶體管48導通，因而發出ESD事件信號EESD。
圖4A至圖4C為調節器42及44的實施例。圖4A為應用于PMOS充電器，調節器42包括數個二極管串聯的二極管串52，其連接至內部電源50，在正常操作期間，內部電源50的高準位信號使PMOS充電器保持關閉，在ESD事件期間，I/O電源或墊40受ESD正電流壓迫而充電至較高電壓，但二極管串52保持內部電源50的電壓低于I/O電源或墊40的電壓，因此使得PMOS充電器開啟。圖4B亦為應用于PMOS充電器，其使用RC延遲電路作為調節器42，包括一電阻56連接一電容58，電容58的另一端接地，在電阻56及電容58之間的節點VC連接至PMOS充電器，在正常工作期間，其高準位信號使PMOS充電器關閉，當發生ESD事件，I/O電源或墊40的相位因為RC電路的延遲，產生低準位信號至PMOS充電器。圖4C為應用于NMOS充電器，其亦使用RC延遲電路作為調節器44，包括一電容60連接電阻62，電阻62的另一端接地，在電容60及電阻62之間的節點VR連接至NMOS充電器，在正常工作期間，其低準位信號使NMOS充電器關閉，當發生ESD事件，I/O電源或墊40的相位因為RC電路的超前，產生高準位信號開啟NMOS充電器。
圖1中的開關裝置24可以有許多選擇，例如傳輸閘(pass gate)或其他類似的裝置，其為常態關閉，除非發生ESD事件。
圖5為一個應用在具有分離式電源的集成電路的實施例，該集成電路包含至少兩個電源，例如I/O電源40及內部電源50，開關裝置24包括一個NMOS晶體管64及一個電阻66，NMOS晶體管64的汲極與源極分別連接NMOS晶體管30及28的閘極，而電阻66連接在NMOS晶體管64的閘極與I/O接地20之間，調節器42包括二極管串52串接內部電源50，其輸出經過節點A至PMOS充電器46的閘極，PMOS充電器46輸出的ESD事件信號EESD連接至開關裝置24中的NMOS晶體管64的閘極。在正常操作期間，調節器42的高準位輸出信號使PMOS充電器46關閉。然而，當I/O墊18受到ESD正電流壓迫，I/O電源40將被充電至較高電壓，但是二極管串52使內部電源50保持低于I/O電源40的電壓，因此PMOS充電器46被觸發導通。PMOS充電器46可以使用未使用的指狀結構或額外的晶體管，其占用面積小。當I/O墊18受ESD正電流壓迫，其電壓快速上升，使得節點A的電壓低于I/O墊18的電壓，PMOS充電器46將因為二極管串52的緣故而開啟。一旦PMOS充電器46導通，其將從I/O墊18汲取ESD電流的一部分而流經開關裝置24中的電阻66至I/O接地20，因而提高NMOS晶體管64的閘極電壓而使其導通。NMOS晶體管64可以使用未使用的指狀結構或額外的晶體管，其占用面積小。當NMOS晶體管64導通，其使得NMOS晶體管28及30的閘極耦合，其電壓因此趨近，所以NMOS的所有指狀結構將均勻地開啟。
圖6為一個應用在單一電源的集成電路的實施例，充電器46及開關裝置24和圖5的實施例電路相同，但是調節器42是由電阻56及電容58組成，電容58的另一端連接I/O接地20，在電阻56及電容58之間的節點電壓VC經過節點A控制PMOS充電器46。調節器42為RC延遲電路，利用其RC延遲時間分辨正常運作及ESD事件，例如，ESD事件通常在數納秒的范圍，但是電源電壓的上升時間通常為數厘秒的等級，因此，調節器42的RC時間常數可以選擇為微秒級。在正常工作期間，電源電壓的上升足夠慢，使得節點A的電壓追隨I/O電源40的電壓而關閉充電器46，然而在ESD事件期間，I/O電源40的電壓的上升迅速，使得節點A的電壓無法追隨，因而開啟充電器46。在正常操作期間，調節器42的輸出信號控制PMOS充電器46關閉。當I/O墊18受ESD正電流壓迫，其電壓快速上升，由于調節器42的RC時間常數遠大于ESD事件的時間，節點A的電壓將低于I/O墊18的電壓而開啟PMOS充電器46。當PMOS充電器46導通，其將從I/O墊18汲取ESD電流的一部分而流經開關裝置24中的電阻66至I/O接地20，因而提高NMOS晶體管64的閘極電壓而使其導通。NMOS晶體管64的導通使NMOS晶體管28及30的閘極耦合，其電壓因此趨近，所以NMOS的所有指狀結構將均勻地開啟。
圖7為一個ESD裝置的驟回特性電流-電壓曲線圖。當壓迫一個ESD裝置時，其電壓快速上升，而且幾乎沒有電流流過它，直到其崩潰。因此，崩潰電壓必須遠大于集成電路的正常操作電壓，使ESD裝置不致于影響集成電路的正常操作。在崩潰點VBD以后，電流開始增加，直到到達觸發點Vtrig以后，進入負電阻區70，其電壓迅速下降，而電流的變化不大。負電阻區非常短，很快地便到達維持點Vhold，此后電流又跟隨著電壓往上且快速地增加。因此，維持點以后的區域被用來旁通大部分的ESD電流。
圖8A至圖8C為在I/O墊18的三種元件接法。圖8A為閘極接地的NMOS晶體管(grounded-gate NMOS)72，其源極與閘極連接低壓，汲極連接高壓。圖8B為開啟的NMOS晶體管(“on”NMOS)74，其源極連接低壓，汲極連接高壓，而閘極連接另一高壓。圖8C為閘極受調變的NMOS晶體管76，其閘極連接一閘極調整電路78，汲極連接高壓，源極連接閘極調整電路78及低壓。已使用的MOS指狀結構的閘極在ESD事件期間為浮接(floating)，而浮接閘極的NMOS晶體管為閘極受調變的NMOS晶體管的一種。圖9為圖8A-圖8C的三種裝置各自的電流-電壓曲線圖，其中曲線80為圖8A的閘極接地的NMOS晶體管72的電流-電壓曲線，曲線82對應圖8B的開啟的NMOS晶體管74，曲線84為圖8C的閘極受調變的NMOS晶體管76的電流一電壓曲線。在ESD事件期間，從圖9中的曲線可知，閘極受調變的NMOS晶體管76(曲線84)的觸發電壓低于閘極接地的NMOS晶體管72(曲線80)的觸發電壓，如此，已使用的NMOS指狀結構將先被開啟而汲取大部分的ESD電流，然后因為未使用的NMOS指狀結構(其閘極直接接地)的難以開啟而在較低位階(level)便被損毀。雖然習知技術將NMOS指狀結構的閘極耦合一電壓，以降低其觸發電壓而改善其ESD韌性，但是卻因為已使用指狀結構及未使用指狀結構的閘極調整電路不同，不能確保二者在ESD事件期間同時被開啟。相反地，在本發明中，閘極調整電路及閘極等電位電路一并被用來使已使用的MOS指狀結構的閘極電位與未使用的MOS指狀結構的閘極電位相同，因此可以確保已使用及未使用的MOS指狀結構被同時觸發。根據本發明，僅使用一個未使用指狀結構的PMOS晶體管、一個傳輸閘及一個小電阻，因此其消耗的額外面積很小，而且可以有效地使已使用指狀結構與未使用指狀結構的閘極電位相同。
以上對于實施例所作的敘述的目的是為了闡明本發明，而無意對本發明進行限定，基于以上的說明或從本發明的實施例學習而作修改或變化是可能的，因此，本發明的技術思想企圖應由本案的權利要求范圍及其均等來決定。
權利要求
1.一種用于輸入/輸出靜電放電保護的閘極等電位電路，該靜電放電保護含有在基板上的輸入/輸出墊連接的已使用及未使用MOS指狀結構，其特征在于該閘極等電位電路包括一開關裝置，連接該MOS指狀結構的閘極；一靜電放電檢測裝置，連接該開關裝置；以及一閘極調整電路，連接該MOS指狀結構的閘極。
2.如權利要求1所述的閘極等電位電路，其特征在于其中該靜電放電檢測裝置包括一調節器以及一充電器。
3.如權利要求2所述的閘極等電位電路，其特征在于其中該充電器為PMOS晶體管。
4.如權利要求3所述的閘極等電位電路，其特征在于其中該調節器為由二極管串以及一內部電源所組成。
5.如權利要求3所述的閘極等電位電路，其特征在于其中該調節器為電阻及電容組成的延遲電路。
6.如權利要求2所述的閘極等電位電路，其特征在于其中該充電器為NMOS晶體管。
7.如權利要求6所述的閘極等電位電路，其特征在于其中該調節器為電容及電阻組成的延遲電路。
8.如權利要求1所述的閘極等電位電路，其特征在于其中該閘極調整電路包括電阻。
9.如權利要求1所述的閘極等電位電路，其特征在于其中該閘極調整電路包括傳輸閘。
10.如權利要求1所述的閘極等電位電路，其特征在于其中該閘極調整電路包括另一開關裝置。
11.如權利要求1所述的閘極等電位電路，其特征在于其中該閘極調整電路包括連接線。
12.如權利要求1所述的閘極等電位電路，其特征在于其中該開關裝置包括閘極偏壓的MOS晶體管。
13.一種使輸入/輸出靜電放電保護的已使用及未使用的MOS指狀結構的閘極在靜電放電事件中等電位的方法，其特征在于該方法包括下列步驟產生一靜電放電事件信號；以及響應該靜電放電事件信號而耦合該已使用及未使用的MOS指狀結構的閘極。
14.如權利要求13所述的方法，其特征在于更包括耦合該MOS指狀結構的閘極至一電壓。
15.如權利要求13所述的方法，其特征在于其中該靜電放電事件信號的產生包括下列步驟產生一開啟信號；以該開啟信號開啟一充電器；以及從該充電器發出該靜電放電事件信號。
全文摘要
一種用于輸入/輸出靜電放電保護的閘極等電位電路及方法，該靜電放電保護含有已使用及未使用的金氧半導體指狀結構連接輸入/輸出墊，該閘極等電位電路包括一開關裝置、一靜電放電檢測裝置以及一閘極調整電路，該開關裝置連接該金氧半導體指狀結構的閘極，該靜電放電檢測裝置連接該開關裝置，該閘極調整電路連接該金氧半導體指狀結構的閘極，當發生靜電放電事件，該靜電放電檢測裝置開啟該開關裝置，以耦合該已使用及未使用的金氧半導體指狀結構的閘極，使其獲得相同的電位。
文檔編號H03K19/0175GK1466267SQ02140180
公開日2004年1月7日 申請日期2002年7月4日 優先權日2002年7月4日
發明者賴純祥, 劉孟煌, 蘇醒, 盧道政 申請人:旺宏電子股份有限公司