專利名稱：用于折疊插值模數轉換器的動態匹配方法
技術領域：
本發明提供一種模數轉換器的動態匹配方法，特別是指一種用于折疊插值模數轉換器的動態匹配方法。
上述的折疊電路如圖2所示。經上述的前級跟蹤保持電路輸出的保持信號，接入上述的預放陣列中每個預放的同相輸入端(或者，反相輸入端)；參考電壓電阻串輸出的一系列參考電壓信號，接入預放的反相輸入端(或者，同相輸入端)；預放的輸出經過折疊產生折疊信號。如圖2所示，折疊信號是差分信號，其過零點對應預放接入的各個參考電壓值。
上述的插值電路的原理如圖3所示。上述的折疊信號驅動插值電路，輸出插值信號。圖3中實線代表折疊信號，虛線代表插值信號。插值信號也是差分信號，其過零點對應于被省略的參考電壓值。
上述折疊插值電路輸出的差分信號(包括上述的折疊信號和上述的插值信號)接入上述的精量化比較器的兩個輸入端；上述的精量化比較器陣列輸出上述的循環碼，與上述的粗量化比較器陣列輸出的上述的溫度計碼一起輸入到上述的譯碼及數字校正邏輯，得到上述的數字碼輸出。
折疊插值模數轉換器的精度取決于差分信號過零點的精度。影響過零點精度的主要因素有(1)參考電壓的非線性誤差；(2)折疊電路預放的輸入失調；(3)預放尾電流源的失配；(4)折疊信號的非線性；(5)精量化比較器的靜、動態失調。其中，(1)可通過參考電壓電阻串的設計確保其非線性誤差在允許范圍內；(3)是采用高輸出阻抗的電流源或者應用數模轉換器中采用的電流源技術，同時選取較小折疊率的折疊電路；(4)可采取與折疊信號線性無關的二倍插值率的插值電路，或者采用改進的插值電路；(5)則是由折疊增益來確保比較器的失調在允許范圍內。而(2)折疊電路預放的失調問題一直沒有得到有效的解決。它已成為折疊插值結構應用于高分辨率模數轉換器的“瓶頸”，尤其采用CMOS工藝制作時問題更突出。
為了解決這個“瓶頸”問題，仁者見仁，智者見智。自動調零、背景失調調整及平均技術等方法紛紛涌現。
自動調零技術是將預放輸入短接，用電容儲存輸出的失調電壓。當預放輸入信號時，電容上儲存的失調電壓與預放的失調電壓相抵消。但由于集成工藝制作的開關存在泄漏電流導致電容放電，自動調零必須隔段時間進行一次，且電容電壓所需穩定時間較大，時鐘花銷大，不利于高速轉換；另外，每個預放都要有輔助放大器用于將失調存儲電容與信號通路隔離，增加了系統功率開銷。
背景失調調整技術是采用過采樣(delta-sigma)調制器和校準數模轉換器來測量和調整折疊信號的過零點。它需結合分段技術和流水方式進行，電路實現復雜且面積和功耗很大。
平均技術是目前應用較多的解決預放失調的技術。它是將相鄰的預放輸出通過電阻相連，若有N個預放的線性范圍重疊且失調不相關，輸出信號的過零點精度將提高 倍。它對失調效應的抑制是有限的且效率不高。另外，它有許多負面影響，如減小了預放增益，不利于對比較器失調效應的抑制。
本發明一種用于折疊插值模數轉換器的動態匹配方法，其特征在于，包括如下步驟(1)、模擬輸入信號經前級跟蹤保持電路得到保持信號；(2)、輸入保持信號接入折疊電路預放的同相輸入端或者，反相輸入端，參考電壓電阻串輸出的參考電壓信號接入預放的反相輸入端或者，同相輸入端，折疊插值電路的輸出信號由后級跟蹤保持電路保持；(3)、通過開關網絡選通，輸入保持信號接入折疊電路預放的反相輸入端或者，同相輸入端，參考電壓電阻串輸出的參考電壓信號接入預放的同相輸入端或者，反相輸入端；(4)、折疊插值電路輸出信號；(5)、上述輸出信號與后級跟蹤保持電路輸出的保持信號接入精量化比較器陣列，得到循環碼。
其中折疊插值電路是差分工作的，它的一系列輸出端也是成對的同相輸出端和反相輸出端。
其中接入精量化比較器輸入端的信號是步驟(2)從折疊插值電路同相輸出端或者，反相輸出端輸出并經后級跟蹤保持電路保持的信號以及步驟(3)從折疊插值電路同相輸出端或者，反相輸出端輸出的信號。
其中折疊插值電路是差分工作的，它的一系列輸出端也是成對的同相輸出端和反相輸出端。
其中接入精量化比較器輸入端的信號是步驟(2)從折疊插值電路同相輸出端或者，反相輸出端輸出并經后級跟蹤保持電路保持的信號以及步驟(3)從折疊插值電路同相輸出端或者，反相輸出端輸出的信號。
本發明是應用于折疊插值模數轉換器的一種方法。該折疊插值模數轉換器將模擬輸入信號轉換成一序列的數字碼輸出；每個輸出的數字碼代表了一個模擬輸入信號的采樣值。該折疊插值模數轉換器包含前級跟蹤保持電路，折疊插值電路，精量化比較器陣列，粗量化比較器陣列和譯碼及數字校正邏輯。模擬輸入信號經前級跟蹤保持電路得到保持信號，分成兩路一路經折疊插值電路處理，產生若干對差分信號，再經精量化比較器陣列檢出每對差分信號的過零點，生成循環碼；同時，保持信號經過粗量化比較器陣列生成溫度計碼；溫度計碼和循環碼經過譯碼及數字校正邏輯(亦即同步控制電路)輸出數字碼。
本方法是在上述的折疊插值模數轉換器中加入開關網絡和后級跟蹤保持電路，如圖4所示。開關網絡位于前級跟蹤保持電路后、折疊插值電路前；后級跟蹤保持電路位于折疊插值電路后、精量化比較器陣列前。模擬輸入信號經前級跟蹤保持電路得到保持信號。輸入信號保持期間分成兩個階段第一階段，輸入保持信號接入折疊電路預放的同相輸入端(或者，反相輸入端)，參考電壓電阻串輸出的參考電壓信號接入預放的反相輸入端(或者，同相輸入端)，折疊插值電路的輸出信號由后級跟蹤保持電路保持；第二階段，通過開關網絡選通，輸入保持信號接入折疊電路預放的反相輸入端(或者，同相輸入端)，參考電壓電阻串輸出的參考電壓信號接入預放的同相輸入端(或者，反相輸入端)，折疊插值電路輸出信號。該輸出信號與后級跟蹤保持電路輸出的保持信號接入精量化比較器陣列，得到循環碼。特別說明的是，折疊插值電路是差分工作的，它的一系列輸出端也是成對的同相輸出端和反相輸出端。接入精量化比較器輸入端的信號是第一階段從折疊插值電路同相輸出端(或者，反相輸出端)輸出并經后級跟蹤保持電路保持的信號以及第二階段從折疊插值電路同相輸出端(或者，反相輸出端)輸出的信號。本發明的優點是本發明采用動態匹配技術徹底解決了折疊電路預放失調，確保折疊插值模數轉換器的線性精度達到高分辨率的要求。電路結構簡單，且繼承了折疊插值結構的緊湊、高速優勢。更重要的，它適于標準數字CMOS工藝。在當前大規模系統單片集成化(System On Chip)的發展潮流中，這種新型結構將具有獨到的優勢。
圖6所示為本專利方法應用于一個0.6μmCMOS工藝8位折疊插值模數轉換器的實例。其中，折疊插值電路采用兩級級聯折疊結構，每級折疊電路采用3倍折疊率并后接2倍插值率的插值電路，級聯折疊電路后再接一個2倍插值率的插值電路，得到32對9倍折疊率的差分信號；粗量化比較器輸出的溫度計碼經精量化比較器陣列輸出的控制信號進行同步控制，相當于上述的數字校正邏輯，然后經同步校正的溫度計碼和循環碼輸入到數字譯碼器及緩沖器，產生最后的數字碼輸出。
工作原理輸入模擬信號經前級跟蹤保持電路得到輸入保持信號，分成兩路，一路送入粗量化比較器以產生溫度計碼，另一路送入開關網絡及其后續電路以產生循環碼。循環碼按上述的方法產生。其中開關網絡控制脈沖的周期及后級跟蹤保持電路控制脈沖的周期，與前級跟蹤保持電路的信號保持時間一致。
權利要求
1.一種用于折疊插值模數轉換器的動態匹配方法，其特征在于，包括如下步驟(1)、模擬輸入信號經前級跟蹤保持電路得到保持信號；(2)、輸入保持信號接入折疊電路預放的同相輸入端或者，反相輸入端，參考電壓電阻串輸出的參考電壓信號接入預放的反相輸入端或者，同相輸入端，折疊插值電路的輸出信號由后級跟蹤保持電路保持；(3)、通過開關網絡選通，輸入保持信號接入折疊電路預放的反相輸入端或者，同相輸入端，參考電壓電阻串輸出的參考電壓信號接入預放的同相輸入端或者，反相輸入端；(4)、折疊插值電路輸出信號；(5)、上述輸出信號與后級跟蹤保持電路輸出的保持信號接入精量化比較器陣列，得到循環碼。
2.根據權利要求1所述的用于折疊插值模數轉換器的動態匹配方法，其特征在于，其中折疊插值電路是差分工作的，它的一系列輸出端也是成對的同相輸出端和反相輸出端。
3.根據權利要求1所述的用于折疊插值模數轉換器的動態匹配方法，其特征在于，其中接入精量化比較器輸入端的信號是步驟(2)從折疊插值電路同相輸出端或者，反相輸出端輸出并經后級跟蹤保持電路保持的信號以及步驟(3)從折疊插值電路同相輸出端或者，反相輸出端輸出的信號。
全文摘要
本發明提供一種用于折疊插值模數轉換器的動態匹配方法，包括如下步驟(1)、模擬輸入信號經前級跟蹤保持電路得到保持信號；(2)、輸入保持信號接入折疊電路預放的同相輸入端或者，反相輸入端，參考電壓電阻串輸出的參考電壓信號接入預放的反相輸入端或者，同相輸入端，折疊插值電路的輸出信號由后級跟蹤保持電路保持；(3)、通過開關網絡選通，輸入保持信號接入折疊電路預放的反相輸入端或者，同相輸入端，參考電壓電阻串輸出的參考電壓信號接入預放的同相輸入端或者，反相輸入端；(4)、折疊插值電路輸出信號；(5)、上述輸出信號與后級跟蹤保持電路輸出的保持信號接入精量化比較器陣列，得到循環碼。
文檔編號H03M1/12GK1481077SQ02132018
公開日2004年3月10日 申請日期2002年9月6日 優先權日2002年9月6日
發明者李志剛, 石寅 申請人:中國科學院半導體研究所