專利名稱：運算放大電路、驅動電路、及驅動方法
技術領域：
本發明涉及運算放大電路、驅動電路、及驅動方法。
背景技術：
以往，作為便攜電話機等電子裝置使用的液晶顯示屏(電光裝置)，已知有簡單矩陣方式的液晶顯示屏、和使用薄膜晶體管(Thin FilmTransistor以下，簡稱TFT)等開關元件的有源矩陣方式的液晶顯示屏。
簡單矩陣方式與有源矩陣方式相比，具有容易低功耗化的優點，但是具有難以多色化和動畫顯示的缺點。關于這種簡單矩陣方式中的低功耗化技術，例如有(日本)特開平7-98577號公開的現有技術。
另一方面，有源矩陣方式具有適于多色化和動畫顯示的優點，但是具有難以低功耗化的缺點。
此外，近年來，便攜電話機等便攜型電子裝置為了提供高質量的圖像，對多色化、動畫顯示的要求日益迫切。因此，逐漸使用有源矩陣方式的液晶顯示屏來取代以往使用的簡單矩陣方式的液晶顯示屏。
然而，便攜型電子裝置使用的有源矩陣方式的液晶顯示屏出于液晶的交流驅動和電源的低電壓化的要求，例如按每個掃描期間來反轉與像素電極對置的對置電極(公共電極)的電壓電平。因此，具有下述課題由于液晶顯示屏的充放電大、和驅動模擬電壓的運算放大電路的工作電流等，至今不能實現低功耗化。
發明內容
本發明就是鑒于以上技術課題而提出的，其目的在于提供一種能夠用簡單的電路結構來實現電光裝置的低功耗化的運算放大電路、使用它的驅動電路、及驅動方法。
本發明提供一種運算放大電路，用于驅動具有多個掃描線、多個數據線、以及由掃描線及數據線限定的像素電極的電光裝置的各數據線，其中，在切換隔著電光物質與像素電極對置的對置電極的電壓電平為第1電壓電平的第1期間、和對置電極的電壓電平為第2電壓電平的第2期間時的所給期間中，運算放大電路的輸出被設定為高阻抗狀態。
根據本發明，在切換對置電極為第1、第2電壓電平的第1、第2期間時的所給期間(包含切換定時的期間)中，運算放大電路的輸出被設定為高阻抗狀態(不驅動狀態)。這樣，例如能夠有效利用對置電極·數據線間的寄生電容，在驅動數據線前使數據線變化到期望的電壓電平，或者將由于對置電極的電壓電平變化而流入到運算放大電路的輸出側的電荷返回到電源側，能夠實現低功耗化等。
此外，在本發明中，也可以包含第1運算放大器，在對置電極的電壓電平為第1電壓電平的第1期間中，驅動數據線；以及第2運算放大器，在對置電極的電壓電平為第2電壓電平的第2期間中，驅動數據線。
這樣，能夠用與對置電極的電壓電平變化(極性反轉)對應的最佳運算放大器來驅動數據線，能夠實現低功耗化等。
此外，在本發明中，也可以使上述第1運算放大器包含差動部；以及輸出部，具有根據上述差動部的輸出來控制柵極的第1導電型的第1驅動晶體管；上述第2運算放大器包含差動部；以及輸出部，具有根據上述差動部的輸出來控制柵極的第2導電型的第2驅動晶體管。
這樣，例如能夠在第1期間中用第1導電型的第1驅動晶體管來驅動數據線，而在第2期間中用第2導電型的第2驅動晶體管來驅動數據線。因此，能夠用適當的驅動晶體管來驅動數據線，能夠實現運算放大電路的低功耗化等。
此外，在本發明中，也可以在對置電極的電壓電平從第1電源側的第2電壓電平變化到第2電源側的第1電壓電平時的所給期間中，運算放大電路的輸出被設定為高阻抗狀態，從而由于對置電極和數據線之間的寄生電容的電容耦合，運算放大電路的輸出上連接的數據線的電壓電平變化到第2電源側；在對置電極的電壓電平從第2電源側的第1電壓電平變化到第1電源側的第2電壓電平時的所給期間中，運算放大電路的輸出被設定為高阻抗狀態，從而由于對置電極和數據線之間的寄生電容的電容耦合，運算放大電路的輸出上連接的數據線的電壓電平變化到第1電源側。
這樣，能夠有效利用對置電極·數據線間的寄生電容，在驅動數據線前使數據線的電壓電平預先變化到所給的方向(第2電源側或第2電源側)。因此，能夠使驅動數據線時電壓電平的變化方向固定在1個方向上，能夠實現運算放大電路的低功耗化等。
此外，在本發明中，也可以包含第1運算放大器，使變化到第2電源側的數據線的電壓電平變化到第1電源側，設定為與色調級別對應的電壓電平；以及第2運算放大器，使變化到第1電源側的數據線的電壓電平變化到第2電源側，設定為與色調級別對應的電壓電平。
這樣，作為第1、第2運算放大器，能夠使用在第1、第2電源側中的某一個方向上驅動能力高的運算放大器，能夠使用功耗小的運算放大器。由此，能實現運算放大電路的低功耗化。
此外，在本發明中，也可以包含箝位電路，將運算放大電路的輸出箝位在范圍與運算放大電路的第1、第2電源間的電壓范圍相同或更寬的電壓范圍內。
這樣，能夠將由于對置電極的電壓電平變化而流入到運算放大電路的輸出側的電荷返回到電源側，能實現剩余電荷的有效利用。
此外，在本發明中，也可以使上述箝位電路的電源被設定為電壓范圍比運算放大電路的第1、第2電源窄的第3、第4電源。
這樣，能夠增加返回到電源側的電荷的量，能夠實現進一步的低功耗化。
此外，本發明提供一種驅動電路，用于驅動具有多個掃描線、多個數據線、以及由掃描線及數據線限定的像素電極的電光裝置，其中，包含對每個數據線設置的上述任一個運算放大電路；以及對每個數據線數據電壓設置的、生成由上述運算放大電路進行阻抗變換的數據電壓的生成電路。
此外，本發明提供一種驅動方法，用于驅動具有多個掃描線、多個數據線、以及由掃描線及數據線限定的像素電極的電光裝置，其中，在切換隔著電光物質與像素電極對置的對置電極的電壓電平為第1電壓電平的第1期間、和對置電極的電壓電平為第2電壓電平的第2期間時的所給期間中，將數據線設定為高阻抗狀態。
此外，從本發明中，也可以在對置電極的電壓電平從第1電源側的第2電壓電平變化到第2電源側的第1電壓電平時的所給期間中，將數據線設定為高阻抗狀態，從而由于對置電極和數據線之間的寄生電容的電容耦合，使數據線的電壓電平變化到第2電源側；在對置電極的電壓電平從第2電源側的第1電壓電平變化到第1電源側的第2電壓電平時的所給期間中，將數據線設定為高阻抗狀態，從而由于對置電極和數據線之間的寄生電容的電容耦合，使數據線的電壓電平變化到第1電源側；此外，在本發明中，也可以使變化到第2電源側的數據線的電壓電平變化到第1電源側，設定為與色調級別對應的電壓電平；使變化到第1電源側的數據線的電壓電平變化到第2電源側，設定為與色調級別對應的電壓電平。
此外，在本發明中，也可以將運算放大電路的輸出箝位在范圍與運算放大電路的第1、第2電源間的電壓范圍相同或更寬的電壓范圍內。
附圖的簡單說明
圖1是液晶裝置的結構例的方框圖。
圖2是數據線驅動電路的結構例的方框圖。
圖3是掃描線驅動電路的結構例的方框圖。
圖4是液晶裝置中的各種反轉驅動方式的說明圖。
圖5是對置電極、數據線的電壓電平變化的定時波形圖。
圖6是甲乙類運算放大電路的結構例圖。
圖7A、圖7B是按照VCOM的切換來切換運算放大器的手法的說明圖。
圖8是P型運算放大器的結構例圖。
圖9是N型運算放大器的結構例圖。
圖10是在切換VCOM時將運算放大電路的輸出設定為高阻抗狀態的手法的說明圖。
圖11A、圖11B也是在切換VCOM時將運算放大電路的輸出設定為高阻抗狀態的手法的說明圖。
圖12A、圖12B是存貯電容方式、附加電容方式的說明圖。
圖13是對置電極、數據線、掃描線的電壓電平變化的定時波形圖。
圖14是對置電極和數據線之間的寄生電容的說明圖。
圖15是對置電極和數據線之間的寄生電容的說明圖。
圖16是寄生電容造成的數據線的電壓電平變化的說明圖。
圖17是用于說明本實施例的驅動方法的定時波形圖。
圖18是運算放大電路的詳細結構例圖。
圖19A、圖19B是用于說明對運算放大電路的電流源進行開關控制的手法的定時波形圖。
圖20是用于說明對驅動晶體管進行開關控制的手法的定時波形圖。
圖21A、圖21B、圖21C是在運算放大電路的輸出設置箝位電路的手法的說明圖。
圖22A、圖22B、圖22C是通過設置箝位電路來實現的低功耗化手法的說明圖。
圖23是掃描行反轉驅動的說明圖。
圖24是用于說明不設虛擬掃描期間的情況下的問題的定時波形圖。
圖25是用于說明設置虛擬掃描期間的手法的定時波形圖。
實施發明的最好形式以下，用附圖來詳細說明本實施例。
以下說明的本實施例對權利要求書記載的本發明的內容沒有任何限制。此外，并非本實施例中說明的所有結構作為本發明的解決手段都是必須的。
1.液晶裝置圖1示出應用本實施例的運算放大電路的液晶裝置的方框圖的例子。
該液晶裝置10(廣義上為顯示裝置)包含顯示屏12(狹義上為LCD(Liquid Crystal Display，液晶顯示)屏)、數據線驅動電路20(狹義上為源極驅動器)、掃描線驅動電路30(狹義上為柵極驅動器)、控制器40、電源電路42。液晶裝置10不必包含所有這些電路模塊，也可以采用省略其一部分電路模塊的結構。
這里，顯示屏12(廣義上為電光裝置)包含多個掃描線(狹義上為柵極線)、多個數據線(狹義上為源極線)、以及由掃描線及數據線限定的像素電極。在此情況下，通過在數據線上連接薄膜晶體管TFT(ThinFilm Transistor，廣義上為開關元件)，在該TFT上連接像素電極，能夠構成有源矩陣型液晶裝置。
更具體地說，顯示屏12被形成在有源矩陣基板(例如玻璃基板)上。在該有源矩陣基板上，配置有沿圖1的Y方向排列多個、分別沿X方向延伸的掃描線G1～GM(M是2以上的自然數)、和沿X方向排列多個、分別沿Y方向延伸的數據線S1～SN(N是2以上的自然數)。此外，在與掃描線GK(1KM，K是自然數)和數據線SL(1LN，L是自然數)的交叉點對應的位置上，設有薄膜晶體管TFTKL(廣義上為開關元件)。
TFTKL的柵極被連接在掃描線GK上，TFTKL的源極被連接在數據線SL上，TFTKL的漏極被連接在像素電極PEKL上。在該像素電極PEKL、和隔著液晶單元(廣義上為電光物質)與像素電極PEKL對置的對置電極VCOM(公共電極)之間，形成有液晶電容CLKL(液晶單元)及輔助電容CSKL。然后，在形成TFTKL、像素電極PEKL等的有源矩陣基板、和形成對置電極VCOM的對置基板之間密封進液晶，液晶單元的透射率按照像素電極PEKL和對置電極VCOM之間的施加電壓來變化。
向對置電極VCOM提供的電壓電平(第1、第2電壓電平)由電源電路42生成。此外，也可以不是將對置電極VCOM滿滿地形成在對置基板上，而是與各掃描線對應做成帶狀。
數據線驅動電路20根據圖像數據來驅動顯示屏12的數據線S1～SN。另一方面，掃描線驅動電路30依次掃描驅動顯示屏12的掃描線G1～GM。
控制器40根據未圖示的中央處理單元(Central Processing Unit以下，簡稱CPU)等主機設定的內容，控制數據線驅動電路20、掃描線驅動電路30及電源電路42。更具體地說，控制器40對數據線驅動電路20及掃描線驅動電路3例如進行工作模式的設定或內部生成的垂直同步信號或水平同步信號的提供，對電源電路42進行對置電極VCOM的電壓電平的極性反轉定時的控制。
電源電路42根據從外部提供的基準電壓，來生成顯示屏12的驅動所需的各種電壓電平(色調電壓)、或對置電極VCOM的電壓電平。
這種結構的液晶裝置10在控制器40的控制下，根據從外部提供的圖像數據，數據線驅動電路20、掃描線驅動電路30及電源電路42協調來驅動顯示屏12。
在圖1中，采用液晶裝置包含控制器40的結構，但是也可以將控制器40設在液晶裝置10的外部。或者，也可以將主機與控制器40一起包含在液晶裝置10中。此外，也可以將數據線驅動電路20、掃描線驅動電路30、控制器40、電源電路42的一部分或全部形成在顯示屏12上。
1.1數據線驅動電路圖2示出圖1的數據線驅動電路20的結構例。
數據線驅動電路20包含移位寄存器22、行鎖存器24、26、DAC28(數字/模擬變換電路。廣義上為數據電壓生成電路)、輸出緩沖器29(運算放大電路)。
移位寄存器22包含與各數據線對應來設置、依次連接的多個觸發器。該移位寄存器22與時鐘信號CLK同步來保持使能輸入輸出信號EIO后，依次與時鐘信號CLK同步將使能輸入輸出信號EIO移位到相鄰的觸發器。
行鎖存器24從控制器40以例如18比特(6比特(色調數據)×3(RGB各色))為單位來輸入圖像數據(DIO)。行鎖存器24與移位寄存器22的各觸發器依次移位的使能輸入輸出信號EIO同步來鎖存該圖像數據(DIO)。
行鎖存器26與從控制器40提供的水平同步信號LP同步，鎖存行鎖存器24鎖存的1個水平掃描單位的圖像數據。
DAC 28生成應向各數據線提供的模擬數據電壓。具體地說，DAC28根據來自行鎖存器26的數字圖像數據，選擇來自圖1的電源電路42的色調電壓中的某一個，輸出與數字圖像數據對應的模擬數據電壓。
輸出緩沖器29緩沖來自DAC 28的數據電壓并輸出到數據線，驅動數據線。具體地說，輸出緩沖器29包含對每個數據線設置的電壓跟隨器式連接的運算放大電路OPC，這些運算放大電路OPC對來自DAC 28的數據電壓進行阻抗變換，輸出到各數據線。
在圖2中，采用對數字圖像數據進行數字/模擬變換、經輸出緩沖器29輸出到數據線的結構，但是也可以采用對模擬視頻信號進行采樣·保持、經輸出緩沖器29輸出到數據線的結構。
1.2掃描線驅動電路圖3示出圖1的掃描線驅動電路30的結構例。
掃描線驅動電路30包含移位寄存器32、電平移動器34、輸出緩沖器36。
移位寄存器32包含與各掃描線對應來設置、依次連接的多個觸發器。該移位寄存器32與時鐘信號CLK同步將使能輸入輸出信號EIO保持到觸發器后，依次與時鐘信號CLK同步將使能輸入輸出信號EIO移位到相鄰的觸發器。這里輸入的使能輸入輸出信號EIO是從控制器40提供的垂直同步信號。
電平移動器34將來自移位寄存器32的電壓電平移動到與顯示屏12的液晶單元和TFT的晶體管能力對應的電壓電平。由于該電壓電平例如需要20V～50V的高電壓電平，所以使用與其他邏輯電路部不同的高耐壓工藝。
輸出緩沖器36緩沖電平移動器34移動過的掃描電壓并輸出到掃描線，驅動掃描線。
2.運算放大電路2.1行反轉驅動液晶單元具有長時間施加直流電壓則會惡化的性質。因此，需要按每個規定期間來反轉液晶單元上施加的電壓的極性的驅動方式。作為這種驅動方式，如圖4所示，有幀反轉驅動、掃描(柵極)行反轉驅動、數據(源極)行反轉驅動、點反轉驅動等。
其中，幀反轉驅動的功耗低，但是具有畫質不太好的缺點。而數據行反轉驅動、點反轉驅動的畫質好，但是具有顯示屏的驅動需要高電壓的缺點。
因此，本實施例采用圖4的掃描行反轉驅動。該掃描行反轉驅動按每個掃描期間(每個掃描線)對液晶單元上施加的電壓進行極性反轉。例如，在第1掃描期間(掃描線)中向液晶單元施加正極性的電壓，在第2掃描期間中施加負極性的電壓，在第3掃描期間中施加正極性的電壓。另一方面，在下一幀中，在第1掃描期間中向液晶單元施加負極性的電壓，在第2掃描期間中施加正極性的電壓，在第3掃描期間中施加負極性的電壓。
此外，在該掃描行反轉驅動中，按每個掃描期間對對置電極VCOM的電壓電平極性極性反轉。
更具體地說，如圖5所示，在正極期間T1(第1期間)中對置電極VCOM的電壓電平為VC1(第1電壓電平)，而在負極期間T2(第2期間)中為VC2(第2電壓電平)。
這里，正極期間T1是數據線S(像素電極)的電壓電平高于對置電極VCOM的電壓電平的期間。在該期間T1中向液晶單元施加正極性的電壓。另一方面，負極期間T2是數據線S的電壓電平低于對置電極VCOM的電壓電平的期間。在該期間T2中向液晶單元施加負極性的電壓。此外，VC2是以所給的電壓電平為基準對VC1進行極性反轉所得的電壓電平。
通過這樣對VCOM進行極性反轉，能夠降低顯示屏的驅動所需的電壓。由此，能夠降低驅動電路的耐壓，實現驅動電路的制造工藝的簡化、低成本化。
然而，在這樣對VCOM進行極性反轉的手法中，從電路的低功耗化的觀點來看，明顯具有如下所述的課題。
例如，如圖5的A1、A2所示，在從期間T1切換到期間T2的情況下，數據線S的電壓電平有時變化到低電位側(A1)，而有時變化到高電位側(A2)。同樣，如圖5的A3、A4所示，在從期間T2切換到期間T1的情況下，數據線S的電壓電平也有時變化到高電位側(A3)，而有時變化到低電位側(A4)。
例如，在期間T1中數據線S的色調是63、期間T2中的色調也是63的情況下，如圖5的A1所示，數據線S的電壓電平變化到低電位側。另一方面，在期間T1中數據線S的色調是0、期間T2中的色調也是0的情況下，數據線S的電壓電平變化到高電位側。
這樣，在有源矩陣型液晶裝置中對VCOM進行極性反轉的情況下，數據線S的電壓電平的變化方向依賴于色調級別。因此，具有下述課題不能直接采用特開平7-98577號公報公開的簡單矩陣型液晶裝置的低功耗化技術。
因此，現有的有源矩陣型液晶裝置將圖6所示的甲乙類(推挽式)運算放大電路用作用于驅動數據線的運算放大電路(圖2的輸出緩沖器29包含的OPC)。
該甲乙類運算放大電路包含差動部300、和具有P型(廣義上為第1導電型)驅動晶體管PT53及N型(廣義上為第2導電型)驅動晶體管NT55的輸出部310。
這里，差動部300包含柵極被共同連接到差動部300的輸出DQ上的P型晶體管PT51、PT52；柵極被連接到差動部300的輸入I、XI上的N型晶體管NT51、NT52；以及電流源IS51。
輸出部310包含柵極被連接到差動部300的輸出XDQ(反轉輸出)上的N型晶體管NT53及電流源IS52構成的反轉電路。此外，包含柵極被連接到差動部300的輸出XDQ上的P型驅動晶體管PT53、柵極被連接到上述反轉電路的輸出BQ上的N型驅動晶體管NT55、柵極被連接到VSS上的N型晶體管NT54、以及相位補償用的電容CC。
在圖6的運算放大電路中，輸出部310的輸出Q被連接在差動部300的輸入XI(反轉輸入)上，成為電壓跟隨器式連接。
此外，電流源IS51、IS52可以由例如柵極被連接到基準電壓(恒壓)上的N型晶體管構成。
在圖6所示的甲乙類運算放大電路中，輸出部310具有P型驅動晶體管PT53和N型驅動晶體管NT55兩者。因此，在圖5的A1、A4的情況下，由于N型驅動晶體管NT55工作，從而能夠將數據線S的電壓電平迅速降低到低電位側。另一方面，在圖5的A2、A3的情況下，由于P型驅動晶體管PT53工作，從而能夠將數據線S的電壓電平迅速提高到高電位側。因此，在一邊對對置電極VCOM進行極性反轉、一邊進行掃描行反轉驅動的液晶裝置中，幾乎都是將圖6的甲乙類運算放大電路用作數據線驅動電路的輸出緩沖器包含的運算放大電路。
然而，在該圖6的甲乙類運算放大電路中，由于電流流過的路徑有電流I51、I52、I53的路徑這3條，所以具有無謂浪費的電流很多、功耗大的缺點。特別是在這種甲乙類運算放大電路中，為了適當地控制驅動晶體管PT53、NT55的柵極，電流路徑為4條以上的結構的電路也很多，在這種電路結構的情況下，功耗更大。此外，如果為了降低功耗而合并電路I51、I52、I53，則招致響應速度降低或頻率特性惡化等事態。
此外，如圖2所示，該圖6的運算放大電路與各數據線對應而設有許多個。因此，具有下述課題如果各運算放大電路的功耗增加，則液晶裝置的功耗也增加與運算放大電路的個數相應的量，成為低功耗化的大的妨礙。
因此，在本實施例中，為了解決這種課題，采用如下所述的手法。
2.2運算放大器的切換首先，在本實施例中，按照對置電極VCOM的電壓電平的切換，來切換驅動數據線的運算放大器。
更具體地說，如圖7A所示，在對置電極VCOM的電壓電平為VC1(第1電壓電平)的期間T1(第1期間，圖5的正極期間)中，用運算放大器OP1來驅動數據線。另一方面，在VCOM的電壓電平為VC2(對VC1進行極性反轉所得的第2電壓電平)的期間T2(第2期間，圖5的負極期間)中，用與OP1不同的運算放大器OP2來驅動數據線。
能夠實現這種驅動方法的運算放大電路的結構例示于圖7B。該運算放大電路包含運算放大器OP1(P型第1運算放大器)、運算放大器OP2(N型第2運算放大器)、以及選擇電路70。
這里，例如如圖7B所示，運算放大器OP1(P型)包含差動部50、和具有P型驅動晶體管PT13及電流源IS12的輸出部52。這里，P型驅動晶體管PT13由差動部50的輸出(反轉輸出)控制柵極。
此外，例如如圖7B所示，運算放大器OP2(N型)包含差動部60、和具有N型驅動晶體管NT23及電流源IS22的輸出部62。這里，N型驅動晶體管NT23由差動部60的輸出(反轉輸出)控制柵極。
電流源IS12、IS22用于流出恒流，可以由柵極上連接有基準電壓的N型晶體管、耗盡型晶體管、或電阻元件等構成。此外，在圖7B中，也可以采用不設電流源IS12或IS22的結構。
在對置電極VCOM為VC1的情況下(期間T1的情況下)，選擇電路70選擇運算放大器OP1的輸出Q1并連接到數據線S上。另一方面，在VCOM為VC2的情況下(期間T2的情況下)，選擇運算放大器OP2的輸出Q2并連接到數據線S上。通過這樣，能夠在期間T1中由運算放大器OP1來驅動數據線S，而在期間T2中由運算放大器OP2來驅動數據線S。
圖8示出運算放大器OP1的結構例。該OP1是輸出部52包含P型驅動晶體管PT13、而不包含N型驅動晶體管的P型運算放大器。
運算放大器OP1的差動部50包含柵極被共同連接到差動部50的輸出DQ1上的P型晶體管PT11、PT12、柵極被連接到差動部50的輸入I1、XI1上的N型晶體管NT11、NT12、以及VSS(第2電源)側設置的電流源IS11。
運算放大器OP1的輸出部52包含柵極被連接到差動部50的輸出XDQ1(反轉輸出)上的P型晶體管PT13、VSS側設置的電流源IS12、以及相位補償用的電容CC1。
圖8的運算放大器OP1的輸出Q1被連接在差動部50的輸入XI1(反轉輸入)上，成為電壓跟隨器式連接。
圖9示出運算放大器OP2的結構例。該OP2是輸出部62包含N型驅動晶體管NT23、而不包含P型驅動晶體管的N型運算放大器。
運算放大器OP2的差動部60包含VDD(第1電源)側設置的電流源IS21、柵極被連接到差動部60的輸入I2、XI2上的P型晶體管PT21、PT22、以及柵極被共同連接到差動部60的輸出DQ2上的N型晶體管NT21、NT22。
運算放大器OP2的輸出部62包含VDD側設置的電流源IS22、柵極被連接到差動部60的輸出XDQ2(反轉輸出)上的N型晶體管NT23、以及相位補償用的電容CC2。
圖9的運算放大器OP2的輸出Q2被連接在差動部60的輸入XI2(反轉輸入)上，成為電壓跟隨器式連接。
在圖8的運算放大器OP1中，電流流過的路徑只有I11、I12的路徑這2條。同樣，在圖9的運算放大器OP2中，電流流過的路徑只有I21、I22的路徑這2條。因此，這些OP1、OP2與電流路徑為3條以上的圖6所示的甲乙類運算放大電路相比，能夠減少無謂流過的電流，實現低功耗化。
此外，在圖6的甲乙類運算放大電路中，如果減小驅動晶體管PT53、NT55的電流提供能力，則數據線的驅動能力降低。因此，不能使這些PT53、NT55的路徑上流過的電流I53太小。
與此相對，在圖8的運算放大器OP1中，在不太需要將輸出Q1的電壓電平降低到低電位側的狀況(后述的圖17的B15)下，能夠使電流源IS12中流過的電流I12非常小。同樣，在圖9的運算放大器OP2中，在不太需要將輸出Q2的電壓電平提高到高電位側的狀況(后述的圖17的B5)下，能夠使電流源IS22中流過的電流I22非常小。因此，與不能使輸出部310中的電流I53太小的圖6的甲乙類運算放大電路相比，圖8、圖9的運算放大器OP1、OP2能夠使輸出部52、62中流過的電流I12、I22足夠小，能夠使功耗非常小。
此外，在本實施例中，如圖7A所示，在期間T1中，如上所述只使用功耗非常少的運算放大器OP1，而在期間T2中，只使用功耗同樣非常少的運算放大器OP2。因此，與在所有期間(T1及T2)中使用低功耗多的圖6的甲乙類運算放大電路的現有手法相比，能夠使液晶裝置的功耗相當小。
而且，如圖2所示，圖7B所示的本實施例的運算放大電路與各數據線對應來設置，有數據線的條數個，其數目非常多。因此，如果能夠減小各運算放大電路的功耗，則能夠將液晶裝置的功耗減小與運算放大電路的個數相應的量，能夠使液晶裝置的功耗相當小。
2.3運算放大電路的輸出的高阻抗設定此外，在本實施例中，能夠將運算放大電路的輸出設定為高阻抗狀態。
更具體地說，如圖10所示，采用下述驅動方法在切換對置電極VCOM的電壓電平為VC1(第1電壓電平)的期間T1(第1期間)、和VCOM為VC2(第2電壓電平)的期間T2(第2期間)時的所給期間(包含切換定時的所給期間)中，將運算放大電路的輸出設定為高阻抗狀態(HIZ)。
能夠實現這種驅動方法的運算放大電路的結構例示于圖11A。該運算放大電路包含運算放大器OP1(P型)、運算放大器OP2(N型)、以及選擇電路70。此外，該選擇電路70的輸出在切換期間T1、T2時的所給期間中被設定為高阻抗狀態。
更具體地說，選擇電路70包含并聯連接P型晶體管和N型晶體管的傳輸門TG1、TG2(通路晶體管(パストランジスタ)，廣義上為開關元件)。此外，TG1由信號SEL1進行開關控制，TG2由信號SEL2進行開關控制。
圖11B示出使用SEL1、SEL2的TG1、TG2的開關控制的定時波形圖。
如圖11B所示，如果在VCOM為VC1的期間T1中SEL1有效(H電平)，則TG1為“開”(導通狀態)。于是，運算放大器OP1被選擇，OP1的輸出被連接到數據線S上。由此，數據線S由P型運算放大器OP1驅動。
另一方面，如果在VCOM為VC2的期間T2中SEL2有效，則TG2為“開”。于是，運算放大器OP2被選擇，OP2的輸出Q2被連接到數據線S上。由此，數據線S由N型運算放大器OP2驅動。
此外，如果SEL1、SEL2都為無效(L電平)，則TG1及TG2都為“關”(截止狀態)。于是，數據線S不由運算放大器OP1、OP2中的任一個驅動，數據線S為高阻抗狀態(HIZ)。由此，在切換期間T1、T2時能夠將數據線S設定為高阻抗狀態。
這樣，在本實施例中，用在期間T1或T2中有效、而且有效期間互不重疊的信號SEL1、SEL2來進行傳輸門TG1、TG2(開關元件)的開關控制。通過這樣，能夠用簡單的電路結構和簡單的電路控制來實現運算放大器OP1、OP2對數據線S的切換驅動、和數據線S的高阻抗設定。
在圖11A、圖11B中，用將選擇電路70的輸出設定為高阻抗狀態的手法來實現運算放大電路的輸出的高阻抗控制，但是也可以用將運算放大器OP1、OP2的輸出Q1、Q2設定為高阻抗狀態的手法等來實現。
3.低功耗化的原理接著說明本實施例的低功耗化手法的原理。
在液晶裝置中，為了保持未選擇期間中的像素電極的電壓電平來實現高畫質化，將用于輔助液晶電容的輔助電容連接到像素電極上。作為這種輔助電容的形成方式，有圖12A所示的存貯電容方式、和圖12B所示的附加電容方式。
在圖12A的存貯電容方式中，在像素電極和VCOM之間形成輔助電容CS。這例如可以通過在有源矩陣基板上另外設置VCOM的配線來實現。另一方面，在圖12B的附加電容方式中，在像素電極和前級掃描線(柵極線)之間形成輔助電容CS。這可以通過重疊布置像素電極的圖案和前級掃描線的圖案來實現。
本實施例的低功耗化手法既可應用于圖12A的存貯電容方式的情況，也可應用于圖12B的附加電容方式的情況，但是以下為了簡化說明，以應用于圖12A的存貯電容方式的情況為例來進行說明。
在圖12A的存貯電容方式中，TFT的柵極·漏極間的寄生電容或柵極·源極間的寄生電容作用于抑制數據線的電壓電平變化的方向。與此相對，在圖12B的附加電容方式中，VCOM的電壓電平變化時，前級掃描線的電壓電平也變化。因此，該掃描線的電壓電平的變化作用于幫助數據線的電壓電平變化的方向。因此，在通過VCOM的電壓電平的變化使數據線的電壓電平變化、利用該數據線的電壓電平的變化來實現低功耗化的本實施例的手法中，圖12B的附加電容方式更有效。
圖13原理性地示出存貯電容方式的情況下數據線S、對置電極VCOM、掃描線G的信號波形的一例。
如圖13所示，數據線S及VCOM的電壓電平按每個掃描期間以所給的電壓電平為基準進行極性反轉。此外，在數據線S的電位高于VCOM的情況下，液晶單元的施加電壓為正極性，而在VCOM的電位高于數據線S的情況下，液晶單元的施加電壓為負極性。通過這樣按每個掃描期間來反轉液晶單元的施加電壓的極性，能夠防止向液晶單元長時間施加直流電壓，實現液晶單元的長壽命化。
如圖13所示，如果VCOM極性反轉，其電壓電平從VC1變化到VC2或者從VC2變化到VC1，則通過VCOM和數據線S之間的寄生電容的電容耦合，VCOM的電壓電平的變化被傳遞到數據線S。
這里，如圖14所示，VCOM和數據線S之間的1個像素平均的寄生電容CPAPIX如下式所示。
CPAPIX＝{1/CDS+1/(CL+CS)}-1(1)在上式(1)中，CDS是TFT的漏極·源極間的寄生電容，CL是液晶電容，CS是輔助電容。在上式(1)中，TFT的柵極·漏極間的寄生電容和柵極·源極間的寄生電容被忽略。
此外，如圖15所示，VCOM和數據線S之間的1條數據線平均的寄生電容CPA如下式所示。
CPA＝CPAPIX×(M-1) (2)在上式(2)中，M是掃描線的條數。在上式(2)中，不是CPAPIX×M，而是CPAPIX×(M-1)，是因為寄生電容CPAPIX不影響由掃描線選擇出的像素。
例如在上式(1)、(2)中，設CL+CS＝0.1pf(皮法)，CDS＝0.05pf，掃描線數M＝288，則1個像素平均的寄生電容CPAPIX約為0.33pf，1條數據線平均的寄生電容CPA約為7.6pf。
這樣，在VCOM和數據線之間附有不能忽略的寄生電容CPA。因此，如圖16所示，如果在數據線S為未驅動狀態時VCOM的電壓電平變化，則由于寄生電容CPA的電容耦合，數據線S的電壓電平也變化。
例如如圖16所示，如果VCOM的電壓電平從VC1變化到VC2或者從VC2變化到VC1，則數據線S的電壓電平也從VS1變化到VS2或者從VS2變化到VS1。在此情況下，在數據線S上不附有其他寄生電容的理想情況下，VS2-VS1＝VC2-VC1。然而，實際上在數據線S和基板之間或數據線S和大氣之間等都存在寄生電容，所以VS2-VS1＜VC2-VC1。
在本實施例中，積極利用這種寄生電容CPA造成的數據線S的電壓電平變化，來實現液晶裝置的低功耗化。
例如在圖17的定時波形圖的B1中，對置電極VCOM的電壓電平從VSS(第2電源)側的VC1變化到VDD(第1電源)側的VC2。在此情況下，在本實施例中，在該電壓電平的切換定時處，如圖B2所示，將數據線S(運算放大電路的輸出)設定為高阻抗狀態(參照圖10～圖11B)。
這樣將數據線S設定為高阻抗狀態后，數據線S成為未驅動狀態。因此，通過VCOM和數據線S之間的寄生電容CPA(參照圖14～圖16)，如圖17的B3所示，數據線S的電壓電平變化到VDD側(高電位側)。
于是，在本實施例中，如圖17的B4所示，在VCOM為VC2的期間T2中，由N型運算放大器OP2來驅動數據線S(參照圖7A～圖9)。因此，如圖17的B3所示變化到VDD側的數據線的電壓電平如B5所示通過運算放大器OP2的驅動而變化到VSS側(低電位側)，被設定為與色調級別(參照圖5)對應的B6所示的電壓電平。
在此情況下，OP2是如圖9所示具有N型驅動晶體管NT23的N型運算放大器。因此，利用該被設置到VSS側的驅動晶體管NT23的驅動能力，能夠如圖17的B5所示使數據線S的電壓電平容易地變化到VSS側(低電位側)。反過來說，由于無需使數據線S的電壓電平變化到VDD側(高電位側)，所以能夠減少(或者能夠消除)圖9的電流源IS22中流過的電流。因此，能實現運算放大電路的低功耗化，并實現液晶裝置的低功耗化。
另一方面，在圖17的B11中，VCOM的電壓電平從VDD側的VC2變化到VSS側的VC1。在此情況下，在本實施例中，在該電壓電平的切換定時處，如B12所示，將數據線S設定為高阻抗狀態。
這樣將數據線S設定為高阻抗狀態后，數據線S成為未驅動狀態。因此，通過VCOM和數據線S之間的寄生電容CPA，如圖17的B13所示，數據線S的電壓電平變化到VSS側。
于是，在本實施例中，如圖17的B14所示，在VCOM為VC1的期間T1中，由P型運算放大器OP1來驅動數據線S。因此，如圖17的B13所示變化到VSS側的數據線的電壓電平如B15所示通過運算放大器OP1的驅動而變化到VDD側，被設定為與色調級別對應的B16所示的電壓電平。
在此情況下，OP1是如圖8所示具有P型驅動晶體管PT13的P型運算放大器。因此，利用該被設置到VDD側的驅動晶體管PT13的驅動能力，能夠如圖17的B15所示使數據線S的電壓電平容易地變化到VDD側。反過來說，由于無需使數據線S的電壓電平變化到VSS側，所以能夠減少(或者能夠消除)圖8的電流源IS12中流過的電流。因此，能實現運算放大電路的低功耗化，并實現液晶裝置的低功耗化。
例如，在切換VCOM的電壓電平時將數據線S設定為高阻抗狀態的手法中，運算放大電路使數據線S始終為驅動狀態。因此，即使VCOM的電壓電平變化，寄生電容CPA的電容耦合也不會使數據線S的電壓電平如圖17的B3或B13所示來變化。因此，如用圖5的A1～A4說明過的那樣，使數據線S的電壓電平變化的方向依賴于色調級別，不限于1個方向。因此，不得不使用能夠用相同的驅動力使數據線S的電壓電平既變化到VDD側又變化到VSS側的圖6的甲乙類運算放大電路。此外，由于該甲乙類運算放大電路的功耗大，所以不能實現液晶裝置的低功耗化。
與此相對，在本實施例中，通過積極利用VCOM和數據線S之間的寄生電容CPA，如圖17的B3或B13所示，成功地使數據線S的電壓電平在驅動數據線S之前變化到VDD側或VSS側。
于是，在如圖17的B3所示、數據線S的電壓電平在驅動其之前變化到VDD側的情況下，其后使數據線S的電壓電平變化的方向不依賴于色調級別，而為VSS側。因此，作為驅動數據線S的運算放大器，可以使用VDD側的驅動力弱、而VSS側的驅動力強的N型運算放大器OP2。
另一方面，在如圖17的B13所示、數據線S的電壓電平在驅動其之前變化到VSS側的情況下，其后使數據線S的電壓電平變化的方向不依賴于色調級別，而為VDD側。因此，作為驅動數據線S的運算放大器，可以使用VSS側的驅動力弱、而VDD側的驅動力強的P型運算放大器OP1。
于是，這些P型、N型運算放大器OP1、OP2的功耗都很小。因此，根據本實施例，與使用圖6的甲乙類運算放大電路的手法相比，能實現相當的低功耗化。
如果CPA以外的其他寄生電容(例如與大氣之間的寄生電容)大，則圖17的B3、B13中數據線S的電壓電平的變化幅度小。此外，如果數據線S的電壓電平的變化幅度小，則發生下述事態有些色調級別必然在圖17的B5中使數據線S的電壓電平變化到相反的VDD側，或者在B15中變化到相反的VSS側。
然而，即使在發生這種事態的情況下，B3中電壓電平的變化也有助于N型運算放大器OP2的驅動。即，能夠縮短運算放大器OP2的電流源IS22(參照圖9)使數據線S的電壓電平變化到VDD側的時間。同樣，B13中的電壓電平的變化也有助于P型運算放大器OP1的驅動。即，能夠縮短運算放大器OP1的電流源IS12(參照圖8)使數據線S的電壓電平變化到VSS側的時間。
在圖17中，通過將運算放大電路的輸出設定為高阻抗狀態，如B3、B13所示使數據線S的電壓電平變化，但是也可以例如通過使用用于使電壓電平變化的附加晶體管(例如預充電晶體管)的其他手法，在切換VCOM時使數據線S的電壓電平變化。
但是，如果采用如圖17所示將運算放大電路的輸出設定為高阻抗狀態的手法，則能夠有效利用VCOM對顯示屏的充放電，使數據線S的電壓電平如B3、B13所示來變化。因此，與使用附加晶體管的上述手法相比，能進一步實現低功耗化。
4.運算放大電路的詳細例圖18示出運算放大電路的詳細結構例。
圖18的運算放大電路與用圖7A～圖11B說明過的運算放大電路的不同點在于，運算放大器OP1包含N型晶體管NT14、NT16、P型晶體管PT14，運算放大器OP2包含P型晶體管PT24、PT26、N型晶體管NT24。
在圖18中，將基準電壓(偏置電壓)VB1連接到柵極上的N型晶體管NT13、NT15、將基準電壓VB2連接到柵極上的P型晶體管PT23、PT25分別相當于圖8、圖9的電流源IS11、IS12、IS21、IS22。此外，RP是用于運算放大電路的輸出的靜電保護的電阻。
4.1電流源的開關控制在本實施例中，用圖18的晶體管NT14、NT16、PT24、PT26，來進行運算放大器OP1、OP2的電流源IS11(NT13)、IS12(NT15)、IS21(PT23)、IS22(PT25)的開關控制，實現運算放大器的工作的開關控制。
這里，在N型晶體管NT14、NT16的柵極上連接有信號OFF1D、OFF1Q，在P型晶體管PT24、PT26的柵極上連接有信號XOFF2D、XOFF2Q。此外，例如如圖19A的定時波形圖所示對這些OFF1D、OFF1Q、XOFF2D、XOFF2Q進行信號控制。XOFF2D、XOFF2Q的“X”表示負邏輯。
例如，在對置電極VCOM為VC1的期間T1(第1期間)中，OFF1D、OFF1Q為H電平(有效)，圖18的N型晶體管NT14、NT16為“開”。由此，運算放大器OP1的電流源IS11(NT13)、IS12(NT15)中流過的電流為“開”，運算放大器OP1為工作狀態。
此外，在該期間T1中，XOFF2D、XOFF2Q為H電平(無效)，P型晶體管PT24、PT26為“關”。由此，運算放大器OP2的電流源IS21(PT23)、IS22(PT25)中流過的電流為“關”，運算放大器OP2為不工作狀態。
這樣，在期間T1中，通過將運算放大器OP1設定為工作狀態、而將運算放大器OP2設定為不工作狀態，來實現低功耗化。即，與OP1、OP2都為工作狀態的情況相比，能夠將功耗抑制到一半。此外，在期間T1中，選擇電路70只選擇運算放大器OP1的輸出，數據線S由該OP1驅動。因此，在該期間T1中，即使運算放大器OP2為不工作狀態，對數據線S的驅動也沒有妨礙。
在對置電極VCOM為VC2的期間T2(第2期間)中，OFF1D、OFF1Q為L電平(無效)，圖18的N型晶體管NT14、NT16為“關”。由此，運算放大器OP1的電流源IS11、IS12中流過的電流為“關”，運算放大器OP1為不工作狀態。
此外，在該期間T2中，XOFF2D、XOFF2Q為L電平(有效)，P型晶體管PT24、PT26為“開”。由此，運算放大器OP2的電流源IS21、IS22中流過的電流為“開”，運算放大器OP2為工作狀態。
這樣，在期間T2中，通過將運算放大器OP2設定為工作狀態、而將運算放大器OP1設定為不工作狀態，來實現低功耗化。即，與OP1、OP2都為工作狀態的情況相比，能夠將功耗抑制到一半。此外，在期間T2中，選擇電路70只選擇運算放大器OP2的輸出，數據線S由該OP2驅動。因此，在該期間T2中，即使運算放大器OP1為不工作狀態，對數據線S的驅動也沒有妨礙。
這樣，在本實施例中，通過設置由信號OFF1D、OFF1Q、XOFF2D、XOFF2Q控制的晶體管NT14、NT16、PT24、PT26，使未使用的運算放大器的電流源為“關”，成功地實現運算放大電路的低功耗化。
也可以如圖19B的定時波形圖所示，對OFF1D、OFF1Q、XOFF2D、XOFF2Q進行信號控制。
即，在圖19B中，OFF1D、XOFF2D按照期間T1、T2的切換來變化，而OFF1Q、XOFF2Q不變化。然后，OFF1Q被固定為H電平，而XOFF2Q被固定為L電平。
然后，通過使OFF1D、XOFF2D變化，對圖18的運算放大器OP1、OP2的差動部包含的電流源IS11、IS21進行開關控制。
另一方面，通過將OFF1Q、XOFF2Q固定為H電平、L電平，運算放大器OP1、OP2的輸出部包含的電流源IS12、IS22始終為“開”狀態。
例如，如果運算放大器的差動部的電流源IS11、IS21中流過的電流大，則能夠提高運算放大器的響應速度和頻率特性，所以這些電流一般都大。因此，通過對電流源IS11、IS21中流過的電流進行開關控制，能夠實現更有效的低功耗化。
另一方面，如用圖17的B5、B15說明過的那樣，在本實施例中，對運算放大器的輸出部的電流源IS12、IS22的電流提供能力(驅動能力)沒有太高要求。因此，即使對這些電流源IS12、IS22中流過的電流不進行開關控制，而使其始終為“開”，也能通過信號SEL1、SEL2經PT14、NT24使PT13、NT23為“關”，所以功耗不太增加。此外，如果使電流源IS12、IS22中始終流過電流，則能夠穩定運算放大器OP1、OP2的輸出Q1、Q2的電壓電平，在NT23“關”時能夠將輸出Q1、Q2的電壓電平設定為L電平(VSS)、H電平(VDD)。由此，如后所述，能夠有效防止由于輸出Q1、Q2的電壓電平不定而發生的故障。
在圖19A、圖19B中，進行使電流源IS11、IS12、IS21、IS22中流過的電流為“關”的控制，但是也可以不使這些電流完全“關”，而限制為少量電流。
4.2驅動晶體管的開關控制在本實施例中，用圖18的晶體管PT14、NT24，來進行運算放大器OP1、OP2的驅動晶體管PT13、NT23的開關控制，防止OP1、OP2的輸出Q1、Q2為不定狀態。
這里，在P型晶體管PT14的柵極上連接信號SEL1。該SEL1是也用于傳輸門TG1的開關控制、指示運算放大器OP1的選擇·不選擇的信號(參照圖11A、圖11B)。
此外，在N型晶體管NT24的柵極上連接信號SEL2的反轉信號。該SEL2是也用于傳輸門TG2的開關控制、指示運算放大器OP2的選擇·不選擇的信號。
例如如圖20的定時波形圖所示對這些SEL1、SEL2進行信號控制。
例如，在對置電極VCOM為VC1的期間T1中，SEL1為H電平(有效)，圖18的傳輸門TG1為“開”。因此，運算放大器OP1被選擇，其輸出Q1被連接到數據線S上。
另一方面，在該期間T1中，SEL2為L電平(無效)，輸入該SEL2的反轉信號的N型晶體管NT24為“開”。由此，驅動晶體管NT23的柵極上連接的XDQ2為L電平，NT23為“關”。因此，運算放大器OP2的輸出Q2的電壓電平由電流源IS22拉到VDD側，被設定為H電平。即，在運算放大器OP2為不工作狀態的期間T1中，能夠防止OP2的輸出Q2的電壓電平不定的事態。
此外，在對置電極VCOM為VC2的期間T2中，SEL2為H電平(有效)，圖18的傳輸門TG2為“開”。因此，運算放大器OP2被選擇，其輸出Q2被連接到數據線S上。
另一方面，在該期間T2中，SEL1為L電平(無效)，輸入該SEL1的P型晶體管PT14為“開”。由此，驅動晶體管PT13的柵極上連接的XDQ1為H電平，PT13為“關”。因此，運算放大器OP1的輸出Q1的電壓電平由電流源IS12拉到VSS側，被設定為L電平。即，在運算放大器OP1為不工作狀態的期間T2中，能夠防止OP1的輸出Q1的電壓電平不定的事態。
如上所述，在本實施例中，在運算放大器OP2被選擇、OP2驅動數據線S前的期間中，如圖20的E1所示，OP2包含的驅動晶體管NT23的柵極為L電平，NT23為“關”。此時電流源SI22始終為“開”，所以運算放大器OP2的輸出Q2的電壓電平變化到VDD側，為H電平。
因此，即使在其后如圖20的E2所示為了選擇運算放大器OP2而使傳輸門TG2為“開”的情況下，也能夠將電荷再分配的不良影響抑制到最小限度。
即，在本實施例中，在運算放大器OP2進行數據線驅動之前，如圖20的E3所示，數據線S(運算放大電路的輸出)被設定為高阻抗狀態。然后，通過在此狀態下使VCOM從VC1變化到VC2，如用圖17的B3說明過的那樣，數據線S的電壓電平上升。
然而，如果其后在圖18的傳輸門TG2為“開”時，運算放大器OP2的輸出Q2為L電平，則好不容易如圖17的B3所示上升的數據線S的電壓電平由于電荷的再分配而降低。由此，發生妨礙其后運算放大器OP2進行數據線驅動的事態。
根據本實施例，在運算放大器OP2進行數據線驅動之前的期間中，如圖20的E1所示，OP2的驅動晶體管NT23為“關”，OP2的輸出Q2為H電平，所以能夠將電荷再分配造成的不良影響抑制到最小限度，能夠防止上述事態。
同樣，在本實施例中，在運算放大器OP1被選擇、OP1驅動數據線S前的期間中，如圖20的E11所示，OP1包含的驅動晶體管PT13的柵極為H電平，PT13為“關”。此時電流源SI12始終為“開”，所以運算放大器OP1的輸出Q1的電壓電平變化到VSS側，為L電平。
因此，即使在其后如圖20的E12所示為了選擇運算放大器OP1而使傳輸門TG1為“開”的情況下，也能夠將電荷再分配的不良影響抑制到最小限度。
即，在本實施例中，在運算放大器OP1進行數據線S的驅動之前，如圖20的E13所示，數據線S被設定為高阻抗狀態。然后，通過在此狀態下使VCOM從VC2變化到VC1，如用圖17的B13說明過的那樣，數據線S的電壓電平降低。
然而，如果其后在圖18的傳輸門TG1為“開”時，運算放大器OP1的輸出Q1為H電平，則好不容易如圖17的B13所示降低的數據線S的電壓電平由于電荷的再分配而上升。由此，發生妨礙其后運算放大器OP1進行數據線驅動的事態。
根據本實施例，在運算放大器OP1進行數據線驅動之前的期間中，如圖20的E11所示，OP1的驅動晶體管PT13為“關”，OP1的輸出Q1為L電平，所以能夠將電荷再分配造成的不良影響抑制到最小限度，能夠防止上述事態。
5.箝位電路在本實施例中，為了實現液晶裝置的進一步的低功耗化，如圖21A所示，進行運算放大電路的輸出Q的高阻抗控制，并且在該輸出Q上設有箝位電路80。該箝位電路80將運算放大電路的輸出Q(數據線S)箝位在范圍與運算放大電路的電源VDD、VSS間的電壓范圍相同或更寬的電壓范圍內。由此，能夠將剩余電荷返回到電源VDD或VSS側，實現液晶裝置的低功耗化。
如圖21A所示，該箝位電路80包含VSS(第2電源)和數據線S之間設置的二極管DI1(箝位元件)、以及數據線S和VDD(第1電源)之間設置的二極管DI2。這里，DI1是以從VSS到數據線S的方向為正向的二極管，而DI2是以從數據線S到VDD的方向為正向的二極管。
圖21B示出VSS側設置的二極管DI1的元件構造的例子。如圖21B所示，該二極管DI1將經有源區P+連接到VSS的p阱區p-作為正極側電極，將有源區n+作為負極側電極。
圖21C示出VDD側設置的二極管DI2的元件構造的例子。如圖21C所示，該二極管DI2將有源區P+作為正極側電極，將經有源區n+連接到VDD的n阱區n-作為負極側電極。
這些二極管DI1、DI2也被用作運算放大電路的保護電路。更具體地說，這些二極管DI1、DI2能夠被包含在形成運算放大電路(驅動電路)的半導體器件(半導體芯片)的I/O電路(I/O焊盤)上。
也可以不將二極管設在VDD側、VSS側這兩側，而是只設在一側。此外，也可以將運算放大電路的輸出晶體管(例如圖18的TG1、TG2)用作二極管DI1、DI2(箝位電路)。
接著，說明通過設置圖21A所示的箝位電路80來實現的低功耗化手法的原理。以下，為了簡化說明，假定VSS、VDD為0V、5V，VCOM的VC1、VC2也為0V、5V來進行說明。
例如如圖22A的F1所示，設VCOM為0V時數據線S的寫入電壓VS(色調電壓)為3V。然后，在此狀態下，如圖22A的F1、F2所示，VCOM從0V(VC1)變化到5V(VC2)。此時，在本實施例中，由于運算放大電路的輸出被設定為高阻抗狀態(參照圖10～圖11B)，所以通過VCOM和數據線S之間的寄生電容CPA(參照圖16)，數據線S從3V(VS)變化到VS+VC2＝8V。
然而，在本實施例中，如圖21A所示，在運算放大電路的輸出設有箝位電路80。因此，即使數據線S要變化到8V，該8V電壓也由箝位電路80箝位為VDD+0.6V＝5.6V。這里，0.6V是二極管的PN結的正向電壓。
然后，在這樣將8V電壓箝位為5.6V后，EQ1＝(8V-5.6V)×CPA的電荷被返回到電源VDD側，被驅動電路包含的運算放大電路等的工作再利用。即，使顯示屏的VCOM變化所使用的能量不是被拋棄，而是被返回到電源，進行再利用，所以能實現低功耗化。
此外，即使數據線S(運算放大電路的輸出Q)的電壓電平從8V降低到5.6V，也比色調電壓(0～5V)足夠高。因此，不妨礙用圖17的B3、B5、B13、B15說明過的本實施例的數據線驅動方法。
接著，假設如圖22A的F3所示在VCOM為5V的狀態下將2V寫入電壓VS(色調電壓)寫入到數據線S上。然后，假設如圖22A的F3、F4所示，VCOM從5V(VC2)變化到0V(VC1)。此時，在本實施例中，由于運算放大電路的輸出被設定為高阻抗狀態，所以通過VCOM和數據線S之間的寄生電容CPA，數據線S要從2V變化到-3V。
然而，在本實施例中，如圖21A所示，在運算放大電路的輸出設有箝位電路80。因此，即使數據線S要變化到-3V，該-3V電壓也由箝位電路80箝位為VSS-0.6V＝-0.6V。
然后，在這樣將-3V電壓箝位為-0.6V后，EQ2＝{-0.6-(-3V)}×CPA的電荷被返回到電源VSS側，進行再利用，所以能實現低功耗化。
如上所述，在本實施例中，由于寄生電容CPA，數據線S的電壓電平變化，在切換VCOM時將運算放大電路的輸出設定為高阻抗狀態。然后，如圖22B所示，將運算放大電路的輸出箝位在范圍與運算放大電路的電源VDD、VSS間的電壓范圍(5V～0V)相同或更寬的電壓范圍(5.6V～0.6V)內。因此，通過該箝位，由此，剩余的電荷EQ1＝2.4V×CPA、EQ2＝2.4V×CPA被返回到電源VDD、VSS，實現液晶裝置的低功耗化。
為了使箝位時容易返回電荷，最好使運算放大電路的電源和箝位電路的電源不同。
更具體地說，如圖22C的F5所示，在運算放大電路的電源為VDD、VSS(第1、第2電源)、箝位電路的電源為VDD’、VSS’(第3、第4電源)的情況下，使VDD-VSS＞VDD’-VSS’。即，使箝位電路的電源VDD’、VSS’的電壓范圍窄于運算放大電路的電源VDD、VSS的電壓范圍。例如，在VDD、VSS的電壓范圍為5V～0V的情況下，使VDD’、VSS’的電壓范圍為4.4V～0.6V。
這樣，如圖22C的F6所示，與圖22B相比，使更多的電荷返回到電源側。例如在圖22B中，EQ1＝EQ2＝2.4V×CPA的電荷返回，而在圖22C中，EQ1＝EQ2＝3.0V×CPA的電荷返回到電源側。因此，更多的電荷被返回到電源側，能夠實現液晶裝置的進一步的低功耗化。
箝位電路的電源VDD’、VSS’可以利用圖1的電源電路42的電壓生成功能(色調電壓的生成功能)來生成。
此外，在二極管的正向電壓為VBD的情況下，最好使VDD’VDD-VBD、VSS’VSS+VBD的關系成立。例如，在VDD為5V、VSS為0V的情況下，使VDD’＞4.4V、VSS’＜0.6V。
這樣，在運算放大電路進行數據線驅動時，能夠防止運算放大電路的驅動電流流入箝位電路的電壓VDD’或VSS’的事態。由此，能夠實現運算放大電路的最佳的數據線驅動。
在切換VCOM時將運算放大電路的輸出設定為高阻抗狀態、并且在運算放大電路的輸出設置箝位電路的低功耗化手法對圖6所示的甲乙類運算放大電路很有效。即，即使在這種甲乙類運算放大電路中，通過將剩余電荷返回到電壓側，也能夠節約與該返回的電荷的量相應的功耗。
6.虛擬掃描期間在用圖4說明過的掃描(柵極)行反轉驅動中，如圖23所示，按每個掃描期間(掃描線)對液晶單元的施加電壓的極性進行極性反轉，并且按每個幀對其進行極性反轉。通過這樣，能夠防止向液晶單元長時間施加直流電壓的事態，防止液晶單元的惡化。
此外，在這種掃描行反轉驅動中，在掃描線的條數M是偶數(例如228條)的情況下，如圖23的J1及J2、J3及J4所示，最終的第M掃描期間中的施加電壓極性、和下一幀的最初的第1掃描期間中的施加電壓極性相等。例如在圖23的J1、J2中它們的極性都是負極性，在J3、J4中都是正極性。
因此，如果用圖17所示的本實施例的驅動方法來驅動掃描線的條數M為偶數的顯示屏，則顯然會發生下述問題。
例如在圖24的第M-1掃描期間(第M-1掃描線被選擇的期間)中，VCOM為VC1，VC1低于色調電壓，所以液晶單元的施加電壓為正極性的期間T1。此外，在最終的第M掃描期間(第M掃描線被選擇的期間)中，VCOM為VC2，VC2高于色調電壓，所以液晶單元的施加電壓為負極性的期間T2。此外，在下一幀的最初的第1掃描期間(第1掃描線被選擇的期間)中，VCOM為VC1，所以液晶單元的施加電壓為負極性的期間T2。
即，在圖24中，第M掃描期間和下一幀的第1掃描期間都為負極性的期間T2，即使從第M掃描期間切換到下一幀的第1掃描期間，如K1所示，VCOM也仍舊為VC2，不極性反轉。此外，在第M掃描期間，在第1掃描期間，數據線都由N型運算放大器OP2驅動。
這樣，在圖24的K1中，由于VCOM本身不極性反轉，所以即使如K2所示、運算放大電路的輸出為高阻抗狀態，數據線S的電壓電平也不變化。即，在圖17的B11中，由于VCOM極性反轉，所以如B13所示，數據線的電壓電平變化到VSS側，而在圖24的K1的情況下，數據線的電壓電平不變化。
因此，在其后的第1掃描期間中，使數據線的電壓電平變化的方向不依賴于色調級別(參照圖5的A1～A4)，不能限定在1個方向。因此，在該第1掃描期間中，如果如圖42的K3所示用N型運算放大器OP2來驅動數據線，則發生下述事態設定為與色調級別對應的電壓電平需要很長時間。即，這是因為，在使數據線的電壓電平變化的方向是VDD側的情況下，必須用電流提供能力低的圖9的電流源IS22來驅動數據線。
因此，在本實施例中采用下述手法在第M掃描期間和第1掃描期間之間，插入虛擬(偽)掃描期間。
更具體地說，首先，作為前提，通過圖23所示的掃描行反轉驅動(將相應掃描期間中的VCOM的電壓電平設定為與前一掃描期間不同的電壓電平的反轉驅動)來驅動顯示屏(電光裝置)。
然后，如圖25的L1所示，在第M(M是偶數)掃描期間中，將VCOM設定為VC2(廣義上，VC1、VC2中的某一個電壓電平)來進行驅動。
接著，如圖25的L2所示，在第M掃描期間之后設有虛擬(偽)掃描期間，在該虛擬掃描期間中，將VCOM設定為VC1(廣義上，與上述一個電壓電平不同的另一個電壓電平)來進行驅動。即對VCOM進行極性反轉。
接著，如圖25的L3所示，在虛擬掃描期間之后的第1掃描期間中，將VCOM設定為VC2(廣義上，上述一個電壓電平)來進行驅動。
此外，按照這種VCOM的電壓電平的切換，如圖25的L4、L5、L6所示，運算放大器也依次從OP1(P型)切換到OP2(N型)，從OP2切換到OP1，從OP1切換到OP2。即，用與前一掃描期間不同的運算放大器來進行相應掃描期間中的驅動。
進而，在切換VCOM的電壓電平時，將運算放大電路的輸出(數據線)設定為高阻抗狀態。
這樣，在圖24中，在K1中VCOM未進行極性反轉，而在圖25中，如L1、L2、L3所示，VCOM始終進行極性反轉。因此，如圖17的B3、B13所示，能夠積極利用寄生電容CPA在驅動前使數據線的電壓電平變化。其結果是，如圖17的B5、B15所示，不依賴于色調級別，電壓電平的變化方向被限定為1個方向，能夠使用功耗少的甲類運算放大器OP1、OP2。其結果是，能實現液晶裝置的低功耗化。
在圖25的虛擬掃描期間中，用與該期間的極性對應的運算放大器來驅動數據線。例如在圖25的L2中，由于是正極性的期間T1，所以用使電壓電平變化到VDD側的能力高的P型運算放大器OP1來驅動數據線。相反，在虛擬掃描期間是負極性的期間T2的情況下，用使電壓電平變化到VSS側的能力高的N型運算放大器OP2來驅動數據線。
此外，在虛擬掃描期間中，圖1的掃描線驅動電路30不進行掃描線G1～GM的驅動，而對虛擬的掃描線進行虛擬驅動。
更具體地說，例如在掃描線的條數M是288條的情況下，圖1的控制器40不是按每288個掃描期間、而是按每299個掃描期間將圖3的使能輸入輸出信號輸入到移位寄存器32中。這樣，在第M掃描期間之后的虛擬掃描期間中，在移位寄存器32內不存在EIO，不進行實質的掃描線驅動。
如圖25所示來設置虛擬掃描期間的手法也可以應用于1幀被分割為多個驅動場的驅動方法中。
此外，圖25的手法也可以應用于下述方法中在運算放大電路的輸出設置附加晶體管(例如預充電晶體管)，在驅動前使數據線的電壓電平變化。
本發明不限于本實施例，在本發明的主題的范圍內可以進行各種變形實施。
例如在本實施例中，說明了在使用TFT的有源矩陣型液晶裝置中應用本發明的情況下，但是應用本發明的液晶裝置不限于此。
此外，運算放大電路的結構也不限于本實施例中說明過的結構。
此外，本發明不限于液晶裝置(LCD屏)，也可以應用于場致發光(EL)裝置、有機EL裝置、等離子體顯示裝置。
此外，本發明不限于掃描行反轉驅動，也可以應用于其他反轉驅動方式。
此外，在本發明的從屬權利要求所述的發明中，也可以采用省略所從屬的權利要求的結構要素的一部分的結構。此外，也可以使本發明的1個獨立權利要求所述的發明的要素從屬于其他獨立權利要求。
權利要求
1.一種運算放大電路，用于驅動具有多個掃描線、多個數據線、以及由掃描線及數據線限定的像素電極的電光裝置的各數據線，其特征在于，在切換隔著電光物質與像素電極對置的對置電極的電壓電平為第1電壓電平的第1期間、和對置電極的電壓電平為第2電壓電平的第2期間時的所給期間中，運算放大電路的輸出被設定為高阻抗狀態。
2.如權利要求1所述的運算放大電路，其特征在于，包含第1運算放大器，在對置電極的電壓電平為第1電壓電平的第1期間中，驅動數據線；以及第2運算放大器，在對置電極的電壓電平為第2電壓電平的第2期間中，驅動數據線。
3.如權利要求2所述的運算放大電路，其特征在于，上述第1運算放大器包含差動部；以及輸出部，具有根據上述差動部的輸出來控制柵極的第1導電型的第1驅動晶體管；上述第2運算放大器包含差動部；以及輸出部，具有根據上述差動部的輸出來控制柵極的第2導電型的第2驅動晶體管。
4.如權利要求1所述的運算放大電路，其特征在于，在對置電極的電壓電平從第1電源側的第2電壓電平變化到第2電源側的第1電壓電平時的所給期間中，運算放大電路的輸出被設定為高阻抗狀態，從而由于對置電極和數據線之間的寄生電容的電容耦合，運算放大電路的輸出上連接的數據線的電壓電平變化到第2電源側；在對置電極的電壓電平從第2電源側的第1電壓電平變化到第1電源側的第2電壓電平時的所給期間中，運算放大電路的輸出被設定為高阻抗狀態，從而由于對置電極和數據線之間的寄生電容的電容耦合，運算放大電路的輸出上連接的數據線的電壓電平變化到第1電源側。
5.如權利要求4所述的運算放大電路，其特征在于，包含第1運算放大器，使變化到第2電源側的數據線的電壓電平變化到第1電源側，設定為與色調級別對應的電壓電平；以及第2運算放大器，使變化到第1電源側的數據線的電壓電平變化到第2電源側，設定為與色調級別對應的電壓電平。
6.如權利要求1所述的運算放大電路，其特征在于，包含箝位電路，將運算放大電路的輸出箝位在范圍與運算放大電路的第1、第2電源間的電壓范圍相同或更寬的電壓范圍內。
7.如權利要求2所述的運算放大電路，其特征在于，包含箝位電路，將運算放大電路的輸出箝位在范圍與運算放大電路的第1、第2電源間的電壓范圍相同或更寬的電壓范圍內。
8.如權利要求3所述的運算放大電路，其特征在于，包含箝位電路，將運算放大電路的輸出箝位在范圍與運算放大電路的第1、第2電源間的電壓范圍相同或更寬的電壓范圍內。
9.如權利要求4所述的運算放大電路，其特征在于，包含箝位電路，將運算放大電路的輸出箝位在范圍與運算放大電路的第1、第2電源間的電壓范圍相同或更寬的電壓范圍內。
10.如權利要求5所述的運算放大電路，其特征在于，包含箝位電路，將運算放大電路的輸出箝位在范圍與運算放大電路的第1、第2電源間的電壓范圍相同或更寬的電壓范圍內。
11.如權利要求6所述的運算放大電路，其特征在于，上述箝位電路的電源被設定為電壓范圍比運算放大電路的第1、第2電源窄的第3、第4電源。
12.如權利要求7所述的運算放大電路，其特征在于，上述箝位電路的電源被設定為電壓范圍比運算放大電路的第1、第2電源窄的第3、第4電源。
13.如權利要求8所述的運算放大電路，其特征在于，上述箝位電路的電源被設定為電壓范圍比運算放大電路的第1、第2電源窄的第3、第4電源。
14.如權利要求9所述的運算放大電路，其特征在于，上述箝位電路的電源被設定為電壓范圍比運算放大電路的第1、第2電源窄的第3、第4電源。
15.如權利要求10所述的運算放大電路，其特征在于，上述箝位電路的電源被設定為電壓范圍比運算放大電路的第1、第2電源窄的第3、第4電源。
16.一種驅動電路，用于驅動具有多個掃描線、多個數據線、以及由掃描線及數據線限定的像素電極的電光裝置，其特征在于，包含對每個數據線設置的權利要求1至15中任一項所述的運算放大電路；以及對每個數據線數據電壓設置的、生成由上述運算放大電路進行阻抗變換的數據電壓的生成電路。
17.一種驅動方法，用于驅動具有多個掃描線、多個數據線、以及由掃描線及數據線限定的像素電極的電光裝置，其特征在于，在切換隔著電光物質與像素電極對置的對置電極的電壓電平為第1電壓電平的第1期間、和對置電極的電壓電平為第2電壓電平的第2期間時的所給期間中，將數據線設定為高阻抗狀態。
18.如權利要求17所述的驅動方法，其特征在于，在對置電極的電壓電平從第1電源側的第2電壓電平變化到第2電源側的第1電壓電平時的所給期間中，將數據線設定為高阻抗狀態，從而由于對置電極和數據線之間的寄生電容的電容耦合，使數據線的電壓電平變化到第2電源側；在對置電極的電壓電平從第2電源側的第1電壓電平變化到第1電源側的第2電壓電平時的所給期間中，將數據線設定為高阻抗狀態，從而由于對置電極和數據線之間的寄生電容的電容耦合，使數據線的電壓電平變化到第1電源側；
19.如權利要求18所述的驅動方法，其特征在于，使變化到第2電源側的數據線的電壓電平變化到第1電源側，設定為與色調級別對應的電壓電平；使變化到第1電源側的數據線的電壓電平變化到第2電源側，設定為與色調級別對應的電壓電平。
20.如權利要求17至19中任一項所述的驅動方法，其特征在于，將運算放大電路的輸出箝位在范圍與運算放大電路的第1、第2電源間的電壓范圍相同或更寬的電壓范圍內。
全文摘要
在切換對置電極VCOM為VC1的期間T1(正極)和VCOM為VC2的期間T2(負極)時,將運算放大電路的輸出設定為高阻抗狀態。在期間T1中用具有P型驅動晶體管的P型運算放大器OP1來驅動數據線,而在期間T2中,用具有N型驅動晶體管的N型運算放大器OP2來驅動數據線。積極利用對置電極·數據線間的寄生電容在驅動前使數據線的電壓電平變化。將運算放大電路的輸出箝位在范圍與電源VDD、VSS相同或更寬的電壓范圍內,將剩余電荷返回到電源側。使箝位電路的電源VDD’、VSS’采用電壓范圍比運算放大電路的電源VDD、VSS窄的電源。
文檔編號H03K5/08GK1389842SQ0212225
公開日2003年1月8日 申請日期2002年6月4日 優先權日2001年6月4日
發明者石山久展 申請人:精工愛普生株式會社