專利名稱：具有偏差抵銷功能的運算放大器的制作方法
技術領域：
本發明涉及具有偏差抵銷功能的運算放大器，更具體地，涉及這樣的、具有偏差抵銷功能的運算放大器，它能夠減小輸出端改變到目標電位所花費的時間間隔。
背景技術：
使用MOS晶體管的運算放大器具有與公共的源極端子連接的一對輸入晶體管；與這個源極端子相連接的恒流源；電流鏡電路，分別與輸入晶體管的漏極端子相連接，在該對輸入晶體管中，一個輸入晶體管的漏極端子與輸出晶體管的柵極連接，輸出晶體管的漏極與輸出端連接，這樣，當輸入電壓加到一個輸入晶體管的柵極時，輸出端反饋到另一個輸入晶體管的柵極。
在這種使用MOD晶體管的運算放大器中，根據運算放大器的理想的運算，當輸入晶體管對的柵極電壓是相等時，它們的漏極電流是相等和穩定的。所以，在穩定狀態下，在輸出端處產生輸入電壓。結果，運算放大器能夠驅動與輸出端連接的高容量負載。另外，有可能為輸出端提供一個等于輸入電壓的電壓。換句話說，有很大的需要來均衡輸入電壓和生成單元。
然而，當在漏極電流相對于該對輸入晶體管的柵極-源極電壓的特性中產生變化時，即使兩個輸入晶體管的漏極電流是相等的和穩定狀態，由于以上的漏極電流特性的變化，在兩個輸入晶體管的柵極電壓中出現很小的電壓差。換句話說，在輸入電壓與輸出電壓之間產生偏差。
這種偏差電壓的產生對于運算放大器特性是不利的。例如，在液晶顯示器的源極驅動電路中，其中多個運算放大器驅動多個源極線，每個運算放大器輸出電壓(象素驅動電壓)相對于相同的輸入電壓(調節電平)是不同的，以及引起顯示圖象的彩色不規則性。所以，必須抑制運算放大器的偏差。
作為抑制這種偏差的運算放大器，本申請人提出新穎的運算放大器，它能夠抵銷這樣的偏差。例如，2000年4月7日提交的、日本專利申請2000-105980揭示了這樣的運算放大器。
在所建議的運算放大器中，偏差抵銷電路與一對輸入晶體管相連接。具體地，一對偏差抵銷晶體管和恒流源并聯地配備有一對輸入晶體管，以及偏差抵銷電容與這些偏差抵銷晶體管之一的柵極相連接。
而且，在偏差充電時間間隔，輸入晶體管對的柵極都與輸入端相連接，以及輸入端分別與一個偏差抵銷晶體管的柵極相連接，輸出端與另一個偏差抵銷晶體管的柵極相連接。在這種狀態下，在輸入晶體管對中產生相等的柵極電壓施加狀態的漏極電流，以及輸入晶體管的全部漏極電流和并聯連接的偏差抵銷晶體管的漏極電流被穩定在平衡狀態下。因此，在這個穩定狀態下的電壓值被存儲在偏差抵銷電容中，以及偏差漏極電流被存儲在偏差抵銷電路中。
此后，輸出端與偏差抵銷晶體管的柵極被隔離開，輸入端與輸出端分別與輸入晶體管對相連接，由此，建立正常的運算放大器運行狀態。在這個運算放大器運行穩定狀態下，由于偏差抵銷電路在偏差抵銷時間間隔內恢復漏極電流，所以達到穩定狀態，因為輸入晶體管的漏極電流也恢復到使得輸入電壓與輸出電壓相等的數值。結果，由晶體管特性的變化引起的偏差電壓的產生可被抑制。
而且，已經提出各種其它的偏差抵銷電路，其中的一個例子是一種偏差抵銷電路，它在偏差抵銷時間間隔中存儲偏差電壓，以及在運算放大器運行狀態下，從輸出電壓中減去這個偏差電壓。
然而，本發明人發現抵銷偏差的運算放大器的一個問題，它需要在長的時間間隔內驅動輸出端。在其中特別是在偏差抵銷時間間隔中，為了縮短穩態建立所花費的時間間隔的結構的情形下，在驅動輸出端與輸出晶體管的漏極端子之間安裝一個開關，以及該開關在偏差抵銷時間間隔中被關斷，由此把輸出端的負載電容與輸出晶體管的漏極端子隔離開，在偏差充電時間間隔過去以后開始驅動輸出端的負載電容，因此在輸出端最終達到輸入電壓之前必須有一個長的時間間隔。
換句話說，在以上的LCD源極漏極電路的情形下，當在象素灰度電平改變的同時輸入電壓從L電平改變到H電平時，輸出端的響應比起輸入電壓的改變有延時，這意味著，可以想像到LCD具有很差的響應特性。
由于這個偏差抵銷時間間隔引起的輸出端驅動時間的延時問題并不限于存儲漏極電流的偏差抵銷電路，它也出現在存儲偏差電壓的偏差抵銷電路。
發明概要所以，本發明的一個目的是提供配備有偏差抵銷功能的運算放大器，它呈現更快速的輸出端響應特性。
另外，本發明的另一個目的是提供配備有偏差抵銷功能的MOS晶體管運算放大器，它呈現相對于輸入電壓改變的、更快速的輸出端響應特性。
為了達到上述的目的，根據本發明的第一方面，在輸出端處產生等于輸入電壓的輸出電壓的運算放大器包括差分電路，它把輸入電壓與輸出電壓進行比較；第一和第二輸出晶體管，它們由差分電路的輸出被控制來驅動輸出端；以及偏差抵銷電路，與差分電路相連接，用于存儲該差分電路的偏差量，其中，在偏差抵銷時間間隔內偏差量被偏差抵銷電路存儲，輸出端被第二輸出晶體管驅動，以及在偏差抵銷時間間隔后的運算放大器運行時間間隔中，輸出端被第一輸出晶體管驅動。
為了達到上述的目的，根據本發明的第二方面，運算放大器包括(1)差分電路，它具有第一和第二輸入晶體管，其源極互相連接；與源極相連接的電流源；以及分別連接到第一和第二輸入晶體管的漏極的電流鏡電路；(2)第一輸出晶體管，它具有由第二輸入晶體管的漏極控制的柵極，該第二輸入晶體管被提供以輸入電壓；以及在運算放大器運行期間被反饋到第一輸入晶體管的柵極的漏極；(3)偏差抵銷電路，與差分電路相連接，用于存儲第一和第二輸入晶體管的偏差狀態；以及(4)第二輸出晶體管，它與第一輸出晶體管并聯地被提供。
在偏差抵銷時間間隔中，偏差抵銷電路存儲偏差狀態，第一和第二輸出晶體管的漏極被隔離開，這樣，輸出端由第二輸出晶體管驅動。另外，在偏差抵銷時間間隔后的運算放大器運行時間間隔內，輸出端由第一輸出晶體管驅動。所以，在偏差抵銷時間間隔偏差抵銷電路存儲偏差值時，輸出端被第二輸出晶體管驅動到目標電壓。因此，在偏差抵銷時間間隔后的運算放大器運行時間間隔內，第一輸出晶體管只把已被驅動到接近于目標電壓的數值的輸出端電壓驅動到最終輸入電壓。結果，輸出端的電壓最終達到輸入電壓所需要的時間被縮短。
根據以上所述的本發明的優選實施例，在偏差抵銷時間間隔內，第二輸出晶體管的漏極和第一輸出晶體管的漏極被隔離開，這樣，輸出負載被第二輸出晶體管驅動，以及在運算放大器運行時間間隔內，第二輸出晶體管假設為非工作狀態，這樣，輸出負載被第一輸出晶體管驅動，所以，通過使得第二輸出晶體管在運算放大器運行時間間隔內是不工作的，使用偏差抵銷時間間隔的第一輸出晶體管偏差抵銷狀態電路結構即使在運算放大器運行時間間隔時仍可被保持。
而且，在優選實施例中，第一輸出電流源晶體管被提供在第一輸出晶體管的漏極與電源之間，以及第二輸出電流源晶體管被提供在第二輸出晶體管的漏極與電源之間，其中第一輸出晶體管與第一輸出電流源晶體管之間在尺寸上的比值是與第二輸出晶體管與第二輸出電流源晶體管之間在尺寸上的比值被做得相等的。由于這樣的結構，在運算放大器運行狀態下在第一和第二輸出晶體管之間作成連接后，電路特性(它假設在偏差抵銷時間間隔內為穩定狀態)可保持相同，這樣，有可能保持偏差抵銷狀態。
附圖簡述
圖1是先前提出的配備有偏差抵銷功能的運算放大器的電路圖。
圖2是運算放大器運行的波形圖。
圖3是根據本實施例的、配備有偏差抵銷功能的運算放大器的電路圖。
圖4是根據第二實施例的、運算放大器的電路圖。
圖5是根據第三實施例的、運算放大器的電路圖。
圖6是根據第四實施例的、運算放大器的電路圖。
圖7是根據第五實施例的、運算放大器的電路圖。
圖8是根據第六實施例的、運算放大器的電路圖。
優選實施例描述下面參照附圖描述本發明的實施例。然而，本發明的保護的范圍不限于下面的實施例，而是覆蓋權利要求中描述的本發明以及它的等價物。
圖1是先前提出的配備有偏差抵銷功能的運算放大器的電路圖。這個運算放大器具有差分電路10，包括第一和第二輸入晶體管(NMOS)M3，M4，其源極互相連接；電流源晶體管(NMOS)M9，與這些源極相連接；以及由晶體管(PMOS)M1，M2構成的電流鏡電路，分別連接到第一和第二輸入晶體管M3，M4的漏極。運算放大器還具有一個輸出晶體管(PMOS)M7，它的柵極與第二輸入晶體管M4的漏極相連接，它具有被加到該柵極的輸入電壓IN，這樣，在運算放大器運行狀態下，輸出晶體管M7的漏極N1被反饋到第一輸入晶體管M3的柵極。這個輸出晶體管M7具有把漏極N1上拉到電源電壓VDD的功能，以及用于下拉的電流源晶體管(NMOS)M10被提供在該漏極N1與地GND之間。
根據傳統的運算放大器運行，當輸入電壓IN電平上升時，晶體管M4假設更導電的狀態，這樣，產生更大的漏極電流，和節點V2的電位下降，以及由于輸出晶體管M7變得更導電，當節點N1電平也是高的時，這樣，節點N1電平等于輸入電壓IN，在晶體管M3，M4的漏極電流之間有一致性，由此，假設達到穩定狀態。相反，當輸入電壓IN電平下降時，晶體管M4假設更加非導電狀態，這樣，產生小的漏極電流，和節點V2的電位上升，以及由于輸出晶體管M7變得更加非導電狀態，當節點N1電平根據隨電流源M10下降時，這樣，節點N1電平和輸入電壓IN變得相等，以及假設達到穩定狀態。所以，在傳統的運算放大器運行中，當輸出晶體管M7的漏極端子N1電平等于輸入電壓IN時達到穩定。
然而，在漏極電流之間有一致性的穩態下，當晶體管M3，M4的特性出現變化時在兩個晶體管的柵極電壓上產生偏差，這又在輸出節點N1的電壓上產生偏差。
在圖1的電路中，為了抵銷偏差，偏差抵銷電路11(它存儲偏差狀態)與第一和第二輸入晶體管M3，M4相連接。這個偏差抵銷電路11具有存儲在輸入電壓IN加到輸入晶體管對M3，M4的柵極時的漏極電流的偏差的功能。
換句話說，在偏差抵銷時間間隔中，通過關斷開關SW2和接通開關SW1，把輸入電壓IN加到輸入晶體管對M3，M4的柵極，考慮到晶體管M3，M4的特性的變化，產生不同的漏極電流，另一方面，為了在電流鏡電路M1，M2中應當流過相等的電流，把偏差漏極電流提供到偏差抵銷電路11。另外，這個漏極電流被存儲在偏差抵銷電路11的電容C1中。在隨后的運算放大器運行時間間隔中，當開關SW2被接通和開關SW1被斷開時，輸出晶體管M7的漏極被反饋到第一輸入晶體管M3的柵極，以及存儲的漏極電流從偏差抵銷電路11提供到電流鏡電路M1，M2。結果，輸入晶體管M3，M4被穩定在一個狀態，其中輸入晶體管M3，M4的柵極具有相同的輸入電壓IN，因此在漏極N1處產生輸入電壓IN。
圖1所示的偏差抵銷電路11是根據偏差存儲漏極電流的電路的一個例子。具體地，與輸入晶體管對M3，M4并聯地提供有第一和第二偏差抵銷晶體管(NMOS)M5，M6，電流源晶體管(NMOS)M8，與M5，M6的源極相連接，源極偏差抵銷電容C1，與第一偏差抵銷晶體管M5的柵極相連接。預定的偏置電壓VBB被加到三個電流源晶體管M8，M9，M10的柵極。
圖2是圖1的運算放大器的運行的波形圖，以及也顯示下面描述的本實施例的運算放大器的運行的波形。圖1的運算放大器具有從時間t1到t2偏差抵銷時間間隔，其中開關SW1，SW3是導通的(接通狀態)和開關SW2，SW4是不導通的(關斷狀態)，以及從時間t2開始的運算放大器運行時間間隔。
在偏差抵銷時間間隔中，由于開關SW1的導通，輸入電壓IN被加到第一和第二輸入晶體管的柵極，以及由于開關SW3的導通，輸出晶體管M7的漏極被反饋到第一偏差抵銷晶體管M5的柵極，從而輸入電壓IN被加到第二偏差抵銷晶體管M6。另外，在這個偏差抵銷時間間隔中，輸出端OUT與輸出晶體管的漏極N1被隔離開。
如上所述，由于輸入晶體管M3，M4中柵極-源極電壓和漏極電流特性有變化，即使輸入電壓IN被加到兩個晶體管的柵極，由這個輸入電壓IN造成的漏極電流也不同。假設第一晶體管M3的電流驅動能力有變化，以使得這個電流驅動能力是高的，第一晶體管M3的漏極電流超過第二晶體管M4的漏極電流。
另一方面，在與輸入晶體管M3，M4并聯連接的偏差抵銷晶體管M5，M6中也產生相應于柵極電壓的漏極電流。另外，由于電流鏡電路M1，M3的特性，流入節點V1，V2中的電流值變為穩定在相等的數值。換句話說，偏差抵銷電容C1由輸出晶體管M7通過開關SW3進行充電，以及在偏差抵銷晶體管M5，M6中漏極電流流動以便吸收由于輸入晶體管M3，M4的特性的變化而引起的不同的漏極電流。另外，在時間t2時的穩定狀態下，節點N1在一個電壓值被驅動，這個電壓值是通過偏差電壓ΔV從輸入電壓IN得出的，電容C1根據這個電壓值IN+ΔV被充電的，以及在電流鏡電路M1，M2中流動相等的電流。這時，相等的電壓IN被加到輸入晶體管M3，M4的柵極，以及最后得到的漏極電流被存儲在運算放大器電路11。
再者，由于開關SW4被斷開，在節點N1處的負載可被做得很輕，這是指，偏差抵銷電容C1的充電在短的時間內執行，這樣可以在短的時間內達到穩態。
此后，在從時間t2開始的運算放大器運行時間間隔中，開關SW3被關斷，以及第一偏差抵銷晶體管M5的柵極與輸出晶體管M7的漏極N1隔離開，但因為偏差抵銷電容C1的充電電壓仍舊被加上，偏差抵銷晶體管M5，M6保持與偏差抵銷時間間隔的漏極電流一樣。另外，開關SW1被關斷，開關SW2被接通，以及輸出晶體管的漏極N1被反饋到第一輸入晶體管M3的柵極。此外，開關SW4被接通，這樣，輸出端OUT被輸出晶體管M7驅動。輸出端的驅動在圖2上以虛線OUT1表示。
在運算放大器運行時間間隔中，偏差抵銷電容C1的充電電壓和輸入電壓IN仍舊分別被加到偏差抵銷晶體管M5，M6的柵極，以使得其中流動的漏極電流等于在偏差抵銷時間間隔的漏極電流。因此，第一和第二輸入晶體管M3，M4在相同的輸入電壓IN被加到其上時也產生偏差抵銷時間間隔時的漏極電流，以便處在穩定狀態。換句話說，穩定狀態被恢復，它等于偏差抵銷運行時間間隔的穩態。結果，在輸出晶體管M7的漏極N1中產生等于輸入電壓IN的電壓，這樣，輸出端的電壓OUT1等于輸入電壓IN，由此達到穩定性。
如上所述，在一個結構中，其中偏差抵銷晶體管M5，M6與輸入晶體管對M3，M5并聯連接，以及偏差抵銷電容C1與晶體管M5的柵極相連接；在偏差抵銷時間間隔中，其中輸入晶體管對M3，M4的柵極是相等的狀態被存儲在電容C1，以及在運算放大器運行時間間隔中，其中輸入晶體管對M3，M4的柵極是相等的狀態被恢復，因此，有可能阻止由晶體管特性變化引起的偏差電壓的產生。
不同于圖1所示的偏差抵銷電路，可以想到提供提供偏差抵銷功能的各種電路，例如存儲在偏差抵銷時間間隔中產生的、在輸出與輸入之間的偏差電壓的電路，然后，在運算放大器運行時間間隔期間把這個存儲的偏差電壓加到輸出端。
不管采用哪種具體的偏差抵銷電路，都有一個問題在運算放大器運行時間間隔前面需要偏差抵銷時間間隔，所以，輸出端OUT的驅動被延時。換句話說，如圖2所示，因為需要在驅動輸出端OUT之前應當是偏差抵銷時間間隔，所以有一個問題萬一，例如其中輸入電壓IN很大地改變，使得OUT被驅動達到輸入電壓IN的時間是極大的。這個問題將導致在LCD的源極驅動電路中很差的響應特性，這是不希望的。
圖3是根據本發明的、具有偏差抵銷功能的運算放大器的電路圖。不像圖1的運算放大器，本運算放大器具有第二輸出晶體管(PMOS)M11和第二輸出電流源晶體管(PMOS)M12，與第一輸出晶體管M7和第一輸出電流源晶體管M10并聯連接。其余的結構是與圖1的結構相同的，差分電路10和偏差抵銷電路11也是與圖1的電路相同的。
而且，開關SW1到SW4例如可以是CMOS開關。CMOS開關被分別并聯連接在p-溝道晶體管和n溝道晶體管的源極與漏極之間，它們的柵極被反相控制信號控制。因此，開關SW1，SW3被相同的控制信號控制，而開關SW2，SW4被一個控制信號控制，其相位是與用于開關SW1，SW3的控制信號的相位相反的。
圖3的運算放大器的波形圖顯示于圖2，輸出端OUT的波形用點劃線OUT表示。在圖3的運算放大器中，當輸入電壓IN從L電平改變到H電平時，在t1到t2的偏差抵銷時間間隔中，開關SW1，SW3被接通和開關SW2，SW4被關斷，以及偏差抵銷電容C1被節點N1的電壓充電，而輸入晶體管M3，M4的柵極電壓是相等的。如圖所示，節點N1的電平從L電平上升到其中輸入電壓IN加上偏差電壓ΔV的電平。
在偏差抵銷時間間隔t1到t2中，輸出端OUT負載容量由第二輸出晶體管M11被驅動，如圖2的點劃線所示的，輸出端OUT上升到輸入電壓IN。另外，因為在開關SW4被關斷時，第一輸出晶體管M7的漏極N1與輸出端OUT隔離開，漏極N1的負載容量是小的，所以，通過充電偏差抵銷電容C1達到穩態所花費的時間變短了。
在偏差抵銷時間間隔中，一旦運算放大器達到穩態，開關SW1，SW3被關斷和開關SW2，SW4被接通，這樣，第一輸出晶體管M7的漏極N1與輸出端OUT相連接，以及輸出端的電壓OUT(它至今為止一直在上升)進一步上升到等于漏極N1的電平，由此達到穩態。結果，可以看到，與在圖1的運算放大器的情形下的輸出電壓OUT相比較，圖3的運算放大器的輸出電壓OUT更快速地達到輸入電壓IN。
通過加上第二輸出晶體管M11達到運算放大器電路的快速響應特性的行動也可應用于配備有不同于圖3的偏差抵銷電路的偏差抵銷電路的運算放大器。借助于附加上第二輸出晶體管M11的快速響應特性也是有可能在具有存儲上述輸入輸出偏差電壓的功能的偏差抵銷電路中，在運算放大器運行期間，它把存儲的偏差電壓提供到輸出端，以及抵銷輸入-輸出偏差。
在圖3的運算放大器中，第一輸出電流源晶體管(NMOS)M10被提供在第一輸出晶體管的漏極N1與電源的地GND之間。第一輸出電流源晶體管M10具有下拉功能，這樣，固定的電流在把恒定的偏壓VBB加到其柵極后被恒定地產生，漏極N1的電位被拉到地GND。所以，漏極N1的電位由在第一輸出晶體管M7與第一輸出電流源晶體管M10之間的晶體管尺寸比值來確定。
在偏差抵銷時間間隔中的穩態是以在第一輸出晶體管M7與第一輸出電流源晶體管M10之間的晶體管尺寸比值作為先決條件而被產生的。所以，在運算放大器運行時間間隔中，即使在開關被接通以使得節點N1與輸出端OUT被連接時，仍舊需要保持偏差抵銷時間間隔的穩態。為此，并聯使得在第二輸出晶體管M11與第二輸出電流源晶體管M12之間的晶體管尺寸比值等于在第一輸出晶體管M7與第一輸出電流源晶體管M10之間的晶體管尺寸比值。通過這樣的結構，即使在運算放大器運行時間間隔其中開關SW4被閉合，對于偏差抵銷時間間隔的穩態電路結構仍舊可變可靠地保持。
另外，由于這些晶體管尺寸比值是相等的，由第二輸出晶體管M11與第二輸出電流源晶體管M12構成的第二輸出電平所確定的輸出端的電位電平，可以被預期為在偏差抵銷時間間隔期間，等于或接近于最終輸入電壓IN。
圖4是根據第二實施例的、運算放大器的電路圖。這個運算電路被做成為開關晶體管M13，M14(都是PMOS)被提供在第二輸出晶體管M11的柵極，以及開關晶體管M15，M16(都是PMOS)被提供在第二輸出電流源晶體管M12的柵極。另外，這些開關晶體管分別由控制信號CON和由倒相器INV1，INV2，INV3產生的反相控制信號被控制。其余結構是與圖3的運算放大器電路相同的，以及差分電路10和偏差抵銷電路11也具有相同的結構。
圖4的運算放大器電路是這樣的，當偏差抵銷時間間隔耗盡時，第二輸出晶體管M11和第二輸出電流源晶體管M12，與第一輸出晶體管M7和第一輸出電流源晶體管M10隔離開，以及第二輸出晶體管M11和第二輸出電流源晶體管M12的柵極連接到電源VDD和地GND，這樣造成非工作狀態。換句話說，如圖2所示，通過把控制信號CON從L電平切換到H電平，晶體管M13，M15然后都被關斷，以及晶體管M14，M16被接通。此后，開關SW4被接通，由此，運算放大器運行時間間隔開始。結果，在偏差抵銷時間間隔后面的偏差抵銷運行時間間隔中，根據差分電路10的輸出對第二輸出晶體管M11的控制運行被停止，第二輸出晶體管M11假設非工作狀態。第二輸出電流源晶體管M12也以同樣的方式假設非工作狀態。
這樣做的話，有可能保持包括差分電路10、偏差抵銷電路11和輸出電路M7，M10在內的電路的狀態，這個狀態在偏差抵銷時間間隔內是穩定的，也在運算放大器運行時間間隔內是穩定的。所以，在第二輸出晶體管M11與第二輸出電流源晶體管M12之間的晶體管尺寸比值，和在第一輸出晶體管M7與第一輸出電流源晶體管M10之間的晶體管尺寸比值不必相等，有可能也在運算放大器運行時間間隔中保持用于偏差抵銷時間間隔的穩定狀態的電路結構。
根據更有利的運行，在從偏差抵銷時間間隔轉換到運算放大器運行時間間隔的時間，首先，晶體管M13，M15被關斷和晶體管M14，M16被接通，這樣，輸出端OUT上的起伏被停止，此后，在開關SW3被關斷，開關SW2被關斷，和開關SW1被關斷。因此，可用保持偏差抵銷時間間隔的穩態的電路結構進行到運算放大器運行時間間隔的轉換。
圖5是根據第三實施例的、運算放大器的電路圖。在這個運算放大器中，提供了用來控制輸出電流源晶體管M10，M12的柵極的輸出電流源控制電路12。除了提供這個控制電路以外，整個結構是與圖4的運算放大器的結構相同的。
在圖3和4的運算放大器中，驅動輸出端進行驅動運行的輸出晶體管M7，M11被第二輸入晶體管M4的漏極電壓V2控制。也就是，如果漏極電壓V2下降，則輸出晶體管M7，M11更導通，這樣，驅動能力更高，以及節點N1或輸出端OUT的電位被向上拉。另一方面，如果漏極電壓V2上升，則輸出晶體管M7，M11更不導通，這樣，驅動能力更低。
在這方面，輸出電流源晶體管M10，M12只具有提供到其各個柵極的恒定的偏置電壓VBB，由此，保持恒定的驅動能力。因此，當節點N1或輸出端OUT的電位被向上拉時，上拉運行被這些輸出電流源晶體管M10，M12的驅動運行延時。另外，當節點N1或輸出端OUT的電位被向下拉時，只通過輸出電流源晶體管M10，M12的恒定驅動能力運行進行的下拉不允許高速下拉運行。
所以，在圖5的運算放大器中提供了輸出電流源控制電路12，這樣，輸出電流源晶體管M10，M12的柵極借助于達到具有與漏極電壓V2相同的相位的電壓的節點N5被驅動。換句話說，輸出電流源控制電路12包括一對晶體管M24，M23(PMOS)，其柵極分別連接到輸入晶體管對M3，M4的漏極；在晶體管M24，M23的源極與電源VDD之間的電流源晶體管M29(PMOS)；以及電流鏡電路M21，M22(PMOS)。也就是，輸出電流源控制電路12具有與差分電路10結構顛倒的結構，該差分電路10包括輸入晶體管對M3，M4，電流鏡電路M1，M2，和電流源M9。另外，節點N5的電位是與節點V2的電位相同的。
所以，當在控制電路12中執行控制以使得漏極電壓V2下降和輸出晶體管M7，M11的驅動能力上升時，晶體管M23假設為更導通狀態，以及晶體管M24假設為更不導通狀態，這樣，節點N5的電位也下降。因此，NMOS輸出電流源晶體管M10，M12的驅動能力下降，則用于節點N1和輸出端OUT的上拉運行的響應特性是高的。
另一方面，當在控制電路12中執行控制以使得漏極電壓V2上升和輸出晶體管M7，M11的驅動能力下降時，控制電路12中節點N5的電位也上升，以及輸出電流源晶體管M10，M12的驅動能力是高的，則用于節點N1和輸出端OUT的下拉運行的響應特性是高的。
另外，當隨著晶體管M3，M4的差分電路接近于穩態，漏極電壓V1，V2成為相等時，控制電路12中差分晶體管M23，M24的差分電路也假設為穩定狀態。因此，節點N1達到相應于與輸出晶體管M7和輸出電流源晶體管M10的導通狀態有關的的阻抗比值的一個電位。輸出端OUT也達到相應于晶體管M11，M12的阻抗比值的一個電位。
所以，借助于輸出電流源控制電路12，第一和第二輸出電流源晶體管M10，M12的導通狀態以與第一和第二輸出晶體管M7，M11的導通狀態相反的方向被動態地控制，由此能夠進行運算放大器的高速運行。
圖6是根據第四實施例的、運算放大器的電路圖。這是與圖3的運算放大器垂直對稱的電路，相同的參考符號是指等價的晶體管和開關。通過與圖3的運算放大器的比較了解這個運算放大器，圖6的運算放大器是通過在圖3的運算放大器中移動電源VDD和地GND，以及通過顛倒每個晶體管的極性而得到的。
圖6的運算放大器也具有差分電路10，它具有輸入晶體管對M3，M4(PMOS)，與差分電路10相連接的偏差抵銷電路11，由第一輸出晶體管M7(NMOS)和第一輸出電流源晶體管M10(PMOS)構成的第一輸出級，以及由第二輸出晶體管M11(NMOS)和第二輸出電流源晶體管M12(NMOS)構成的第二輸出級。因此，節點N1和輸出端OUT通過輸出晶體管M7，M11被下拉。差分電路10和偏差抵銷電路11的運行是與圖3相同的。
圖7是根據第五實施例的、運算放大器的電路圖。這是與圖4的運算放大器垂直對稱的電路，相同的參考符號是指等價的晶體管和開關。通過與圖4的運算放大器的比較了解這個運算放大器，圖7的運算放大器是通過在圖4的運算放大器中移動電源VDD和地GND，以及通過顛倒每個晶體管的極性而得到的。
所以，在圖7的運算放大器中，控制是通過使用控制信號CON執行的，這樣，在偏差抵銷時間間隔中，開關晶體管M13，M15被接通，和晶體管M14，M16被關斷，當偏差抵銷時間間隔消逝時，控制是這樣的，開關晶體管M13，M15被關斷，和晶體管M14，M16被接通，這是指第二輸出級的晶體管M11，M12假設為非工作狀態。結果，對于偏差抵銷時間間隔的穩態的電路結構在運算放大器運行時間間隔中也可被保持。
圖8是根據第六實施例的、運算放大器的電路圖。這是與圖5的運算放大器垂直對稱的電路，相同的參考符號是指等價的晶體管和開關。通過與圖5的運算放大器的比較了解這個運算放大器，圖8的運算放大器是通過在圖5的運算放大器中移動電源VDD和地GND，以及通過顛倒每個晶體管的極性而得到的。換句話說，在差分電路10中，提供偏差抵銷電路11和輸出電流源控制電路12，使得運算放大器電路能夠高速運行。
在上述的實施例中，本發明是通過具有存儲漏極電流偏差的偏差抵銷電路11的運算放大器的例子被描述的。然而，本發明并不限于，或由這樣的偏差抵銷電路限制。如果在具有差分電路、第一輸出晶體管和不同于上述的偏差抵銷電路的運算放大器中提供第二輸出晶體管(它在偏差抵銷時間間隔內驅動輸出端)，則同樣有可能實現高速度響應特性。
根據上述的本發明，在具有差分電路、偏差抵銷電路、和第一輸出晶體管的運算放大器中提供在偏差抵銷時間間隔內驅動輸出端的第二輸出晶體管，使得有可能對于響應于輸入電壓改變的輸出電壓提供非常快速的響應特性。
權利要求
1.運算放大器，它在輸出端處產生等于輸入電壓的輸出電壓，它具有差分電路，它具有其源極互相連接的第一和第二輸入晶體管，與源極相連接的電流源，以及電流鏡電路，分別連接到第一和第二輸入晶體管的漏極；第一輸出晶體管，它具有被第二輸入晶體管的漏極控制的柵極，該第二輸入晶體管被提供以輸入電壓，以及在運算放大器運行期間被反饋到第一輸入晶體管的柵極的漏極；偏差抵銷電路，與所述差分電路相連接以及存儲所述第一和第二輸入晶體管的偏差狀態；以及第二輸出晶體管，它與所述第一輸出晶體管并聯地被提供，其中，在偏差抵銷時間間隔中，所述第一和第二輸出晶體管的漏極被隔離開，這樣，輸出端由第二輸出晶體管驅動，以及在偏差抵銷時間間隔后的運算放大器運行時間間隔內，所述輸出端由第一輸出晶體管驅動。
2.根據權利要求1的運算放大器，其中在所述偏差抵銷時間間隔中，所述第二輸出晶體管的柵極由所述第一輸入晶體管控制。
3.根據權利要求2的運算放大器，其中在所述運算放大器運行時間間隔內，所述第二輸出晶體管假設為非工作狀態，這樣，所述輸出端被所述第一輸出晶體管驅動。
4.根據權利要求3的運算放大器，其中在所述運算放大器運行時間間隔內，第二輸出晶體管的柵極和第一輸出晶體管的柵極被隔離開，以及被連接到電源電平。
5.根據權利要求1的運算放大器，其中第一輸出電流源晶體管被提供在第一輸出晶體管的漏極與電源之間，和第二輸出電流源晶體管被提供在第二輸出晶體管的漏極與電源之間，以及其中第一輸出晶體管與第一輸出電流源晶體管之間在尺寸上的比值是與第二輸出晶體管與第二輸出電流源晶體管之間在尺寸上的比值被做得基本相等。
6.根據權利要求1的運算放大器，其中第一輸出電流源晶體管被提供在第一輸出晶體管的漏極與電源之間，和第二輸出電流源晶體管被提供在第二輸出晶體管的漏極與電源之間，還包括輸出電流源控制電路，它以與所述第一和第二輸出晶體管的導通狀態相反的方向，控制所述第一和第二輸出電流源晶體管的導通狀態。
7.根據權利要求1的運算放大器，其中在偏差抵銷時間間隔中，輸入電壓被加到所述第一和第二輸入晶體管的柵極，所述偏差抵銷電路存儲相應于所述第一和第二輸入晶體管的漏極電流的偏差值的漏極電流，以及在運算放大器運行時間間隔內，存儲的漏極電流被提供到所述電流鏡電路。
8.根據權利要求1的運算放大器，其中所述偏差抵銷電路具有與所述第一和第二輸入晶體管并聯連接的第一和第二偏差抵銷晶體管；連接到所述第一和第二偏差抵銷晶體管的公共源極的電流源；以及偏差抵銷電容，與第一偏差抵銷晶體管的柵極相連接，其中在偏差抵銷時間間隔中，輸入電壓被加到所述第一和第二輸入晶體管的柵極，所述輸入電壓被加到所述第二偏差抵銷晶體管的柵極，第一輸出晶體管的漏極與所述第二偏差抵銷晶體管的柵極相連接，以及所述偏差抵銷電容被充電直至所述差分電路假設為穩態為止，這樣，漏極電流根據第一和第二輸入晶體管的漏極電流的偏差量被存儲，以及其中在所述運算放大器運行時間間隔內，所述第一輸出晶體管的漏極與第一輸入晶體管的柵極相連接，以及與和第一偏差抵銷晶體管的柵極被隔離開，這樣，所述存儲的漏極電流從所述偏差抵銷電路被提供到所述電流鏡電路。
9.運算放大器，在輸出端處產生等于輸入電壓的輸出電壓，它具有差分電路，它把輸入電壓與輸出電壓進行比較，以產生相應于其間的差值的輸出；第一和第二輸出晶體管，它們由所述差分電路的輸出被控制以驅動輸出端；以及偏差抵銷電路，與所述差分電路相連接，用于存儲差分電路的偏差量，其中，在偏差抵銷時間間隔內所述偏差量被所述偏差抵銷電路存儲，所述輸出端被所述第二輸出晶體管驅動，以及其中在所述偏差抵銷時間間隔后的運算放大器運行時間間隔中，所述輸出端被所述第一輸出晶體管驅動。
10.根據權利要求9的運算放大器，其中在所述運算放大器運行時間間隔內，根據所述差分電路的輸出對所述第二輸出晶體管的控制運行被停止。
11.用于顯示板的源極驅動器電路，具有如在權利要求1到11的任一項中規定的多個運算放大器，其中所述用于顯示板的源極驅動器電路借助于所述運算放大器驅動顯示板中多條源極線。
全文摘要
運算放大器，在輸出端處產生等于輸入電壓的輸出電壓，包括差分電路，它把輸入電壓與輸出電壓進行比較；第一和第二輸出晶體管，它們由差分電路的輸出被控制來驅動輸出端；以及偏差抵銷電路，與差分電路相連接，用于存儲該差分電路的偏差量，其中，在偏差抵銷時間間隔內，偏差量被偏差抵銷電路存儲，輸出端被第二輸出晶體管驅動，以及在偏差抵銷時間間隔后的運算放大器運行時間間隔中，輸出端被第一輸出晶體管驅動。
文檔編號H03F1/34GK1407718SQ0211977
公開日2003年4月2日 申請日期2002年5月17日 優先權日2001年8月17日
發明者鵜戶真也, 國分政利 申請人:富士通株式會社