專利名稱：接線墊電路以及應用于其上的自動調整增益方法
技術領域：
本發明涉及一種接線墊電路以及應用于其上的自動調整增益方法，尤指設置在一集成電路芯片上的接線墊電路以及應用于其上的自動調整增益方法。
背景技術：
在集成電路(Integrated Circuit，IC)芯片中，必然進行著大量數據信號的處理與傳輸，而在處理與傳輸速度日益增加且額定工作電壓逐漸下降時，接線墊(pad)電路的驅動能力所造成的影響便越來越明顯。圖1a所示為集成電路芯片1中一接線墊電路12的位置示意圖，該接線墊電路12運作于集成電路芯片1上的核心邏輯電路10(core logic circuit)與輸入輸出接腳11(pin)之間。而圖1b則表示出相對一輸入輸出接腳11的接線墊電路圖，其中當進行信號輸出動作時，輸出致能信號(OutputEnable，簡稱OE)將輸出緩沖器121致能，信號便通過輸出緩沖器121與輸入輸出接腳11(pin)輸出。反之，當進行信號輸入動作時，輸出致能信號改將輸出緩沖器121禁能，信號便可通過輸入輸出接腳11及輸入緩沖器122來將信號輸入至核心邏輯電路10。
然而因為輸入輸出接腳11所連接的輸出負載會因外界硬件裝置的組合而有大幅變化，以整合電子式驅動接口總線(IDE bus)為例，同一排線上即可能連接有數目與組合皆不同的硬盤或光盤，而為能適應不同硬件組合所造成的不同負載，已有手段中的輸出緩沖器121必須于出廠前利用手動設定的方式來選定一最佳增益(gain)，用以提供該輸入輸出接腳11(pin)具有足夠的驅動能力。但此作法并無法適應所有可能的硬件裝置組合來產生適當的驅動能力，因此當使用者于其計算機上所建構的硬件裝置組合超出原先手動設定所能涵蓋的范圍時，便容易造成計算機操作不正常的現象。
另一方面，在具有多個接線墊電路的集成電路芯片上，當多個接線墊電路同時進行信號電位切換時，部分不需切換信號電位的信號線，會因為相鄰信號線進行電位切換而發生電位切換的誤動作。例如當8位總線的信號線電位”00011100”需切換至”00001000”時，其中的第5位不需切換信號電位。然而因第5位兩側的信號線(即第4、6位)皆需由”1”切換為”0”，因此在第5位上有時會發生由”1”切換至”0”的誤動作(即發生”00000000”的情形)。此外，由于各信號線的切換狀態也會受到外界環境，如信號線的材質或長度、甚至是端點裝置(例如硬盤)的連接狀態(例如連結接腳的狀況)等影響而產生誤動作，然而因每個總線、甚至各個輸入輸出接腳的外界環境可能都不相同，在調整上相當不易。因此，如何改善上述已有手段的缺失，是本發明的主要目的。
發明內容
本發明要解決的技術問題是提供一種接線墊電路，可對輸出緩沖器的增益進行自動調整，以在實踐中適應于不同硬件組合所形成的各種負載，避免因輸出緩沖器的增益設置不當而發生的誤操作，且可對多個接線墊電路同時進行電位切換時或因其它因素導致的誤動作進行檢測和自動調整；為解決上述技術問題，本發明提供一種接線墊電路，設置于一集成電路芯片上，該集成電路芯片上另具有一邏輯核心電路，而該接線墊電路包含一輸入輸出接腳；一增益可調的輸出緩沖器，電連接于該邏輯核心電路與該輸入輸出接腳間，該邏輯核心電路的輸出信號經該增益可調的輸出緩沖器加強能量后通過該輸入輸出接腳輸出至外界；一輸入緩沖器，電連接于該輸入輸出接腳與該邏輯核心電路間，其通過該輸入輸出接腳來接收外界的輸入信號后輸出至該邏輯核心電路；以及一信號特性檢測器，電連接于該輸入緩沖器的輸出端與該增益可調的輸出緩沖器，當一測試信號經該增益可調的輸出緩沖器的作用后而由該輸入輸出接腳輸出至外界時，該輸入緩沖器由外界抓回該測試信號并傳送至該信號特性檢測器，該信號特性檢測器根據抓回的該測試信號的波形特性而產生一測試結果，該測試結果用以提供該增益可調的輸出緩沖器來調整其增益大小。
根據上述構想，本發明所述的接線墊電路中該信號特性檢測器可包含一上升緣檢測器，電連接于該輸入緩沖器的輸出端，有以將抓回的該測試信號的最大值來與一第一門檻電壓值進行比較而得到該測試結果的一第一部份；以及一下降緣檢測器，電連接于該輸入緩沖器的輸出端與該增益可調的輸出緩沖器，用以將抓回的該測試信號的最小值來與一第二門檻電壓值進行比較而得到該測試結果的一第二部份。
根據上述構想，本發明所述的接線墊電路中該上升緣檢測器與該下降緣檢測器可分別由一正反器構成。
根據上述構想，本發明所述的接線墊電路中該信號特性檢測器還可電連接至一緩存器，該緩存器可分別電連接于該上升緣檢測器與該下降緣檢測器，用以儲存該測試結果。
根據上述構想，本發明所述的接線墊電路中該緩存器還可電連接至一判斷裝置，該判斷裝置可電連接于該緩存器與該增益可調的輸出緩沖器，該判斷裝置根據該測試結果來調整該增益可調的輸出緩沖器的增益大小。
根據上述構想，本發明所述的接線墊電路中還可包含一重置信號輸入端，電連接至該信號特性檢測器，其可利用一重置信號來將該信號特性檢測器進行重置。
根據上述構想，本發明所述的接線墊電路中該增益可調的輸出緩沖器還可具有一致能端，該致能端電連接于該邏輯核心電路，其可響應一致能信號而將該增益可調的輸出緩沖器致能，使信號可通過該輸入輸出接腳輸出至外界。
根據上述構想，本發明所述的接線墊電路中該增益可調的輸出緩沖器還可電連接至一多任務裝置，該多任務裝置具有五個輸入端與二個輸出端，其中五個輸入端分別接收一測試致能信號、一正常致能信號、該測試信號、一正常信號以及一多任務切換信號，而二個輸出端則分別電連接至該增益可調的輸出緩沖器的一輸入端以及該致能端，該多任務裝置受該多任務切換信號的控制，而從該測試致能信號與該測試信號或該正常致能信號與正常信號等兩組信號中選擇一組信號，并由該輸入端以及該致能端分別輸出至該增益可調的輸出緩沖器。
由上可知，本發明的接線墊電路在實踐中可適應于不同硬件組合所形成的各種負載，避免因輸出緩沖器的增益設置不當而發生的誤操作，且可對多個接線墊電路同時進行電位切換時或因其它因素導致的誤動作進行檢測和自動調整；本發明的要解決的另一技術問題是提供一種應用于一接線墊電路的自動增益調整方法，以在實踐中適應于不同硬件組合所形成的各種負載，避免因輸出緩沖器的增益設置不當而發生的誤操作，且可對多個接線墊電路同時進行電位切換時或因其它因素導致的誤動作進行檢測和自動調整。
為了解決上述技術問題，本發明提供一種自動調整增益的方法，應用于設置在一集成電路芯片上的一接線墊電路，該集成電路芯片上另具有一邏輯核心電路，而該接線墊電路包含有一輸入輸出接腳；一增益可調的輸出緩沖器以及一輸入緩沖器，本自動調整增益方法包含下列步驟由邏輯核心電路輸入一測試信號至該增益可調的輸出緩沖器，經其作用后而由該輸入輸出接腳輸出至外界；使該輸入緩沖器從外界抓回該測試信號；根據所抓回的該測試信號的波形特性而產生一測試結果；以及根據該測試結果來對該增益可調的輸出緩沖器進行增益大小的調整。
根據上述構想，本發明所述的自動調整增益方法中，根據所抓回的該測試信號的波形特性而產生該測試結果的方法可包含下列步驟將抓回的該測試信號的最大值與一第一門檻電壓值進行比較而得到該測試結果的一第一部份，當抓回的測試信號的最大值大于該第一門檻電壓值時，測試結果的一第一部份為第一邏輯值，反之為第二邏輯值；以及將抓回的該測試信號的最小值來與一第二門檻電壓值進行比較而得到該測試結果的一第二部份，當抓回的測試信號的最小值小于該第二門檻電壓值時測試結果的一第二部份為該第一邏輯值，反之為該第二邏輯值。
根據上述構想，本發明所述的自動調整增益方法中該測試信號于一第一時段中是由低電位拉高至高電位，此時當該測試結果的該第一部份與第二部份皆可為該第一邏輯值時，便判斷為驅動狀態不良，進而對該增益可調的輸出緩沖器重新設定一新增益值后再進行測試。
根據上述構想，本發明所述的自動調整增益方法中該測試信號于一第一時段中由低電位拉高至高電位，此時當該測試結果的該第一部份與第二部份分別為該第一邏輯值與該第二邏輯值時，判斷為驅動狀態良好。
根據上述構想，本發明所述的自動調整增益方法中該測試信號于一第一時段中由低電位拉高至高電位，此時當該測試結果的該第一部份為該第二邏輯值時，即判斷為功能無法正常動作，進而對該增益可調的輸出緩沖器重新設定一新增益值后再進行測試。
根據上述構想，本發明所述的自動調整增益方法中該測試信號于一第二時段中由高電位拉至低電位，此時當該測試結果的該第一部份與第二部份皆為該第一邏輯值時，判斷為驅動狀態不良，進而對該增益可調的輸出緩沖器重新設定一新增益值后再進行測試。
根據上述構想，本發明所述的自動調整增益方法中該測試信號于一第二時段中由高電位拉至低電位，此時當該測試結果的該第一部份與第二部份分別為該第二邏輯值與該第一邏輯值時，判斷為驅動狀態良好。
根據上述構想，本發明所述的自動調整增益方法中該測試信號于一第二時段中由高電位拉至低電位，此時當該測試結果的該第二部份為該第二邏輯值時，即判斷為功能無法正常動作，進而對該增益可調的輸出緩沖器重新設定一新增益值后再進行測試。
根據上述構想，本發明所述的自動調整增益方法中該第一邏輯值可代表邏輯1，且該第二邏輯值可代表邏輯0。
由上可知，本發明方法在實踐中可適應于不同硬件組合所形成的各種負載，避免因輸出緩沖器的增益設置不當而發生的誤操作，且可對多個接線墊電路同時進行電位切換時或因其它因素導致的誤動作進行檢測和自動調整；本發明的要解決的又一技術問題是提供一種應用于設置在一集成電路芯片上的多個接線墊電路的自動增益調整方法，以在實踐中適應于不同硬件組合所形成的各種負載，避免因輸出緩沖器的增益設置不當而發生的誤操作，且可對多個接線墊電路同時進行電位切換時或因其它因素導致的誤動作進行檢測和自動調整。
為了解決上述問題，本發明提供一種自動調整增益方法，應用于設置在一集成電路芯片上的多個接線墊電路，該集成電路芯片上另具有一邏輯核心電路，而該等接線墊電路中的任一接線墊電路均包含有一輸入輸出接腳；一增益可調的輸出緩沖器以及一輸入緩沖器，本自動調整增益方法包含下列步驟由邏輯核心電路輸入一并列測試信號至各該增益可調的輸出緩沖器，經其作用后而由該等輸入輸出接腳輸出至外界；使該等輸入緩沖器從外界抓回該并列測試信號；根據所抓回的該并列測試信號的波形特性而產生一組測試結果；以及根據該組測試結果來對該等增益可調的輸出緩沖器進行增益大小的調整。
根據上述構想，本發明所述的自動調整增益方法中根據所抓回的該等測試信號中的一測試信號波形特性而產生該測試結果的方法可包含下列步驟將抓回的該測試信號的最大值來與一第一門檻電壓值進行比較而得到該測試結果的一第一部份，當抓回的測試信號的最大值大于該第一門檻電壓值時，測試結果的一第一部份為第一邏輯值，反之為第二邏輯值；以及將抓回的該測試信號的最小值來與一第二門檻電壓值進行比較而得到該測試結果的一第二部份，當抓回的測試信號的最小值小于該第二門檻電壓值時，測試結果的一第二部份為該第一邏輯值，反之為該第二邏輯值。
根據上述構想，本發明所述的自動調整增益方法中該測試信號于一第一時段中由低電位拉高至高電位，此時當該測試結果的該第一部份與第二部份皆可為該第一邏輯值時，便判斷為驅動狀態不良，進而對該增益可調的輸出緩沖器重新設定一新增益值后再進行測試。
根據上述構想，本發明所述的自動調整增益方法中該測試信號于一第一時段中由低電位拉高至高電位，此時當該測試結果的該第一部份與第二部份分別為該第一邏輯值與該第二邏輯值時，判斷為驅動狀態良好。
根據上述構想，本發明所述的自動調整增益方法中該測試信號于一第一時段中由低電位拉高至高電位，此時當該測試結果的該第一部份為該第二邏輯值時，即判斷為功能無法正常動作，進而對該增益可調的輸出緩沖器重新設定一新增益值后再進行測試。
根據上述構想，本發明所述的自動調整增益方法中該測試信號于一第二時段中由高電位拉至低電位，此時當該測試結果的該第一部份與第二部份皆為該第一邏輯值時，判斷為驅動狀態不良，進而對該增益可調的輸出緩沖器重新設定一新增益值后再進行測試。
根據上述構想，本發明所述的自動調整增益方法中該測試信號于一第二時段中由高電位拉至低電位，此時當該測試結果的該第一部份與第二部份分別為該第二邏輯值與該第一邏輯值時，判斷為驅動狀態良好。
根據上述構想，本發明所述的自動調整增益方法中該測試信號于一第二時段中由高電位拉至低電位，此時當該測試結果的該第二部份為該第二邏輯值時，即判斷為功能無法正常動作，進而對該增益可調的輸出緩沖器重新設定一新增益值后再進行測試。
根據上述構想，本發明所述的自動調整增益方法中該第一邏輯值可代表邏輯1，且該第二邏輯值可代表邏輯0。
由上可知，本發明方法在實踐中可適應于不同硬件組合所形成的各種負載，避免因輸出緩沖器的增益設置不當而發生的誤操作，且可對多個接線墊電路同時進行電位切換時或因其它因素導致的誤動作進行檢測和自動調整；
圖1a為集成電路芯片中一接線墊電路12位置示意圖；圖1b為已有接線墊的電路示意圖；圖2為本發明接線墊電路的較佳實施例電路示意圖。
圖3為測試模式中各信號的波形時序示意圖。
圖4a、圖4b為根據第一時段與第二時段測試結果進行判斷的判斷表。
具體實施例方式
圖2所示為本發明為改善已有技術缺失所發展出的關于設置在一集成電路芯片上的接線墊電路的較佳實施例，同樣地，集成電路芯片(圖中未示出)上也另具有一邏輯核心電路20，而該接線墊電路21主要包含有輸入輸出接腳211、增益可調的輸出緩沖器212、輸入緩沖器213以及信號特性檢測器214，其中輸入輸出接腳211、增益可調的輸出緩沖器212以及輸入緩沖器213的動作原理與已有技術并無不同，故在此不再贅述。而本發明的主要特征在于信號特性檢測器214所完成的動作，而為能使信號特性檢測器214發揮功效，是通過邏輯核心電路20中增設下列電路來實現自動調整增益的功能。
其中多任務裝置201具有五個輸入端與二個輸出端，其中五個輸入端分別接收一測試致能信號、一正常致能信號、一測試信號、一正常信號以及一多任務切換信號，而二個輸出端則分別電連接至該增益可調的輸出緩沖器212的一輸入端2121以及一致能端2122，該多任務裝置201受該多任務切換信號的控制，當需進入測試模式時，利用該多任務切換信號便能使該多任務裝置201的兩輸出端分別輸出測試致能信號與該測試信號，而欲進入正常模式時，便使該多任務裝置201的兩輸出端分別輸出該正常致能信號與正常信號。至于緩存器202用以儲存信號特性檢測器214所輸出的測試結果來供判斷裝置203進行判斷，如此該判斷裝置203便可根據該測試結果來調整該增益可調的輸出緩沖器212的增益大小。
至于信號特性檢測器214主要由一上升緣檢測器2141與一下降緣檢測器2142所構成，兩者皆電連接至該輸入緩沖器213的輸出端2131，其還可通過一門檻設定信號來改變其中的第一門檻電壓值與第二門檻電壓值(由于各種晶體管組件的特性不同，因此門檻電壓值也隨之改變而有所不同，以典型TTL為例，第一門檻電壓值通常設為2.0伏特，而第二門檻電壓值則設為0.8伏特)。另外，重置信號輸入端2143則可輸入一重置信號來將該信號特性檢測器進行重置。當進入測試模式時(其波形時序圖如圖3所示)，該增益可調的輸出緩沖器212將先被指定一增益值，然后輸出測試致能信號(PADOE_)以使增益可調的輸出緩沖器212開啟并對測試信號(PADO)進行作用后，通過輸入輸出接腳211將其輸出，而此時輸入緩沖器213自輸入輸出接腳211所抓回的該測試信號(PADI)將提供給上升緣檢測器2141與下降緣檢測器2142進行比較與判斷。
比較判斷過程如下所述。首先，對輸出測試致能信號(PADOE_)切換至低電位而激活該增益可調的輸出緩沖器212，并以重置信號來將該信號特性檢測器214重置后進入第一時段中，此時測試信號(PADO)由低電位拉高至高電位，而上升緣檢測器2141便將抓回的該測試信號(PADI)的最大值來與第一門檻電壓值進行比較后輸出測試結果的一第一部份(RSENSE)，至于下降緣檢測器2142則將抓回的該測試信號(PADI)的最小值來與第二門檻電壓值進行比較后輸出測試結果的一第二部份(FSENSE)。本例中，以正反器所構筑的上升緣檢測器2141，在所抓回的測試信號(PADI)的最大值大于第一門檻電壓值時輸出邏輯1，反之則輸出邏輯0。而相同地，以正反器所架構的下降緣檢測器2142，則當所抓回的測試信號(PADI)的最小值小于第二門檻電壓值時輸出邏輯1，反之則輸出邏輯0。隨后，再以重置信號來將該信號特性檢測器重置后進入第二時段，此時測試信號(PADO)由高電位切換至低電位，而下降緣檢測器2142便將抓回的該測試信號(PADI)的最小值來與第二門檻電壓值進行比較后輸出測試結果的一第二部份，至于上升緣檢測器2141則將抓回的該測試信號(PADI)的最大值來與第一門檻電壓值進行比較后輸出測試結果的一第一部份。同樣地，當抓回的測試信號(PADI)的最大值大于第一門檻電壓值時上升緣檢測器2141輸出邏輯1，反之則輸出邏輯0，而當抓回的測試信號(PADI)的最小值小于第二門檻電壓值時下降緣檢測器2142則輸出邏輯1，反之則輸出邏輯0。上述測試結果(本例為兩位的數字數據)儲存于緩存器202來供判斷裝置203來進行判斷，而判斷裝置203可根據圖4a、圖4b所示的判斷表來進行判斷，進而用來調整該增益可調的輸出緩沖器212的增益大小。
由圖4a的判斷表可知，在第一時段中，當上升緣檢測器2141輸出為邏輯1，而下降緣檢測器2142輸出也為邏輯1時，判斷裝置203將認定其驅動狀態為不良；而當上升緣檢測器2141輸出為邏輯1，而下降緣檢測器2142輸出為邏輯0時，判斷裝置203則認定其驅動狀態為良好；至于當上升緣檢測器2141輸出為邏輯0，則不管下降緣檢測器2142輸出為邏輯1或0時，判斷裝置203都將認定其驅動狀態為功能錯誤(functionfail)而導致無法正常動作。至于圖4b的判斷表則清楚表示出，于第二時段中，當上升緣檢測器2141輸出為邏輯1，而下降緣檢測器2142輸出也為邏輯1時，判斷裝置203將認定其驅動狀態為不良；而當上升緣檢測器2141輸出為邏輯0，而下降緣檢測器2142輸出為邏輯1時，判斷裝置203則認定其驅動狀態為良好；至于當下降緣檢測器2142輸出為邏輯0，則不管上升緣檢測器2141為邏輯1或0時，判斷裝置203都將認定其驅動狀態為功能錯誤(function fail)而導致無法正常動作。
上述測試動作可于系統或其它組件未對此輸入輸出接腳211所連接的總線進行驅動的一段時間內進行(例如系統開機時，或是主動發出一總線忙線信號給系統或其它組件時)，而在進行第一時段與第二時段的測試過程后，判斷裝置203便可根據兩時段所分別得到的測試結果來判斷該增益可調的輸出緩沖器212初始所設定的增益值是否恰當，若不恰當則在自動指定一新增益值后再進行測試，如此循環動作后將可得到一適合當時硬件裝置組合的增益值。
另一方面，常見的數據總線都在芯片上同時具有多個接線墊電路，而當多個接線墊電路同時進行信號電位切換時，其操作不正常現象發生的機率更是增加。此外，各輸入輸出接腳的外界環境，例如信號線材質或長度、甚至與端點裝置的連結狀態等也會影響信號線的切換狀態，然而將本發明技術手段所完成的接線墊電路復制多個而組成的數據總線，即可有效改善上述缺失。在實際的實施上，可特別設計出不同切換狀態的并列信號來當做各接線墊電路的測試信號以聯合進行測試，舉例而言，8位的總線信號由00000000轉變成11111111，或是由11111111轉變成00000000等各種狀態(該并列信號可依據實際的需求進行設計，視情形加以變更)，而每個接線墊電路皆根據其相對應位的測試信號的變化而進行上述較佳實施例所公開的測試程序。于是當個別接線墊電路發現驅動狀況不良時，便可依據上述較佳實施例所示的方式進行調整，借此自動選擇出數據總線中各輸出緩沖器的適當增益值。因此，所有切換信號電位的信號線，將不會因為相鄰信號線進行電位切換而發生電位切換的誤動作，而且可針對個別信號線的狀態進行增益調整，有效達到本發明的主要目的。
至于判斷裝置203也可由儲存于內存中的軟件程序來完成，而上述電路與測試動作可廣泛地運用于各式信號傳輸接口上，例如上述所提及的整合電子式驅動接口總線(IDE bus)，或是小型計算機系統接口(SCSI)以及通用串行總線(USB)上皆可運用，本發明測試方法甚至可支持熱插拔的動作，僅需在進行硬件組合改變時主動發出一忙線信號給系統及其它組件，用以禁止其它組件對此傳輸接口進行存取動作，而趁此一空檔便可執行上述測試動作，借此自動選擇出各輸出緩沖器的適當增益值。
熟知本發明的人士對本發明所作的等同變換及各種修飾，都應在本專利申請的保護范圍之內。
權利要求
1.一種接線墊電路，設置于一集成電路芯片上，該集成電路芯片上另具有一邏輯核心電路，其特征在于包含一輸入輸出接腳；一增益可調的輸出緩沖器，電連接于該邏輯核心電路與該輸入輸出接腳間，該邏輯核心電路的輸出信號經該增益可調的輸出緩沖器加強能量后通過該輸入輸出接腳輸出至外界；一輸入緩沖器，電連接于該輸入輸出接腳與該邏輯核心電路間，其通過該輸入輸出接腳來接收外界的輸入信號后輸出至該邏輯核心電路；以及一信號特性檢測器，電連接于該輸入緩沖器的輸出端與該增益可調的輸出緩沖器，當一測試信號經該增益可調的輸出緩沖器的作用后而由該輸入輸出接腳輸出至外界時，該輸入緩沖器由外界抓回該測試信號并傳送至該信號特性檢測器，該信號特性檢測器根據抓回的該測試信號的波形特性而產生一測試結果，該增益可調的輸出緩沖器根據該測試結果來調整其增益大小。
2.如權利要求1項所述的接線墊電路，其特征在于所述的信號特性檢測器包含一上升緣檢測器，電連接于該輸入緩沖器的輸出端，其將抓回的該測試信號的最大值來與一第一門檻電壓值進行比較而得到該測試結果的一第一部份；以及一下降緣檢測器，電連接于該輸入緩沖器的輸出端與該增益可調的輸出緩沖器，其將抓回的該測試信號的最小值來與一第二門檻電壓值進行比較而得到該測試結果的一第二部份。
3.如權利要求2所述的接線墊電路，其特征在于所述的信號特性檢測器還電連接至一緩存器，該緩存器分別電連接于該上升緣檢測器與該下降緣檢測器，用以儲存該測試結果，該緩存器還電連接至一判斷裝置，該判斷裝置電連接于該緩存器與該增益可調的輸出緩沖器，該判斷裝置根據該測試結果來調整該增益可調的輸出緩沖器的增益大小。
4.如權利要求1所述的接線墊電路，其特征在于所述的增益可調的輸出緩沖器還具有一致能端，該致能端電連接于該邏輯核心電路，其響應一致能信號而將該增益可調的輸出緩沖器致能，使信號可通過該輸入輸出接腳輸出至外界，而該增益可調的輸出緩沖器還電連接至一多任務裝置，該多任務裝置具有五個輸入端與二個輸出端，其中五個輸入端分別接收一測試致能信號、一正常致能信號、一測試信號、一正常信號以及一多任務切換信號，而二個輸出端則分別電連接至該增益可調的輸出緩沖器的一輸入端以及該致能端，該多任務裝置受該多任務切換信號的控制，而從該測試致能信號與該測試信號或該正常致能信號與該正常信號等兩組信號中選擇一組信號，并由該輸入端以及該致能端分別輸出至該增益可調的輸出緩沖器。
5.一種自動調整增益方法，應用于設置在一集成電路芯片上的一接線墊電路，該集成電路芯片上另具有一邏輯核心電路，而該接線墊電路包含有一輸入輸出接腳、一增益可調的輸出緩沖器以及一輸入緩沖器，其特征在于包含下列步驟由邏輯核心電路輸入一測試信號至該增益可調的輸出緩沖器，經其作用后而由該輸入輸出接腳輸出至外界；使該輸入緩沖器從外界抓回該測試信號；根據所抓回的該測試信號的波形特性而產生一測試結果；以及根據該測試結果來對該增益可調的輸出緩沖器進行增益大小的調整。
6.如權利要求5所述的自動調整增益方法，其特征在于所述的根據所抓回的該測試信號的波形特性而產生一測試結果的步驟又可分為下列步驟將抓回的該測試信號的最大值來與一第一門檻電壓值進行比較而得到該測試結果的一第一部份，當抓回的測試信號的最大值大于該第一門檻電壓值時測試結果的一第一部份為第一邏輯值，反之為第二邏輯值；以及將抓回的該測試信號的最小值來與一第二門檻電壓值進行比較而得到該測試結果的一第二部份，當抓回的測試信號的最小值小于該第二門檻電壓值時測試結果的一第二部份為該第一邏輯值，反之為該第二邏輯值。
7.如權利要求6所述的自動調整增益方法，其特征在于該測試信號于一第一時段中由低電位拉高至高電位，此時當該測試結果的該第一部份與第二部份皆為該第一邏輯值時，便判斷為驅動狀態不良，進而對該增益可調的輸出緩沖器重新設定一新增益值后再進行測試，此時當該測試結果的該第一部份與第二部份分別為該第一邏輯值與該第二邏輯值時，則判斷為驅動狀態良好，而此時當該測試結果的該第一部份為該第二邏輯值時，即判斷為功能無法正常動作，進而對該增益可調的輸出緩沖器重新設定一新增益值后再進行測試。
8.如權利要求6所述的自動調整增益方法，其特征在于該測試信號于一第二時段中由高電位拉至低電位，此時當該測試結果的該第一部份與第二部份皆為該第一邏輯值時，判斷為驅動狀態不良，進而對該增益可調的輸出緩沖器重新設定一新增益值后再進行測試，此時當該測試結果的該第一部份與第二部份分別為該第二邏輯值與該第一邏輯值時，則判斷為驅動狀態良好，而此時當該測試結果的該第二部份為該第二邏輯值時，即判斷為功能無法正常動作，進而對該增益可調的輸出緩沖器重新設定一新增益值后再進行測試。
9.如權利要求6所述的自動調整增益方法，其特征在于該第一邏輯值代表邏輯1，且該第二邏輯值代表邏輯0。
10.一種自動調整增益方法，應用于設置在一集成電路芯片上的多個接線墊電路，該集成電路芯片上另具有一邏輯核心電路，而該等接線墊電路中的任一接線墊電路包含有一輸入輸出接腳；一增益可調的輸出緩沖器以及一輸入緩沖器，本自動調整增益方法包含下列步驟由邏輯核心電路輸入一并列測試信號至各該增益可調的輸出緩沖器，經其作用后而由該等輸入輸出接腳輸出至外界；使該等輸入緩沖器從外界抓回該并列測試信號；根據所抓回的該并列測試信號的波形特性而產生一組測試結果；以及根據該組測試結果來對該等增益可調的輸出緩沖器進行增益大小的調整。
全文摘要
本發明為一種接線墊電路以及應用于其上的自動調整增益方法,該接線墊電路設置在一具有一邏輯核心電路的集成電路芯片上,包含有一輸入輸出接腳、一增益可調的輸出緩沖器、一輸入緩沖器以及一信號特性檢測器。該自動調整增益方法首先由邏輯核心電路輸入一測試信號至該輸出緩沖器后由該輸入輸出接腳輸出至外界;使該輸入緩沖器從外界抓回該測試信號;根據該測試信號的波形特性而產生一測試結果;以及根據該測試結果來對該輸出緩沖器進行增益大小的調整。本發明在實踐中可適應于不同硬件組合所形成的各種負載,且可對多個接線墊電路同時進行電位切換時或因其它因素導致的誤動作進行檢測和自動調整。
文檔編號H03K19/0175GK1372383SQ0210691
公開日2002年10月2日 申請日期2002年3月7日 優先權日2002年3月7日
發明者林坤隆, 朱孟煌 申請人:威盛電子股份有限公司