專利名稱：萬用型時鐘產生器的制作方法
技術領域：
本發明涉及一種時鐘產生器，特別是關于一種可通用于各種主機板設計的萬用型時鐘產生器。
若再依時鐘產生器11的輸出腳位進行分類，大致可分為一高頻時鐘區21和一低頻時鐘區22，如圖2所示。該低頻時鐘區22大體上均為輸出固定的時鐘腳位，例如48/24MHz時鐘腳位、14.318MHz時鐘腳位和SM總線時鐘。相對地，該高頻時鐘區21所產生的中央處理器時鐘、SDRAM時鐘、PCI時鐘和AGP時鐘等腳位的設計，往往因為主機板上不同腳位個數的需求、或連接對象不同的設計方式(例如采push & pull或open drain的設計)，而必須變更其內部的設計方式。
換言之，公知的時鐘產生器11因為需要配合主機板上不同元件的不同時鐘腳位的需求，而必須不斷地修改其內部的設計方式，因而造成較高的制造成本和較低的產品相容性。鑒于公知技術存在的問題，本發明提出一新穎的萬用型時鐘產生器，以克服上述缺點。
本發明的第二目的是提供一種萬用型時鐘產生器，以降低主機板和時鐘產生器設計商的設計和測試成本。
為了達到上述目的，本發明公開一種萬用型時鐘產生器，包含一用于產生高頻時鐘信號的高頻時鐘區及一用于產生低頻時鐘信號的低頻時鐘區。該低頻時鐘區包含至少一延遲鎖定回路，用于擴增該高頻時鐘區的高頻時鐘信號的腳位個數。當高頻的中央處理器時鐘、SDRAM時鐘、AGP時鐘和PCI時鐘的腳數不足時，則可串接該低頻時鐘區內的延遲鎖定回路，以補足不足的腳位。此外，該延遲鎖定回路的輸出時鐘也可提供緩沖的功能，且對于具有變化性的高頻時鐘的輸出腳位(例如中央處理器時鐘等)，則可使用一電源起動設定腳位(power-on reset pin)設定為推挽式(push& pull)、漏極開路(open drain)或差動輸出(differential output)，以保持應用上的靈活性。
具體地講，本發明公開一種萬用型時鐘產生器，它包含一高頻時鐘區，用于產生高頻的時鐘信號；以及一低頻時鐘區，連接至該高頻時鐘區，包含一鎖相回路，用于產生低頻的時鐘信號；及至少一延遲鎖定回路，用于擴增該高頻時鐘區的高頻時鐘信號的腳位個數。
所述的低頻時鐘區另連接至一振蕩器。
所述的低頻時鐘區輸出一基頻作為該高頻時鐘區的參考頻率。
所述的延遲鎖定回路的輸出端可再反饋至輸入端，以擴增輸出腳位的個數。
所述的高頻時鐘區和低頻時鐘區是設計成兩個獨立的集成電路。
所述的高頻時鐘區和低頻時鐘區是整合成一個單芯片的集成電路。
所述的高頻時鐘的輸出腳位可使用一電源起動設定腳位設定為推挽式、漏極開路或差動輸出。
本發明還公開一種萬用型時鐘產生器，包含一高頻時鐘區和一低頻時鐘區，其特征在于該低頻時鐘區包含至少一延遲鎖定回路，用于擴增該高頻時鐘區的高頻時鐘信號的腳位個數。
所述的低頻時鐘區另連接至一振蕩器。
所述的低頻時鐘區輸出一基頻作為該高頻時鐘區的參考頻率。
所述的延遲鎖定回路的輸出端可再反饋至輸入端，以擴增輸出腳位的個數。
所述的高頻時鐘區和低頻時鐘區是設計成兩個獨立的集成電路。
所述的高頻時鐘區和低頻時鐘區是整合成一個單芯片的集成電路。
所述的高頻時鐘的輸出腳位可使用一電源起動設定腳位設定為推挽式、漏極開路或差動輸出。
此外，該延遲鎖定回路的輸出時鐘也可提供緩沖的功能，且對于具有變化性的高頻時鐘的輸出腳位(例如中央處理器時鐘等)，則可使用一電源起動設定腳位設定為推挽式、漏極開路或差動輸出，以保持應用上的靈活性。
本發明的技術內容及技術特點已公開如上，然而本領域普通技術人員仍可能基于本發明的教導和啟示而作種種不背離本發明精神的替換及修飾。因此，本發明的保護范圍應不限于實施例所公開的內容，而應包括各種不背離本發明的替換及修飾，并為權利要求所涵蓋。
權利要求
1.一種萬用型時鐘產生器，其特征在于，它包含一高頻時鐘區，用于產生高頻的時鐘信號；以及一低頻時鐘區，連接至該高頻時鐘區，包含一鎖相回路，用于產生低頻的時鐘信號；及至少一延遲鎖定回路，用于擴增該高頻時鐘區的高頻時鐘信號的腳位個數。
2.如權利要求1所述的萬用型時鐘產生器，其特征在于所述的低頻時鐘區另連接至一振蕩器。
3.如權利要求1所述的萬用型時鐘產生器，其特征在于所述的低頻時鐘區輸出一基頻作為該高頻時鐘區的參考頻率。
4.如權利要求1所述的萬用型時鐘產生器，其特征在于所述的延遲鎖定回路的輸出端可再反饋至輸入端，以擴增輸出腳位的個數。
5.如權利要求1所述的萬用型時鐘產生器，其特征在于所述的高頻時鐘區和低頻時鐘區是設計成兩個獨立的集成電路。
6.如權利要求1所述的萬用型時鐘產生器，其特征在于所述的高頻時鐘區和低頻時鐘區是整合成一個單芯片的集成電路。
7.如權利要求1所述的萬用型時鐘產生器，其特征在于所述的高頻時鐘的輸出腳位可使用一電源起動設定腳位設定為推挽式、漏極開路或差動輸出。
8.一種萬用型時鐘產生器，包含一高頻時鐘區和一低頻時鐘區，其特征在于該低頻時鐘區包含至少一延遲鎖定回路，用于擴增該高頻時鐘區的高頻時鐘信號的腳位個數。
9.如權利要求8所述的萬用型時鐘產生器，其特征在于所述的低頻時鐘區另連接至一振蕩器。
10.如權利要求8所述的萬用型時鐘產生器，其特征在于所述的低頻時鐘區輸出一基頻作為該高頻時鐘區的參考頻率。
11.如權利要求8所述的萬用型時鐘產生器，其特征在于所述的延遲鎖定回路的輸出端可再反饋至輸入端，以擴增輸出腳位的個數。
12.如權利要求8所述的萬用型時鐘產生器，其特征在于所述的高頻時鐘區和低頻時鐘區是設計成兩個獨立的集成電路。
13.如權利要求8所述的萬用型時鐘產生器，其特征在于所述的高頻時鐘區和低頻時鐘區是整合成一個單芯片的集成電路。
14.如權利要求8所述的萬用型時鐘產生器，其特征在于所述的高頻時鐘的輸出腳位可使用一電源起動設定腳位設定為推挽式、漏極開路或差動輸出。
全文摘要
本發明涉及一種萬用型時鐘產生器，包含一用于產生高頻時鐘信號的高頻時鐘區及一用于產生低頻時鐘信號的低頻時鐘區。該低頻時鐘區包含至少一延遲鎖定回路，用于擴增該高頻時鐘區的高頻時鐘信號的腳位個數。當高頻的中央處理器時鐘、SDRAM時鐘、AGP時鐘和PCI時鐘腳數不足時，則可串接該低頻時鐘區內的延遲鎖定回路，以補足不足的腳位。
文檔編號H03L7/06GK1450721SQ0210592
公開日2003年10月22日 申請日期2002年4月9日 優先權日2002年4月9日
發明者方文琪 申請人:華邦電子股份有限公司