專利名稱：編碼線性成塊碼的方法和裝置的制作方法
發明的背景1.發明領域本發明涉及數字信號的傳遞(即，傳輸和/或存儲)。更具體地說，本發明涉及線性成塊碼的編碼。
2.相關技術的描述數字信號通常用于如語音、數據，和視頻通訊和圖象，數據及文檔的存儲，處理和歸檔等應用場合。遺憾的是，因為存儲介質和傳輸通道并不完美，它們容易將錯誤引入到經過它們的數字信息中。例如，在存儲介質中，由于缺陷產生的錯誤使得數字信息的一些或全部不能正確地存儲，保留或檢索。例如在傳輸通道中，由于其他信號的干涉或通道質量在變壞過程的改變可以引起錯誤。
為增加數據的可靠性可以應用錯誤檢測方案，其中從數字信號計算校驗值并與數字信號一起傳輸(在一個通常的實施中，數字信號被分成若干塊，并對每個塊在傳遞之前計算校驗值，并將其附在塊之后，在另一個方案中，數字信號和校驗值可以交叉和/或在時序上具有某種其他的相對安排)。在信號被索取或接收時，重復該校驗值的計算。若在傳輸前后計算的校驗值一致，則傳輸的信號認為是沒有錯誤的。若校驗值不一致，則認為信號至少包含一個錯誤。若在那樣的計算中使用線性成塊碼，最終的校驗值稱為校驗和，而若在那樣的計算中使用循環碼，最終的校驗值稱為循環冗余校驗和或CRC。根據所使用的碼的類型以及遇到的錯誤的數目和/或類型，有可能校正那樣的錯誤而不必重新發送該數字信息。
對(n，k)循環碼C，k個信息符號被編碼成n-符號碼字。例如，(48，32)循環碼產生包含32位原始信息符號和16位CRC的48位碼字。此類循環碼能唯一地由具有下述形式的n-k階生成多項式G(x)確定G(x)=1+[Σi=1n-k-1giXi]+Xn-k.]]>按那樣的碼計算的校驗和具有n-k位的長度。(n，k)碼的示例性格式示于
圖1。
在有限域(伽羅瓦域)GF(2)上的加法減少了邏輯異或(XOR)操作，而在此有限域上的乘減少了邏輯與(AND)操作。因而，對由如上所述的生成多項式產生并在GF(2)上應用的循環碼，編碼器能使用如圖2所示的邏輯線路實現。在此圖中，gi表示生成多項式G(x)的系數，(n-k個存儲單元的每一個保持一位值，而存儲單元的內容協調地更新(即在每個時鐘周期，值被移位到存儲單元)。在前k次移位期間，切換器處于上面位置，使得信息信號能加載到編碼器(若希望還送到輸出)。在接下去的n-k移位期間，切換器移到下面位置，使得編碼器的狀態(即對應于存儲單元的排序內容的位率)作為校驗和信號輸出。
若在編碼器設計期間生成多項式已知，能通過忽略第I個AND門(對gi＝0)或用連接代替它(對gi＝1)而簡化圖2的線路。例如，碼多項式G(x)＝X16+X15+X14+X11+X6+X5+X2+X+1(如在由Telecommunications Industry Association，Arlington，VA發表的IS-200標準第二部分2.1.3.4.2.1和2.1.3.5.2.1節中所規定的)能用圖3中示出的邏輯線路實現。
雖然它們具有很低的硬件要求，使用很小的存儲和只有少量的邏輯門，如圖2及3中的串行編碼器實現方法每個時鐘周期只處理一位輸入信號。那樣的性能慢得無法接收，尤其是對涉及實時數據流的應用(如通訊應用)場合。
每個時鐘周期多位操作的編碼器通過使用預先計算的查找表實現。在這些實現中，當前周期的余項被用作從查找表中選擇值的索引，而選擇的值被用作計算下一周期的余項。雖然那樣的編碼器每周期處理多位，它需要查找表，其長度與余項的長度指數相關。因而，那樣的實現方法難以伸縮，并不適合于既要高速又要少占存儲器的應用場合。
圖2是用于循環碼的一般編碼器的邏輯圖。
圖3是用于特定循環碼的編碼器的邏輯圖。
圖4是按本發明的實施例的裝置的方框圖。
圖5是邏輯矩陣120的線路圖。
圖6示出從具有較小容量的XOR門的樹構造的XOR門。
圖7示出產生查找表110方法的流程圖。
圖8描述了圖7中方法的子任務P120和P130的一次迭代。
圖9是按本發明的另一實施例的裝置的方框圖。
圖10是包含信息信號范例的數據信號的圖形表示。
圖11是產生查找表220的方法的流程圖，它接續著圖7示出的流程圖。
圖12描述了圖11方法的子任務P180，P190，和P200的一次迭代。
圖13是邏輯矩陣220的線路圖。
圖14A是包含數據信號的范例的信號流的圖形表示。
圖14B是編碼的信號流的圖形表示。
圖15是按本發明的又一個實施例的裝置方框圖。
圖16是流控制塊的方框圖。
圖17是按本發明又一個實施例的裝置方框圖。
查找表110存儲的信息關系到對由特定生成多項式G(x)產生的循環碼的編碼器(如按圖2的線路的特定實現的編碼器)的激勵響應，并具有預定的初始狀態。具體說來，查找表110存儲那樣的編碼器k個激勵響應，其中第j個激勵響應(j是從1到k的一個整數)是從第j的激勵輸入中移位引起的編碼器狀態(即長度k的半，其中僅第j位具有非零值)。構造查找表110的示例性方法在下面討論。
邏輯矩陣120從對應于信息信號120的非零位的查找表110中選擇激勵響應，并輸出這些響應的總和。圖5示出邏輯矩陣120的示例性實施的方框圖，它包括k個AND門140和一個XOR門150。每個AND門140(m)(其中m是從1到k的一個整數)具有1位寬的控制輸入和(n-k)位寬的數據輸入。若到門140(m)的控制輸入具有值1，則輸入傳送到輸出；否則門的輸出為0。對矩陣120中的每個門140(m)，控制輸入是信息信號120的第m位，而數據輸入是從查找表110獲得的第m個激勵響應。在一個示例性實施例中，AND門140(m)包含若干或許多具有更有限輸入容量的邏輯門(如2輸入NAND門)，它們安排成完成上述功能。
XOR門150接收k個AND門140(m)的輸出，并產生(n-k)位寬的輸出。若奇數個AND門140(m)的輸出的第p位的具有值1，則XOR門150的輸出的第p位(其中p是從1到(n-k)的一個整數)具有(a)值1，若偶數個AND門140(m)的第p位具有值1，則具有(b)值0。換言之，XOR門150的輸出是輸入的按位XOR，輸出的第p位是輸入的第p位的XOR。
XOR門150能作為具有較小輸入容量的XOR門的樹實現。例如，圖6示出，4輸入的XOR門如何能從3個2輸出XOR門的樹構成(其中每個能從其他邏輯門實現)。在一個示例性實施例中，XOR門150包含若干或許多具有更有限的輸入容量的邏輯門(如2輸入NAND門)，它們安排成完成上述邏輯功能。
注意，在實現上述邏輯功能時，邏輯矩陣120的實際結構能采用許多不同于圖5所示的特定形式的其他形式，因為對于如固定的初始編碼器狀態和固定的G(x)，n，及k查找表110是不變的，可以事先知道輸入到AND門140(m)的某些數據位是0，因而這些門的輸出的對應位也將是0。因為邏輯矩陣120的操作能使用邏輯表達式描述，應用那樣的先驗知識從此表達式中消除已知為零的項可以實現縮短表達式并簡化對應的實現方法(如簡化邏輯門)。那樣的縮減能手工或自動地完成。在按本發明的裝置的一個實施例中，對特定G(x)，n和k以及特定的初始編碼器狀態的邏輯矩陣120的結構，通過使用如由Synopsis，Inc.(Mountain View，CA)生產的Design Compiler而縮減成更優化的格式(如需要更少的邏輯門完成等價于圖5中示出結構的邏輯操作的格式)。
圖7示出通過將一系列激勵輸入送到由預選的多項式G(x)產生的循環碼的編碼器中而產生查找表110的示例性方法的流程圖。在此方法中，編碼器能以硬件實現(如按圖2的線路的特定實現)。但注意，一旦查找表110的結構已完成，有可能實現本發明而不必再參考那樣的編碼器。因此，替代地可以希望至少部分編碼器以軟件實現。一旦存儲在查找表110中的信息可用，有可能實現本發明而不必參考以硬件或軟件方式的編碼器(如在圖4中所見的裝置)。
在子任務P110中，計數器值I設成1。因為編碼器的響應取決于其初始狀態，子任務P110還包括通過將預定的值半存入其存儲單元而初始化編碼器。注意，若按圖2的編碼器初始化成零狀態(即零初始狀態被存入其每個存儲單元)，則當輸入零值串時編碼器將不改變其狀態。因為那樣的串在某些應用中通常是引導序列，可以希望替代地用1的值串(或用某些其他非零串)來初始化編碼器。
在子任務120中，第I個激勵輸入(即插功能的為k的半，其中僅第I位具有非零值)被輸入到編碼器(或類似設備)。在子任務P130，編碼器對此輸入的響應(即表示在激勵輸入被加載之后編碼器狀態的(n-k)位的串)被存入查找表110的對應位置。通過子任務P140的測試和子任務150中的循環操作，子任務P110，P120，和P130重復執行，直到對所有k個可能的激勵輸入存入激勵響應。
圖8是子任務P120和P130的一次迭代的圖形表示。在此例子中，對第I個激勵輸入的編碼器響應存入查找表的第I行，雖然在輸入識別符和表的位置之間任何其他預定對應關系也能使用。除了圖7和8中示出的方法，可能有許多其他產生適用于裝置100的查找表110的方法。
這里描述的方法和裝置展示了卓越的伸縮能力。例如注意到，當k為常數的n增加時(或當(n-k)為常數而k增加時)查找表110的尺寸只是線性地增加。在那樣情況，用于實現XOR門150的XOR門的樹的深度應該如log2(n)那樣增加。
圖9示出按本發明的另外實施例的裝置200的方框圖。在此裝置中，作為邏輯矩陣220的輸出的響應信號60能存入編碼器狀態寄存器340，如下所述用作在后續編碼中的初始編碼器狀態和/或作為校驗和信號30輸出。
在某些應用中，希望使用(n，k)循環碼從多于k位的數據信號計算(n-k)位的校驗和。在裝置200的示例性應用中，要編碼的數據信號分割成鄰接的不重疊的k位的串，它們作為信息信號的范例順序地輸入到裝置200(與更新信號40同步)。圖10示出信息信號20被分割成4個k位范例20-1到20-4的數據信號50的例子。
查找表210存儲與由特定的生成多項式G(x)產生的循環碼的編碼器(如按圖2的線路的特定實現)相關的信息。具體說來，查找表210存儲具有零初始狀態的編碼器(即每個存儲單元保持零值)的k個激勵響應。第j個激勵響應(其中j是從1到k的一個整數)是從移位第j次激勵輸入引起的編碼器的狀態，此輸入是長度為k的串，其中只有第j位具有非零的值。
為了考慮編碼器初始狀態的改變(如從信息信號20的一個范例變到下一個)，查找表210還存儲編碼器的(n-k)個零響應。具體說來，第q個零響應(其中q是從1到(n-k)的一個整數)是當k個零值位的串移位到具有第q個分量初始狀態時導致的狀態，第q個分量初始狀態是長度為(n-k)的串，其中只有第q位具有非零值。
圖11示出產生查找表210的零響應部分的示例性方法的流程圖。此方法包括將一個零輸入到由預選多項式G(x)產生的循環碼的編碼器，后置具有一組預定的初始狀態(注意，此方法包括在圖7的流程圖示出的方法，并從該流程圖的任務P140繼續)。如上所述，該編碼器能用硬件實現(如按圖2的線路的特定實施)，雖然一旦查找表210的結構完成，有可能實施本發明而不必再參照那樣的編碼器，因而，希望替代地至少部分編碼器以軟件方式實現，一旦存入查找表210的信息可用，有可能實施本發明而不必參考以硬件或軟件方式的那樣的編碼器(如在圖9的裝置中所見)。
在子任務P160，計數器值q被設成1。在子任務P170，計數器值I被增量(或，等價地設成值(k+q)。在子任務P180，通過將(n-k)值的串存入存儲單元，編碼器被初始化成第q個分量初始狀態，其中第q個值為1，所有其他值為0。
在子任務P190，零輸入(即k個零位的串)被輸入到編碼器(或類似設備)。在子任務P200，編碼器對此輸入的響應(即表示編碼器在加載了零輸入之后的狀態的(n-k)位的串)被存入查找表210的相應位置。經過子任務P210的測試和子任務P220的循環維持操作，重復子任務P170，P180，P190，和P200，直到對所有(n-k)個可能的分量初始狀態存入零響應。
圖12是子任務P180，P190，和P200的一次迭代的圖形表示。在此例中，查找表210的前k行與上述查找表110的k個行相同，而具有第q個分量初始狀態的編碼器的零響應被存入查找表210的第I行，雖然在輸入識別符與表位置之間的任何其他預定關系也能使用。除了圖7，8，11，和12中示出的方法，可能有許多其他產生適用于查找表210的激勵響應和零響應的組的方法。
圖13示出邏輯矩陣220的方框圖，它包括n個AND門140和一個XOR門250。如上所述，每個AND門140(r)(其中r是從1到n的一個整數)具有1位寬的控制輸入和(n-k)位寬的數據輸入。若到門140(r)的控制輸入具有值1，則數據輸入被送到輸出；否則門的輸出是零。
對在矩陣220在的每個門140(s)(其中S是從1到k的一個整數)，控制輸入是信息信號20的第S位，而數據輸入是從查找表210獲得的第S個激勵響應。對矩陣220中的每個門140(t)(其中t是從(k+1)到n的一個整數)，控制輸入是編碼器狀態信號80的第(t-k)位而數據輸入是從查找表210獲得的第(t-k)個零響應。
XOR門250接收n個AND門140(r)的輸出并產生(n-k)位寬的輸出。XOR門150的輸出的第p位(其中p是從1到(n-k)的一個整數)AND門140(r)的第p位具有值為1時，具有(a)值1，當偶數個AND門140(r)的第p位具有值為1時，具有(b)值0。換言之，XOR門250的輸出是輸入的按位的XOR，輸出的第p位是輸入的第p位的XOR。XOR門250的輸出被存入CRC寄存器340以響應更新信號40的特定的躍遷(如上升沿和/或下降沿)。
如上對XOR門150的討論，在示例性實現中XOR門250能包含若干或許多具有更有限輸入容量的邏輯門(如2輸入的NAND門)，它們安排成完成上述邏輯功能。此外注意，類似于邏輯矩陣120的情況，在實現上述邏輯功能時，邏輯矩陣220的實際結構可以采取許多不同于圖10中所示的特定形式的形式。因為查找表對如固定的G(x)，n，和k是不變的，可事先知道到AND門140(r)數據輸入的某些位將是0，因而這些門的輸出的對應位也將是0。在按本發明的裝置的一個實施例中，通過使用如由Synopsis，Inc.(MountainView，CA)生產的Design Compiler那樣的電子設計工具，邏輯矩陣220的結構能縮減成更優化的形式(如需要更少的邏輯門來完成等價與圖13中示出的邏輯操作的形式)。
編碼器狀態信號80表示編碼器狀態寄存器340的當前狀態。在一個實施例實現中，編碼器狀態寄存器340被初始化成存儲所希望的編碼器初始狀態。在信息信號的第一范例20-1出現在邏輯矩陣220的適當輸入處時，編碼器狀態寄存器340將此希望的初始狀態通過編碼器狀態信號80的第一范例80-0提交給邏輯矩陣220的適當輸入。在足以穩定邏輯矩陣220的輸出(即響應信號60)的時間之后，更新信號40的指定躍遷使編碼器狀態寄存器340存儲該輸出，并將其送到邏輯矩陣220作為編碼器狀態信號80的第二范例80-1。
在編碼器狀態信號80-1出現在邏輯矩陣220的適當輸入時，信息信號20的下一個范例20-2出現在邏輯矩陣220的相應適當輸入。在足以穩定響應信號60的時間之后，更新信號40的指定躍遷使狀態寄存器340能存儲那個信號，并將其作為編碼器狀態信號80的第三范例80-2送到邏輯矩陣220。此過程一直繼續到信息信號的最后范例20-x，且編碼器狀態信號80的范例80-(x-1)被提供到邏輯矩陣220的適當輸入處。對應于這些輸入的邏輯矩陣220的輸出(即響應信號60)表示對原始數據信號50的希望的校驗和，而且此信號作為校驗信號30輸出。
對大多數應用，裝置200不必要輸出響應信號60的任何其他范例作為校驗和信號30。但是在另外的實現中，在裝置200的輸出處提供寄存器和/或門(如由基于更新信號的適當定時信號控制)，以防止響應喜好60的其他范例出現在校驗和信號30上。
在數據信號50中的總位數不必是k的倍數，例如，數據信號50可以插入0使達到k的倍數的長度。但注意，在那樣情況在校驗和信號30的最后范例上必須完成反向循環移位(移位位置的數目對應于插入0的個數)以獲得等價與通過將未插入0的數據信號50移位到如圖2所示的編碼器而產生的結果。
圖14A示出信號流，其中信號流的每個數據信號包含寬度為k的信息信號22的一系列范例。圖14B示出一個例子，說明在編碼成包括校驗和信號30之后如何構造此信號流。
圖15示出按本發明的又一個實施例的裝置。關于編碼器狀態寄存器340，時鐘信號70在此裝置中完成類似于在圖9的裝置中更新信號40的功能。希望時間信號70的周期至少與在信息信號22的新范例和分級編碼器狀態信號85在其輸入處出現之后邏輯矩陣220達到穩定所需要的最大時間一樣長。
我們開始描述在信息信號22a1到達邏輯矩陣220的輸入時如圖15所示的裝置的示例性應用。配置流控制410(如下面所述)使得具有希望的編碼器初始狀態的分級編碼器狀態信號85與信息信號22a1一起出現在邏輯矩陣220的輸入端。在允許裝置200的狀態穩定的足夠時間之后，邏輯矩陣220的最終輸出(即響應信號60)經過時鐘信號70的選通被定時地進入編碼器狀態寄存器340(并加到編碼器狀態信號80)。流控制410配置成將編碼器狀態信號80(作為分級的編碼器狀態信號)送到邏輯矩陣220的輸入端。
現在信息信號22a2到達邏輯矩陣220的輸入端。在足夠的穩定時間后，響應信號60通過時鐘信號70的另外選通定時進入編碼器狀態寄存器。現在希望的校驗和30a(即對應于用由G(x)產生的循環碼數據信號50a的編碼)出現在編碼器狀態寄存器340的輸出端，并在需要時由裝置300輸出。
以類似的方式，信息信號22b1到達邏輯矩陣220的輸入端，而流控制410被配置成使得分級的編碼器狀態信號85表示在邏輯矩陣220的另外輸入端的希望的編碼器初始狀態。矩陣220的最終輸出(即響應信號60)通過時鐘信號70的選通定時地進入編碼器狀態寄存器340(并加到編碼器80)。流控制410配置成將編碼器狀態信號80(作為分級編碼器狀態信號85)送到邏輯矩陣220的輸入端。隨后信息信號22b2到達邏輯矩陣220的輸入端。在足夠的穩定時間之后，時鐘信號70確定將響應信號60定時進入編碼器狀態寄存器340，并從而送到寄存器340的輸出端，作為希望的校驗和30b的輸出。在示例性應用中，數據信號和對應的校驗和隨后如圖14B中所示那樣地組裝。
定時地將初始編碼器狀態提供到邏輯矩陣220的輸入端是由流控制塊410自動完成的。如圖16所示，塊410可以包含多路復用器，它將分級編碼器狀態信號85送到邏輯矩陣220的輸入(即到示出的(n-k)行，以便接收圖10中的編碼器狀態信號80)。根據從計數器420接收的信號，多路復用器440使得分級編碼器狀態信號85傳送編碼器狀態信號或(n-k)位寬的初始編碼器狀態(存儲在初始值寄存器430)。
計數器420按預定參數Z操作，其中Z=[DK]]]>(即不小于D/K的最小整數)，而D是數據信號50的位長度。在圖16的例子中Z＝2。在每個時鐘信號周期70計數器420被增量并每隔Z個時鐘周期復位。當計數器420的計數值為0時，計數器420使多路復用器440傳送從寄存器430來的初始編碼器狀態。其他情況，計數器420使多路復用器傳送編碼器狀態信號80。可能有許多其他合適的安排將編碼器狀態信號80和初始編碼器值放到分級的編碼器狀態信號85上。
如圖17所示，按本發明的又一個實施例的裝置400能包括輸入寄存器230，它接收數據信號52并輸出信息信號22的k位寬的范例。輸入寄存器230能以串行和/或并行方式接收單獨的數據信號52的值。希望的數據信號52以足夠的速度提供數據給輸入寄存器230，使輸入寄存器230能在每個時鐘信號周期70提供信息信號22的下一范例。在示例性實現中，輸入寄存器230能構造成環行隊列或“環形緩沖器”。在另一個應用中，輸入寄存器230能構造成雙緩沖器。在對輸入寄存器230的讀寫訪問可能沖突的實例中，輸入寄存器230能使用雙口存儲單元實現。
已提供了所述實施例的上面說明，使本專業熟悉者能作出或使用本發明。對這些實施例的各種修改是可能的，這里提出的一般原理也能應用到其他實施例。例如，本發明能部分地或整體地以下列方式實行作為硬件線路，作為制造在專用集成電路的線路結構，或作為加載在非易失性存儲器中的固件程序，或作為以機器可讀碼形式存入數據存儲器并從中讀出的軟件程序，那樣的碼是可由如微處理器，微控制器，或其他信號處理單元執行的指令。因此，本發明不僅限于上面示出的實施例，而是符合這里揭示的任何原理和新穎特征的最廣泛的范圍。
權利要求
1.一種方法，其特征在于，包括接收信息信號，所述信息信號包含k位的串，它包括p個具有非零值的位，k和p是整數；接收p個激勵響應，所述p的激勵響應中的每一個對應于所述p位中的1位；和獲得校驗和，所述校驗和包括所述p個激勵響應的總和。
2.如權利要求1所述的方法，其特征在于，所述p個記錄響應的每一個表示線性成塊碼的編碼器對k位的串的響應，所述串包括(k-1)個零位以及在第p位置處非零位。
3.如權利要求2所述的方法，其特征在于，所述校驗和包含(n-k)位的串，n是整數，且其中線性成塊碼由下述形式的生成多項式表征G(x)=1+[Σi=1n-k-1giXi]+Xn-k.]]>
4.如權利要求1所述的方法，其特征在于，所述校驗和包含p個激勵響應的總和的模數2。
5.一種方法，其特征在于，包含接收信息信號，所述信息信號包含k位的串，它包括p個具有非零值的位，k和p是整數；接收p個激勵響應，所述p個激勵響應中的每一個對應于所述p位中的一位；接收編碼器狀態信號，所述編碼器狀態信號包含(n-k)位的半，它包括r個具有非零值的位，n和r是整數；接收r個零響應，所述r個零響應中的每一個對應于所述r位中的一位；和獲取校驗和，所述校驗和是所述p個激勵響應，和所述r個零響應的總和。
6.如權利要求5所述的方法，其特征在于，所述p個激勵響應中的每一個表示線性成塊碼的編碼器對k位的串的響應，所述串包括(k-1)個零位以及在第p位置處的非零位。
7.如權利要求6所述的方法，其特征在于，該線性成塊碼由下述形式的生成多項式表征G(x)=1+[Σi=1n-k-1giXi]+Xn-k.]]>
8.如權利要求5所述的方法，其特征在于，所述校驗和包含所述p個激勵響應和所述r個零響應的總和的模數2。
9.如權利要求5所述的方法，其特征在于，所述r個零響應中的每一個表示具有第r個分量初始狀態的線性成塊碼的編碼器對k個零位的串的響應，其中所述第r個分量初始狀態是包括(n-k-1)個零位和在第r位置的非零位的長度為(n-k)的串。
10.如權利要求9所述的方法，其特征在于，該線性成塊碼由下述形式的生成多項式表征G(x)=1+[Σi=1n-k-1giXi]+Xn-k.]]>
11.一種方法，其特征在于，包括接收用于編碼的信號；接收多個激勵響應；接收多個零響應；和獲取校驗和，其中所述校驗和包含至少兩個響應的總和，和其中所述至少兩個響應中的每一個表示所述多個激勵響應和所述多個響應I中的一個的成員，和其中所述至少兩個響應中的每一個對應于在用于編碼的所述信號中的預定位置。
12.如權利要求11所述的方法，其特征在于，所述至少兩個響應中的每一個對應于在用于編碼的所述信號中的一個位置，它由具有非零值的位占據。
13.如權利要求11所述的方法，其特征在于，所述校驗和包含總和的模數2。
14.一種方法，其特征在于，包括接收第一信息信號，所述第一信息信號包含k位的串，它包括p個具有非零值的位，k和p是整數；接收p個激勵響應，所述p個激勵響應中的每一個對應于所述p個位的一個；接收第一編碼器狀態信號，所述第一編碼器狀態信號包含(n-k)位的串，它包括r個具有非零值的位，n和r是整數；接收r個零響應，所述r個零響應中的每一個對應于所述r個位中的一個；獲取第二編碼器狀態信號，所述第二編碼器狀態信號包含所述p個激勵響應和所述r個零響應之總和；接收第二信息信號，所述第二信息信號包含k位的串；和獲取校驗和，所述校驗和至少部分地根據所述第二編碼器狀態信號和所述第二信息信號。
15.如權利要求14所述的方法，其特征在于，所述p個激勵響應中的每一個表示線性成塊碼的編碼器對k位的串的響應，所述的串包括(k-1)個零位和在第p位置處的非零位。
16.如權利要求15所述的方法，其特征在于，該線性成塊碼由下述方式的生成多項式表征G(x)=1+[Σi=1n-k-1giXi]+Xn-k.]]>
17.如權利要求14所述的方法，其特征在于，所述r個零響應中的每一個表示具有第r分量初始狀態的線性成塊碼的編碼器對k個零位的串的響應，其中所述第r分量初始狀態是包括(n-k-1)個零位和在第r位置處的非零位的長度為(n-k)的串。
18.如權利要求17所述的方法，其特征在于，該線性成塊碼由下述方式的生成多項式表征G(x)=1+[Σi=1n-k-1giXi]+Xn-k.]]>
19.一種方法，其特征在于，包含接收第一信息信號，所述第一信息信號包含k位的串，它包括p個具有非零位的位，k和p是整數；接收p個激勵響應，所述p個激勵響應中的每一個對應于所述p個位的一個；接收第一編碼器狀態信號，所述第一編碼器狀態信號包含(n-k)位的串，它包括r個具有非零值的位，n和r是整數；接收r個零響應，所述r個零響應中的每一個對應于所述r個位中的一個；獲取第二編碼器狀態信號，所述第二編碼器狀態信號是所述p個激勵響應和所述r個零響應之總和，并包含(n-k)位的串，它包括S個具有非零值的位；接收第二信息信號，所述第二信息信號包括k個位的串，它包括q個具有非零值的位；接收q個激勵響應，所述q個激勵響應中的每一個對應于所述q個位中的一個；接收S個零響應，所述S個零響應中的每一個對應于所述S位中的一個；和獲取校驗和，所述校驗和是所述q個激勵響應和S個零響應的總和。
20.如權利要求19所述的方法，其特征在于，所述p個激勵響應中的每一個表示線性成塊碼的編碼器對k位的串的響應，所述串包括(k-1)個零位和在第p位置的非零位。
21.如權利要求20所述的方法，其特征在于，該線性成塊碼由下述形式的生成多項式表征G(x)=1+[Σi=1n-k-1giXi]+Xn-k.]]>
22.如權利要求19所述的方法，其特征在于，所述校驗和包含所述q個激勵響應和所述S個零響應的總和的模數2。
23.如權利要求19所述的方法，其特征在于，所述r個零響應中的每一個表示具有第r分量初始狀態的線性成塊碼的編碼器對k個零位的串的響應，其中所述第r分量初始狀態是包括(n-k-1)零位和在第r位置處非零位的長度為(n-k)的串。
24.如權利要求23所述的方法，其特征在于，該線性成塊碼由下述形式的生成多項式表征G(x)=1+[Σi=1n-k-1giXi]+Xn-k.]]>
25.一種方法，其特征在于，包括接收信息信號，所述信息信號包含k位的串，它包括p個具有非零值的位，k和p是整數；接收k個激勵響應，所述k個激勵響應中的每一個對應于所述k位中的一個；和獲取校驗和，所述校驗和包含所述k個激勵響應中p個的總和。
26.如權利要求25所述的方法，其特征在于，所述k個激勵響應中的每一個表示線性成塊碼的編碼器對k位的串的響應，所述串包括(k-1)個零位和一個非零位。
27.如權利要求26所述的方法，其特征在于，該線性成塊碼由下述形式的生成多項式表征G(x)=1+[Σi=1n-k-1giXi]+Xn-k.]]>
28.如權利要求25所述的方法，其特征在于，所述校驗和包含所述p個激勵響應的總和的模數2。
29.一種裝置，其特征在于，包含配置成并安排成接收信息信號并輸出校驗和的邏輯矩陣；和配置成并安排成存儲線性成塊碼的編碼器的多個響應的查找表，其中所述多個響應的每一個包含該編碼器對預定輸入串的響應，和其中所述校驗和包含所述多個響應中的至少兩個的總和，和其中所述多個響應中的至少兩個至少部分地根據所述信息信號至少一部分選擇。
30.如權利要求29所述的裝置，其特征在于，所述信息信號包含k位的串，k是一個整數，和其中所述多個響應包括k個激勵響應，所述k個激勵響應中的每一個對應于所述信息信號中的一個位置。
31.如權利要求30所述的裝置，其特征在于，所述k個激勵響應中的每一個包含具有零初始狀態的編碼器對k位的串的響應。其中所述k位的串包括在對應于所述信息信號中的位置上非零值的一個位和(k-1)個零值的位。
32.如權利要求29所述的裝置，其特征在于，所述的邏輯矩陣還配置和安排成接收編碼器狀態信號，和其中所述多個響應中的至少兩個至少部分地根據所述編碼器狀態信號的至少一部分選擇。
33.如權利要求32所述的裝置，其特征在于，所述編碼器狀態信號包括(n-k)位的串，n是整數，和其中所述多個響應包括(n-k)個零響應，所述(n-k)個零響應中的每一個對應于在所述編碼器狀態信號中的一個位置。
34.如權利要求33的狀態，其特征在于，所述(n-k)個零響應包含具有一個分量初始狀態的編碼器對k個具有零值的位的串的響應，其中所述分量初始狀態是一個位串，包括在對應于所述編碼器狀態信息中的位置上具有非零值的一個位和(k-1)個具有零值的位。
全文摘要
有效編碼線性成塊碼的方法和裝置使用包括一組激勵響應的查找表，通過并行地編碼而支持更快的性能。其優點包括在現有的方案中所缺乏的可伸縮性。
文檔編號H03M13/00GK1476675SQ01819519
公開日2004年2月18日 申請日期2001年9月14日 優先權日2000年9月26日
發明者J·Y·赫特, J·A·萊文, N·舍勒格爾, J Y 赫特, 嶄穸 , 萊文 申請人:高通股份有限公司