專利名稱：用于低電壓開關電容器電路的開關型運算放大器技術的制作方法
技術領域：
本發明涉及一種新穎的用于低電壓開關電容器電路的開關型運算放大器(switched opamp)技術，尤其是涉及一種適合在低操作電壓下使用的技術。
圖1顯示了一種常規的SC濾波器結構。該結構包括兩個運算放大器和若干電容器，這些電容器通過由NMOS和PMOS晶體管所構成的開關而在φ1和φ2相位之間切換。采用標準CMOS工藝，可實現使用低至1V電源電壓的高增益運算放大器并且對于電容器的運行沒有限制。而且，作為地(ground)的MOS開關可運行在低于1V的VGS下。但是將MOS開關——在圖1中以虛線表示該MOS開關——連接到第一運算放大器A1的輸出，即會產生問題。由于運算放大器的輸出的特性，MOS開關需要至少2V以便正常工作。
對這一問題來說，一種更有效的解決方案是在美國專利US5745002(授予Baschirotto等人)中所描繪的開關型運算放大器(switch-opamp，SO)技術。圖2顯示在US 5745002中所提出的基本結構，應注意到，圖1中有問題的MOS開關為圖2中顯示于虛線框內的開關型運算放大器和電容器所替代。該開關型運算放大器和電容器可正常工作于1V及以下，因此可克服伴隨著傳統SC電路的主要問題。不過US 5745002的提案有其自己的缺點。
首先，原有的開關型運算放大器技術在其積分階段之后斷開運算放大器，所以其無法實現多相位開關電容器系統和開關電容器技術，例如需要運算放大器始終工作的偽N路徑(pseudo-N-path)、二次采樣(double-sampling)、電容分布縮減(capacitance-spread-reduction)以及相同采樣校正(same-sample-correction)。此外，通常需要額外的運算放大器，以便利用該技術來實現低電壓開關電容器電路。US 5745002結構的另一缺點是其運行速度受到可切換運算放大器(switchable opamp)的接通速度的限制。
僅可通過采用并行處理機制來提高運行速度，但這需要加倍的硬件及功率消耗以便使速度加倍，而且需要在不同路徑之間精確地控制時鐘相位以便正常工作。另外，路徑之間的失配(mismatch)還會使系統性能下降。
在一優選實施例中，可通過具有一個公用輸入級和兩個可切換輸出級的單獨一個兩級運算放大器來實現所述的兩個可切換運算放大器。在這一實施例中，在任一給定時間僅有一個可切換輸出處于運行狀態而另一個處于非運行狀態，然而在任一給定時間總有一個輸出處于運行狀態。同樣在這一實施例中，可提供一反饋電路，以使該可切換輸出對的共模電壓(common-mode voltage)保持為電源電壓的一半，從而用于差分結構(differential structure)。
可將本發明施用于任何類型的可用開關電容器電路構成的電路上。本發明的一個特別有用的實施方案是一種可在濾波器裝置中依次接入的積分器電路。應理解，這僅為一示例，本發明可施用于范圍廣泛的電路結構。
當用于積分器電路時，所述兩個運算放大器，或者是在其以一個公用輸入級構成時的兩個輸出對，可設置為帶有對應的信號轉換裝置，從而提供任何必要的轉換功能。這種信號轉換裝置可包括反饋電容器，或反饋開關電容器網絡。
本發明的一個特別優點是根據本發明的開關電容器電路的其中一個運算放大器總處于運行狀態，因此本發明可用于運算放大器的運行必須是連續的用途，例如偽N路徑、二次采樣、電容分布縮減以及相同采樣校正技術。
可將本發明施用于任何類型的可用開關電容器電路構成的電路上。本發明的一個特別有用的實施方案是一種積分器電路，其為全開關電容器系統的基本積木式組件。這一實施方案僅需要一個額外的電容器，因此其非常簡單而且成本低廉。更重要的是與US 5745002中所描述的原有SO技術不同，由于實際上在兩個時鐘相位中均可將輸出信號用于處理，本發明的開關電容器積分器像傳統的開關電容器積分器一樣工作。結果，可直接地和容易地將本發明應用到大多數開關電容器系統中。實際上，不使用額外的運算放大器，僅僅通過以本發明的開關電容器積分器替換傳統的開關電容器積分器并取消所有與運算放大器輸出相連的有問題開關，即可使傳統的開關電容器系統運行于低電壓。這表明，本發明所提出的開關電容器技術與所有現有的傳統開關電容器系統都高度兼容。
應理解，以上僅為示例而本發明可施用到范圍寬廣的需要運算放大器始終工作的電路結構上。例如，以若干開關電容器分支電路來替換前述的開關電容器電路積分器中的額外電容器，即可通過我們所提出的開關型運算放大器電路，將例如偽N路徑、二次采樣、電容分布縮減以及相同采樣這樣的多相位開關電容器技術使用在低電壓下。請注意，所有這些多相位開關電容器技術都需要運算放大器始終運行，因此其無法通過原有的開關型運算放大器技術來實現。此外，還可對本發明加以變動，從而令多個可切換運算放大器并行地然而在不同的不交疊時鐘相位進行工作，使得某些先進的開關電容器系統實現復雜的多相位運行。
附圖簡略說明現以示例方式，結合附圖來說明本發明的若干實施例，附圖中圖1為常規的開關電容器濾波器的電路示意圖，圖2為一電路示意圖，說明原有技術的開關型運算放大器電路的結構，圖3為一電路示意圖，說明本發明的基本原理，圖4為一電路示意圖，顯示在全差分反相無延時(fully-differentialinverting non-delay)SC積分器形式下的本發明實施例，圖5為一電路示意圖，顯示在兩個可切換輸出對(two-output-pair)運算放大器形式下的本發明實施例，圖6為與圖5所示實施例一起使用的動態共模反饋電路的電路示意圖，圖7顯示在開關型運算放大器RAM型偽2路徑積分器(RAM-typepsedo-2-path filter)形式下的本發明實施例，圖8顯示在開關型運算放大器SC偽2路徑濾波器(pseudo-2-pathfilter)形式下的本發明實施例，圖9a～圖9c顯示圖8濾波器的經測量得到的瞬態響應及頻譜，圖10顯示圖8濾波器的實測頻率響應，圖11a～圖11b顯示圖8濾波器的失真結果，圖12顯示在單一的0.9V電源下，圖8濾波器的瞬態響應，圖13顯示圖12濾波器的頻率響應。
優選實施方案詳述圖3顯示采用與第一運算放大器A1并行但在時鐘相位φ1和φ2間交替工作的額外可切換運算放大器A1′的本發明基本原理。
圖4顯示一全差分反相無延時SC積分器，其使用了本發明提出的用于低電壓開關電容器用途的開關型運算放大器技術。利用括號中所示的時鐘相位即可簡單地得到一非反相無延時SC積分器。值得注意的是，雖然所顯示的是差分結構，其單端形式也是可行的。
φ1，2和φ1p，2p分別是用于NMOS和PMOS開關的互補時鐘相位。采用并結合開關電容器CDC和CDC′而設置了動態電平移位器(dynamiclevel shifter)，該開關電容器CDC和CDC′的電容值分別為輸入電容器CIN和CIN′的一半。這樣，兩個可切換運算放大器的共模輸入電壓即在接地端發生偏移，而其輸出則在無輸入信號的穩態下由于使用了共模反饋電路而向軌跡(rail)中間偏移。這兩個可切換運算放大器在兩個互補不交疊時鐘相位中交替接通和斷開。
現考慮圖4中的反相無延時SC積分器結構。在φ1中，運算放大器A1接通，來自CIN(CIN′)的采樣信號和儲存在CSF(CSF′)中的信號均在CF(CF′)中進行積分，而CF(CF′)在此前的φ2周期期間充電至VDD。在φ2中，運算放大器A1′接通而運算放大器A1斷開，其輸出(Vout+，Vout-)則短路至VDD。在此情況下，CF(CF′)充電至VDD，而與其同時，儲存在CF(CF′)中的信號被傳送至CSF(CSF′)，該CSF(CSF′)在此前φ1中充電至VDD。當再次φ1到達時，運算放大器A1接通而運算放大器A1′斷開，其輸出短路至VDD。通過如此運行，即在運算放大器A1以來自CIN(CIN′)的新采樣信號進行積分的同時，使信號再次傳送回CF(CF′)。公式1以數學形式描述了這一情形。
公式1Vourt+(nT)=(CSFCFCFCSF)Vourt+(nT-T)-CINCFVin+(nT)=Vourt+(nT-T)-CINCF-Vin+(nT)]]>Vourt-(nT)=(CSF′CF′CF′CSF′)Vourt-(nT-T)-CIN′CF′Vin-(nT)=Vourt-(nT-T)-CIN′CF′-Vin-(nT)]]>可以看到，在公式1中省略了電容器CSF和CSF′，并且因此而甚至不對CF和CSF(以及CF′和CSF′)加以匹配，而在前面周期中所取得的輸出信號仍然出現在運算放大器A1的輸出中。不過，在所有電容器CF、CF′、CSF和CSF′都具有相同數值時，該設計為最優設計。如果存儲電容器CSF和CSF′小于積分電容器CF和CF′，就要在儲存信號時對信號按比例(CSF/CF或CSF′/CF′)加以放大，于是即要求運算放大器具有更大的信號動態范圍以防止失真。另一方面，使用大于積分電容器的存儲電容器會降低運算速度并增加芯片面積。
增加了可切換運算放大器A1′，即可在兩種時間周期中，都能夠像在傳統的SC積分器中一樣地處理輸出信號。因此，根據本發明這一實施例的開關型運算放大器可簡便地用來替換傳統的SC積分器，從而實現低電壓SC電路。因為本發明的開關型運算放大器技術可直接用于幾乎所有現有的SC電路，這省去了大量用來實現SC電路的重新設計的工作。更重要的是，由于在本發明的開關型運算放大器中所創造的空閑相位(idle phase)，從而可用標準的CMOS技術來實現用于非常低電源電壓的有用技術，例如偽N路徑。
在圖4所示實施例中，兩個可切換運算放大器A1和A1′的輸入端連在一起，而在任一時刻，這兩個可切換運算放大器中僅有一個接通。當這兩個可切換運算放大器均以兩級(two-stage)方式取得時，足以僅斷開輸出級來隔離信號路徑而始終保持輸入級運行，以便用于更快速的切換操作。所以在一個優選實施例中，可將這兩個可切換運算放大器結合為單獨的一個兩級放大器，其具有一個差分輸入級和兩對交替接通和斷開的差分輸出級。這不僅為本發明所提出的技術提供了一種更加經濟的實施方案，而且可將這兩個可切換運算放大器之間的失配——這種失配會降低系統性能——減至最小。為說明這一構想，分別以0.66V和-0.85V的NMOS和PMOS門限電壓，用0.5μm的標準CMOS工藝實現了1V全差分兩可切換輸出對(fully-differentialtwo-switchable-output-pair)運算放大器。
圖5顯示根據本發明的兩可切換輸出對運算放大器的示意圖。將一PMOS差分對用作輸出級。為取得大的低頻增益，插入由M5、MB2和M6、MB3所構成的電平移位器，以使得M3和M4在一個高于地的VDSsat上偏移，而同時確保M1和M2運行于飽和區。輸出晶體管M7、M8、M11和M12的柵極連接至所述電平移位器的輸出。由晶體管M9、M10、M13和M14來使輸出級接通和斷開，而晶體管M9、M10、M13和M14由兩個不交疊時鐘相位φ1和φ2所控制。每個輸出級都連接至一補償電容器(CC1、CC2、CC3和CC4)，以便在這些輸出級接通時使運算放大器穩定。另外，各輸出級與補償電阻器MCC1和MCC2(或MCC3和MCC4)一起斷開以防止補償電容器充電或放電，從而便于更快的切換操作。晶體管M3和M4從共模反饋電路接收控制信號，同時晶體管MA和MB通過從M3和M4引入電流而調整共模反饋增益，并從而控制其互導。
圖6顯示一動態共模反饋(CMFB)電路，可用該電路令所述兩可切換輸出對的共模電壓保持為電源電壓的一半。在φ1期間，輸出對A斷開，同時CP1和CP2(均為0.1pF)充電至VDD并且CCM1完全放電。在φ2期間，回路閉合，輸出對A接通，CP1和CP2從VDD放電至可切換運算放大器的DC輸出電壓。這使得電荷通過CMFB積分器的運算放大器的虛地(virtual ground)注入至CCMFB(0.2pF)。另一方面，CCM1通過虛地而從CCMFB充電。當沒有電荷注入或從CCMFB接收，則CMFB在φ2達到穩態。因此，由于CCM1＝CP1＝CP2，所述共模反饋電路將輸出對A的共模電壓強制為VDD/2。在φ1期間，由于動態CMFB電路中的積分器是空閑的(idle)，當輸出對A斷開時，即可利用該積分器控制輸出對A的共模電壓——輸出對A在φ1期間是接通的。在這種情況下，代之以CP3、CP4和CCM2用作敏感元件(sensing element)。在φ1期間，同樣的運行，在CCM2＝CP3＝CP4＝0.1pF情況下，所述共模反饋電路將輸出對B的共模電壓強制為VDD/2。以具有大約100低頻增益的PMOS差分對來實現CMFB積分器。所提出的一種可切換運算放大器的原型設計為使用0.5μm CMOS技術。表1列出所用晶體管尺寸而表2概括列舉了圖5所示實施例中可切換運算放大器的實測性能。
表1
表2
圖7顯示在開關型運算放大器RAM型偽2路徑積分器形式下的本發明實施例，其使用所提出的全差分兩可切換輸出對運算放大器，該運算放大器帶有嵌入的前述動態CMFB電路。
為了適當地偏置，使用了如上所述的動態電平移位器。CF和CF′為積分電容器而CA(CA′)和CB(CB′)用作存儲系統。當φA和φ1接通，輸出對A接通從而連接反饋配置中的CF和CF′，輸出對B斷開而其輸出短路到VDD。CF(CF′)從CIN(CIN′)——并且由相對路徑而從CA(CA′)——接收電荷。通過z到-z的轉換，這一操作提供了所需的正負反轉(sign inversion)。。當φA和φ2接通，輸出對B接通從而連接反饋配置中的存儲電容器CA和CA′，同時輸出對A斷開而其輸出短路到VDD。這樣，CF(CF′)中經過更新的電荷即轉移回到CA(CA′)。隨后該電荷保持在CA(CA′)中兩個采樣周期。在φB期間，這一操作重復進行，以儲存在CB(CB′)中的電荷替代CA(CA′)中的電荷。以這種方式，即成功地通過所述全差分兩可切換輸出對運算放大器而實現了z到-z2的轉換。應注意到，在這一實施例中電容器CA(CA′)和CB(CB′)起到電荷轉移裝置的作用，從而實現了所述的轉換。
圖8顯示在開關型運算放大器SC偽2路徑濾波器形式下的一本發明實施例的示意圖，該濾波器是這樣合成的以開關型運算放大器RAM型偽2路徑積分器來替代在第3階SC低通梯型濾波器中的積分器，并同時使得相連的電容器C21、CA21、C22和CA22不再進行存儲。全差分結構不僅有助于抑制共模噪聲并減少時鐘饋入噪聲，而且提供了為z到-z轉換所需的輸入電壓的自由正負反轉。因為在任一時刻僅有一對輸出級運行，結果1V SC偽2路徑濾波器使用與其傳統技術中相似元件相同數量的運算放大器。
表3概括列舉了在對于濾波器單端輸出和差分輸出(分別如圖9a和9b所示)的實測瞬態響應時，所用電容器的參數，該濾波器具有75kHz 0.3 VPP合規頻帶輸入(in-band input)。所述差分輸出信號的對應頻譜示于圖9c。
表3
可以看到，根據圖8所示實施例的濾波器即使對于高達1.2VPP差分輸出信號也可正常工作。借助上述波形，顯而易見本發明所提出的開關型運算放大器機制仍然基于這一事實在一個時鐘周期期間，輸出節點連接到電源且輸出信號不可使用，這點與原有的開關型運算放大器技術的情況是相同的。這導致歸零效應，在連續處理信號時該效應會將濾波器的通帶增益減少6dB。因此，在涉及所述過濾器通帶增益時必須對此加以考慮。為充分利用本實施例的濾波器的輸出擺動(output swing)，設計該濾波器取得約10dB的通帶增益，以便用于采樣和保持輸出信號波形。在此情況下，峰間(peak-to-peak)濾波器輸出信號大約4倍于通帶中的輸入信號。其原因在于因為輸入擺動的接通需求，將濾波器的輸入信號擺動限制為小于0.3VPP。
圖10顯示根據圖8實施例的濾波器的實測頻率響應。該濾波器以1.7kHz的帶寬和1dB的通帶增益取得第6階帶通響應。相對于-38dB通帶的最小阻帶損失經實測其頻率為72.5kHz和77.5kHz。作為利用第一帶通響應的偽2路徑濾波器的一個特性，所要通帶的中心頻率位于75kHz，該頻率只好為采樣頻率(300kHz)的1/4。在合規頻帶輸入信號為fin＝75.3kHz頻率的情況下測量了第3階諧波失真。輸入信號的第3階諧波分量位于3*fin＝225.9kHz，并在fs-3*fin＝225.9kHz處折合(folded)，該頻率處于濾波器的通帶中。圖11a和圖11b分別顯示1％和3％的總諧波失真(THD)的測量結果。
1％THD對應于0.42 VPP輸入信號而3％THD對應于0.45 VPP輸入信號。該濾波器的實測總輸出噪聲大約為1mVrms。3％THD時的動態范圍大約為54dB。表4概括列舉了濾波器的特性。
表4
還可用單獨一個0.9V電壓的電源來測試圖8所示實施例的濾波器。對于75kHz和0.3 VPP輸入信號的瞬態差分輸出響應示于圖12，從該圖仍可看到濾波器正常工作。圖13顯示該濾波器的頻率響應，該頻率響應與使用V電源所實測得到的頻率響應非常類似。
于是可以看到，本發明提供了一種新穎的用于低電壓開關電容器電路的開關型運算放大器技術，其使用與第一可切換運算放大器并行工作的第二可切換運算放大器。在一個特定的優選實施例中，可使用全差分兩可切換輸出對運算放大器，在任一時鐘周期均可使用輸出信號，從而像偽N路徑這樣有用的SC技術即可在低電壓下實現。在一優選實施例中，本發明可通過1V SC偽2路徑濾波器的設計和實施方案來加以說明，該1V SC偽2路徑濾波器采用了本發明提出的0.5μm標準CMOS工藝的可切換運算放大器技術。但是還應認識到，通過直接用本發明的積分器來替代常規SC電路的積分器并簡單地取消所有連接到輸出的有問題開關，即可將本發明使用于廣泛的電路結構中。
權利要求
1.一種開關型運算放大器電路，其包括并行而且在交替的時鐘周期相位工作的兩個可切換運算放大器。
2.一種如權利要求1所述的電路，其中所述的兩個運算放大器通過包括一個公用輸入級和兩個可切換輸出對的運算放大器來實現。
3.一種如權利要求2所述的電路，其中在任一給定時刻，所述輸出對中的第一個運行，而第二個輸出對不運行。
4.一種如權利要求2所述的電路，其中所述電路為差分電路，而且使用反饋電路來使所述可切換輸出對的共模電壓保持為電源電壓的一半。
5.一種如權利要求1所述的電路，其中所述電路為積分器電路。
6.一種積分器電路，其包括一開關型運算放大器電路，所述運算放大器電路包括并行而且在交替的時鐘周期相位工作的兩個可切換運算放大器。
7.一種如權利要求6所述的電路，其中所述的兩個運算放大器通過包括一個公用輸入級和兩個可切換輸出對的運算放大器來實現。
8.一種如權利要求7所述的電路，其中在任一給定時刻，所述輸出對中的第一個運行，而第二個輸出對不運行。
9.一種如權利要求7所述的電路，其中所述電路為差分電路，而且使用反饋電路來使所述可切換輸出對的共模電壓保持為電源電壓的一半。
10.一種如權利要求6所述的電路，其中每個所述運算放大器或每個所述輸出對均設置為帶有對應的信號轉換裝置。
11.一種如權利要求10所述的電路，其中所述信號轉換裝置包括反饋電容器。
12.一種如權利要求10所述的電路，其中所述信號轉換裝置包括反饋開關電容器網絡。
13.一種電子濾波器裝置，其包括至少一個積分器電路，其中所述積分器電路包括一開關型運算放大器電路，該運算放大器電路包括并行而且在交替的時鐘周期相位工作的兩個可切換運算放大器。
14.一種如權利要求13所述的濾波器裝置，其中所述的兩個運算放大器通過包括一個公用輸入級和兩個可切換輸出對的運算放大器來實現。
15.一種如權利要求14所述的濾波器裝置，其中在任一給定時刻，所述輸出對中的第一個運行，而第二個輸出對不運行。
16.一種如權利要求15所述的濾波器裝置，其中所述電路為差分電路，而且使用反饋電路來使所述可切換輸出對的共模電壓保持為電源電壓的一半。
17.一種如權利要求13所述的濾波器裝置，其中每個所述運算放大器或每個所述輸出對均設置為帶有對應的信號轉換裝置。
18.一種如權利要求17所述的濾波器裝置，其中每個所述信號轉換裝置均包括反饋電容器。
19.一種如權利要求17所述的濾波器裝置，其中每個所述信號轉換裝置均包括反饋開關電容器網絡。
20.一種如權利要求13所述的濾波器裝置，其中所述濾波器裝置包括偽N路徑濾波器(pseudo-N-path)。
21.一種開關電容器電路，其包括并行而且在交替的時鐘周期相位工作的兩個可切換運算放大器。
22.一種如權利要求21所述的電路，其中所述的兩個運算放大器通過包括一個公用輸入級和兩個可切換輸出對的運算放大器來實現。
23.一種如權利要求22所述的電路，其中在任一給定時刻，所述輸出對中的第一個運行，而第二個輸出對不運行。
24.一種如權利要求22所述的電路，其中所述電路為差分電路，而且使用反饋電路來使所述可切換輸出對的共模電壓保持為電源電壓的一半。
25.一種如權利要求3所述的電路，其中所述電路為差分電路，而且使用反饋電路來使所述可切換輸出對的共模電壓保持為電源電壓的一半。
26.一種如權利要求2所述的電路，其中所述電路為積分器電路。
27.一種如權利要求8所述的電路，其中所述電路為差分電路，而且使用反饋電路來使所述可切換輸出對的共模電壓保持為電源電壓的一半。
28.一種如權利要求7所述的電路，其中每個所述運算放大器或每個所述輸出對均設置為帶有對應的信號轉換裝置。
29.一種如權利要求14所述的濾波器裝置，其中每個所述運算放大器或每個所述輸出對均設置為帶有對應的信號轉換裝置。
30.一種如權利要求23所述的電路，其中所述電路為差分電路，而且使用反饋電路來使所述可切換輸出對的共模電壓保持為電源電壓的一半。
全文摘要
描述了一種開關電容器電路，其使用并行而且在交替的時鐘周期相位(phi1和phi2)工作的兩個可切換運算放大器(A1、A1′)。在本發明的一優選實施例中，所述的兩個運算放大器可通過具有一個公用輸入級和兩個可切換輸出對(Vout1和Vout2)的單獨一個兩級運算放大器來實現。可將該新穎的開關電容器電路用在任何要使用常規開關電容器電路的用途上，例如像積分器和濾波器裝置。
文檔編號H03F3/72GK1397076SQ01804246
公開日2003年2月12日 申請日期2001年1月29日 優先權日2000年1月28日
發明者S-L·張, H·C·梁 申請人:香港科技大學