專利名稱：用于模擬－數字變換的積分和折疊電路的制作方法
技術領域：
本發明涉及在模擬到數字變換電路中使用的積分和折疊電路，更具體地，涉及用于把數字X射線系統和/或計算機層析X射線照相法(CT)系統的模擬輸入信號變換成數字輸出比特的積分和折疊電路。
傳統的模擬-數字-變換電路典型地包括電荷-電壓變換器，它典型地包括運算放大器，具有被連接在運算放大器的倒相端與輸出端之間的積分電容。當運算放大器運行在特性工作區內時，在運算放大器的輸入電荷(Qin)與輸出電壓(Vout)之間存在線性關系。在運算放大器的輸入電荷(Qin)與輸出電壓(Vout)之間的線性關系由下式表示Qin=Cint*Vout其中Qin是輸入電荷，以庫侖計；Cint是積分電容器的電容量，以法拉計；以及Vout是運算放大器的輸出電壓，以伏特計。在特征上，運算放大器可以保持在運算放大器飽和以前的有限的電荷量，以及開始顯示輸入電荷(Qin)與輸出電壓(Vout)之間的非線性關系。
在模擬-數字變換電路中，希望運算放大器的線性運算把模擬輸入信號精確地解算為數字輸出比特。然而，為了適應大的輸入電荷量(Qin)，傳統的模擬-數字變換電路包括電容組，包含多個積分電容。在運行期間，根據輸入電荷量(Qin)選擇多個積分電容中的一個電容，以使得積分放大器不飽和，以及保持在輸入電荷(Qin)與輸出電壓(Vout)之間的線性關系。
在許多應用中，希望模擬-數字變換電路被集成在電路管芯中。然而，多個積分電容的組需要大量管芯區域。這樣，包含多個積分電容的集成電路占用管芯上很大的面積，所以，增加每個模擬-數字變換電路的成本。當把模擬輸入信號解算成數字輸出比特時，希望模擬-數字變換器電路的電荷電壓變換器運行在運算放大器的工作區域。另外，在電荷電壓變換器中希望使用小的電容，以使得當被集成在電路管芯時，模擬-數字變換電路占用較小的面積。
在其它應用項中，模擬-數字變換電路被設計成電源電壓盡可能低，以便減小電路的功率消耗。具有較低的電源電壓的這些系統也把較低的輸入電荷(Qin)加到運算放大器。所以，積分電容(Cint)被設計為大的，以便保持大的輸出電壓(Vout)范圍。如上所述，當被集成在電路管芯時，大的積分電容占用大的管芯面積，這樣，增加每個模擬-數字變換電路的成本。所以，希望具有包括小電容的模擬-數字電路，以使得對于集成電路要求較小的管芯面積，而且，小的電容也保持相當大的輸出電壓(Vout)范圍。
在傳統的模擬-數字變換電路中，當輸入電荷(Qin)被固定時，輸出電壓(Vout)被限定為電源電壓的動態范圍的一半。例如，在傳統電路中，當輸入電荷(Qin)的電流方向被固定時，輸出電壓(Vout)將從模擬地提高到正的電源電壓。所以，只使用電源電壓范圍的正的一半(從零到正的電源電壓)，以及不使用負的一半(從零到負的電源電壓)。對于使用電源電壓的全動態范圍的傳統模擬-數字變換電路，需要電平移位電路。這個電平移位電路也占用寶貴的集成電路管芯空間，以及會在模擬-數字變換時引入延時。所以，希望模擬-數字變換電路使用電源電壓的全動態范圍，而不用使用電平移位電路。
在本發明的有關示例性實施例中，提供了模擬-數字電路，用于把模擬輸入信號變換成多個二進制輸入比特。模擬-數字變換電路包括運算放大器，具有倒相端和輸出端，以及模擬輸入信號被連接到倒相端。積分電容被連接在運算放大器的倒相端與輸出端之間。積分電容存儲電荷，正比于輸入信號的積分。電荷相減電路被選擇地耦合到運算放大器的倒相端和輸出端。當運算放大器的輸出電荷基本上等于第二預定的電荷時，電荷相減電路從積分電容中去除第一預定電荷。第一預定的電荷從積分電容中被去除多次。去除第一預定的電荷多次，允許模擬輸入端的積分大于能夠被積分電容存儲的最大電荷。
數字邏輯電路被連接到電荷相減電路。數字邏輯電路跟蹤第一預定電荷被電荷相減電路從積分電容去除的次數，數字邏輯電路提供多個二進制輸出比特的至少一個比特。剩余量化電路被連接到積分電容和運算放大器的輸出端。剩余量化電路確定在積分電容中的剩余電荷，和提供相應于剩余電荷的、多個二進制輸出比特的至少一個附加比特。在第一預定電荷從積分電容被去除多次以后，剩余電荷基本上等于在積分電容中存儲的電荷。當第一預定電荷被電荷相減電路從積分電容去除的次數小于一個預定數時，低通濾波器電路被選擇地耦合到運算放大器的輸出端。
在另一個實施例中，剩余量化電路包括多個積分和折疊電路。每個積分和折疊電路以流水線串行結構被連接，以及包括采樣保持電路，被連接到前面的、用于接收積分和折疊剩余電荷的積分和折疊電路的輸出端。第一個多個積分和折疊電路被連接到積分電容和運算放大器的輸出端，接收積分電容上的剩余電荷。積分和折疊運算放大器具有倒相端和輸出端，以及采樣保持電路被連接到積分和折疊運算放大器的倒相端。積分和折疊積分電容被連接在積分和折疊運算放大器的倒相端與輸出端之間。積分和折疊積分電容存儲積分和折疊電荷量，正比于來自前面的積分和折疊電路的積分和折疊剩余電荷的積分。積分和折疊電荷相減電路被選擇地耦合到積分和折疊運算放大器的倒相端和輸出端。當積分和折疊運算放大器的輸出電荷基本上等于第二積分和折疊預定電荷時，積分和折疊電荷相減電路從積分和折疊積分電容中去除第一積分和折疊預定電荷。從所述積分和折疊積分電容中去除第一積分和折疊預定電荷多次。積分和折疊數字邏輯電路被連接到積分和折疊電荷相減電路，以及跟蹤第一積分和折疊預定電荷被積分和折疊電荷相減電路從積分和折疊積分電容中去除的次數。積分和折疊數字邏輯電路提供多個二進制輸出比特的至少一個附加比特。
附圖簡述
圖1顯示模擬-數字變換電路的示例性實施例的示意圖；圖2顯示從圖1的各個點取的時序圖；圖3顯示積分和折疊電路的輸出端處的電壓波形；圖4顯示流水線式模擬-數字變換電路的示例性實施例的方框圖5顯示積分放大器和低通濾波器電路的示例性實施例的示意圖；圖6顯示采樣保持電路的一個示例性實施例；圖7顯示第二級模擬-數字變換電路的一個示例性實施例。
發明詳細說明如圖1所示，模擬-數字變換(ADC)電路10的一個示例性實施例把模擬輸入信號變換成多個二進制輸出比特。模擬-數字變換電路10包括被連接到輸入信號電路20的積分運算放大器電路40，折疊電路30，采樣保持電路50和數字邏輯電路60。積分運算放大器電路40，折疊電路30和數字邏輯電路60包括積分和折疊電路80。在一個實施例中，折疊電路30也可被稱為電荷相減電路，積分運算放大器電路40也可被稱為電荷電壓變換器。模擬輸入信號從輸入信號電路被提供給積分運算放大器電路40，它存儲正比于模擬輸入信號的積分的電荷。數字邏輯電路60確定在積分運算放大器電路40中的電荷何時達到第一預定的電荷量300(圖3)。當達到第一預定電荷量(圖3)時，數字邏輯電路60引導折疊電路30從積分運算放大器電路40中去除第二預定電荷量(圖3)。數字邏輯電路60跟蹤第二預定電荷量(圖3)從積分運算放大器電路40中被去除的次數。在預定的時間量以后，數字邏輯電路60由第二預定電荷量從積分運算放大器電路40中被去除的次數，確定至少一個比特。在積分運算放大器電路40中的剩余電荷量被加到采樣保持電路50。從剩余電荷量確定至少一個附加比特。由數字邏輯電路60解算的比特和從剩余電荷解算的附加比特包括多個二進制輸出比特。將會看到，正如這里使用的，術語電荷和電荷量具有相同的意義，可交換地被使用。
積分和折疊電路80用來阻止積分運算放大器電路40飽和和從而顯示非線性特性。通過在存儲的電荷使得運算放大器46飽和之前從積分電容44中去除第二預定的電荷量310(圖3)，而保持積分運算放大器電路40的線性特性。第二預定電荷量310(圖3)從積分電容44中被去除的次數被跟蹤和被使用來確定至少一個二進制輸出比特，而積分電容44中的剩余電荷被使用來確定附加二進制輸出比特。在一個實施倒中，積分和折疊電路80確定多個二進制輸出比特的最高有效位，而剩余電荷被使用來確定多個二進制輸出比特的最低有效位。這樣，模擬-數字變換電路10可以使用相當小的積分電容44，以使得模擬-數字變換電路10到集成電路管芯的集成只要求管芯面積的一個較小部分。從積分電容44中去除第二預定電荷量310(圖3)幾次，允許模擬輸入信號的積分大于能夠被積分電容44存儲的最大電荷。另外，由于第二預定電荷量310(圖3)是在運算放大器電路46飽和以前從積分電容44中被去除的，所以不需要包含多個電容器的電容器組(未示出)，或單個大的電容器(未示出)來保持模擬-數字變換電路10的輸出49的電壓的大的動態范圍。
如上所述和如圖1所示，積分和折疊電路80包括積分運算放大器電路40，折疊電路30和數字邏輯電路60。輸入電路20將模擬輸入信號提供到運算放大器46的倒相輸入端47，以及采樣保持電路被連接到運算放大器電路46的輸出端49。在一個實施例中，如圖1所示，輸入信號電路20包括被連接到電容24的光電二極管22、電阻26、噪聲限制電阻28和地12。在優選實施例中，光電二極管22提供來自醫療設備，諸如數字X射線設備或計算機層析X射線照相法(CT)系統的圖象。然而，應當看到，模擬輸入信號可以從任何的源或設備被提供，以及被提供到積分和折疊電路80的倒相輸入端47。應當看到，在一個實施例中，模擬輸入信號可包括電流信號，以及在這種情況下，電流信號可被直接加到倒相輸入端47。應當看到，在另一個實施例中，模擬輸入信號包括第一信號。在后一種情況下，電壓信號通過把電壓變換為電流的電導(未示出)被加到倒相輸入端47。
在圖1所示的實施例中，模擬輸入信號通過積分運算放大器電路40的運算放大器46的倒相輸入端47被提供到積分和折疊電路80。運算放大器46的非倒相輸入端48被連接到地12。在一個優選實施例中，地12是處在地電位。積分電容44被連接在運算放大器46的倒相輸入端47與輸出端49之間。另外，復位開關42被連接在倒相輸入端47與輸出端49之間。
數字邏輯電路60通過比較器62的非倒相輸入端64被連接到運算放大器46的輸出端49。比較器62的倒相輸入端63被連接到電壓源65。在一個實施例中，電壓源65包括全尺度(FS)電壓的1/4的電壓，例如，全尺度(FS)電壓是4伏時的1伏。比較器62的輸出端61被連接到同步器/數字邏輯電路66。移位寄存器68被連接在同步器/數字邏輯電路66與輸出開關67之間。
相減的電流36由數字邏輯電路60通過電流鏡開關38被提供給折疊電路30。折疊電路30包括電流鏡32，被連接到參考電流34和電流鏡開關38。當電流鏡開關38被打開時，相減的電流36和電流鏡32被連接到地12。當電流鏡開關38被閉合時，相減的電流36和電流鏡32被連接到運算放大器46的倒相端47。在一個實施例中，參考電流34正比于相減的電流36，并可被人工設置，或通過控制系統(例如，同步器/數字邏輯電路66)設置。
運算放大器46的輸出端通過電阻52也被連接到采樣保持電路50。第一采樣開關72被連接在電阻52與電容53之間。放大器56的倒相端55被連接到電容53，以及開關76被連接在放大器56的倒相端55與輸出端57之間。保持開關74被連接在第一采樣開關72與輸出端57之間。放大器56的非倒相輸入端54被連接到地12。放大器56的輸出端57被連接到輸出開關78。
如上所述，無論何時在積分運算放大器電路40中達到第一預定電荷量300(圖3)時，數字邏輯電路60和折疊電路30從積分電容中減去第二預定電荷量310(圖3)。在另一個實施例中，無論何時在積分電容44上的電荷基本上等于第一預定電荷量300(圖3)時，折疊電路30從積分電容44中減去第二預定電荷量310(圖3)。這種電荷減法把輸出端49處的電壓折疊到較低的全尺度(FS)電壓值，和防止運算放大器46飽和。在一個實施例中，在積分運算放大器電路40中的第一預定的電荷量300(圖3)被測量為積分電容44中的電荷量。在另一個實施例中，在積分運算放大器電路40中的第一預定的電荷量300(圖3)被測量為運算放大器46的輸出端49處的電壓。因此，通過從積分電容44中去除電荷以及依次減小輸出端49處的電壓，在模擬輸入信號與二進制輸出比特之間的線性關系被保持。數字邏輯電路60跟蹤第二預定電荷量310(圖3)從積分電容44中被減去的次數，以及積分電容44中的剩余電荷量被剩余量化電路450(圖4)量化。在從積分電容中去除第二預定電荷量310(圖3)幾次以后，剩余電荷基本上等于在積分電容44中存儲的電荷。
在一個實施例的運行中，如圖1所示和如圖2的時序圖所示，積分電容44被閉合的復位開關42放電。在時間210，復位開關42被打開，開始模擬輸入信號的積分周期。在一個實施例中，時間210大約是15微秒。
替換地，在一個優選實施例中，復位開關42沒有被閉合來放電積分電容44，因為閉合復位開關42把噪聲引入到模擬-數字變換電路10中。代替地，積分電容44中的剩余電荷量被用作為零參考，用于也被存儲在積分電容44中的下一個電荷。
如圖3所示，在輸出端49處的電壓312，響應于來自輸入信號電路20的模擬輸入信號的輸入，開始斜坡向上。在一個實施例中，當輸出端49處的電壓312達到第一預定電荷量300時，比較器62跳動(trip)。如上所述，應當看到，在另一個實施例中，在積分電容44中的電荷量也可被使用來使得比較器62跳動。另外，使得比較器62跳動的第一預定電荷量300可以通過被連接到比較器62的倒相輸入端63的電壓源65來設置。在一個實施例中，如圖3所示，第一預定電荷量300被設置為全尺度(FS)電壓的1/4的電壓，例如，全尺度(FS)電壓是4伏時的1伏。當比較器62跳動時，輸出61被同步到在同步/數字邏輯電路66內包含的主時鐘(未示出)和數字觸發器(未示出)。響應于比較器62的跳動，電流鏡開關38把相減電流36連接到運算放大器46的倒相輸入端47M個時鐘周期，如圖2所示。在圖2的實施例中，M個時鐘周期相應于350微秒。
由于相減電流36的極性與模擬輸入信號的極性相反，電流鏡開關38的閉合導致電荷從積分電容44中被去除。從積分電容44中去除電荷的處理過程被稱為折疊。由于電荷從積分電容44中被折疊，運算放大器電路46的輸出端49的電壓312斜坡下降到斜坡下降電壓314，如圖3所示。在一個實施例中，參考電流34被設計為大于最大模擬輸入信號，所以，運算放大器電路46的輸出端49的電壓312斜坡下降到斜坡下降電壓314。
第二預定電荷量(Qquantum)310由下式給出
Qquantum=M*Iref* Tclk其中M是時鐘周期數目，Iref是溫度補償參考電流，以及Tclk是主時鐘的周期。在一個實施例中，如圖3所示，第二預定電荷量310被設計為全尺度(FS)電壓的1/2的電壓，例如，全尺度(FS)電壓是4伏時的2伏。
如圖2所示，在每次從積分電容44去除第二預定電荷量310以前，從積分電容44中被去除的第二預定電荷量310可以大于積分電容44中的電荷。當從積分電容44中被去除的第二預定電荷量310大于被存儲在積分電容44中的電荷時，在去除第二預定電荷量310以后積分電容44中的剩余電荷具有的極性與模擬輸入信號的極性相反。在優選實施例中，當輸出端49的電壓是1伏時，比較器跳動。因此，如圖3所示，折疊電路30從積分電容44中去除2伏的電荷。所以，積分電容44這的電荷量保持為-1伏。這樣，折疊電路30去除足夠的電荷，以使得從積分電容44去除的電荷量覆蓋電源電壓的整個范圍(正的和負的)。這樣，模擬-數字變換電路10使用電源電壓的整個范圍，而不用使用電平移位電路。
從積分電容44中去除第二預定電荷量310的過程重復進行由模擬輸入信號的大小所確定的那麼多次。數字邏輯電路60傳輸相減電流36和跟蹤從積分電容44中去除第二預定電荷量310的次數。根據從積分電容44中去除第二預定電荷量310的次數，確定二進制輸出比特。在一個實施例中，二進制輸出可以通過比較從積分電容44中去除的電荷量與幾乎等于一比特的電荷量，而被確定。應當看到，二進制輸出比特是作為數字邏輯電路60的輸出被提供的。在一個實施例中，第二預定電荷量310幾乎等于相應于最高有效位的電荷量。在這個實施例中，模擬-數字變換電路10可被使用來解算二進制輸出比特的最高有效位的整個的量。在積分周期結束時，剩余電荷可被加到外部剩余電荷量化電路450(圖4)，諸如模擬-數字變換電路。剩余電荷量化電路450從剩余電荷量的解算二進制輸出比特的最低有效位。由于每次去除積分和折疊電路310基本上相同，以及與模擬輸入信號無關，所以與電流鏡開關38的切換有關的電荷幾乎恒定，它可被包括作為第二預定電荷量310的一部分。
在另一個實施例中，第二預定電荷量310幾乎等于最低有效位。這樣，模擬-數字變換電路10可以解算二進制輸出比特的總數，因為在第二預定電荷量310被去除多次以后在積分電容44中留下的剩余電荷或者是零，或者小于最低有效位的電荷。在后一種情況下，不需要剩余電荷量化電路450來解算二進制輸出比特的附加比特。
在一個實施例中，積分周期的結尾通過預定的時間量(諸如350微秒)的消逝被測量，如圖2所示。當積分周期結束時，采樣保持電路50確定在積分電容44中存在的剩余電荷量。正如這里描述的，剩余電荷基本上等于在第二預定電荷量310被去除幾次以后在積分電容44中存儲的電荷。在確定剩余電荷量時，第一和第二采樣開關72和76以及保持開關74的切換時序被顯示于圖2。第一和第二采樣開關72和76被閉合以及保持開關74被打開，來采樣積分電容44中剩余電荷量。在設定了對于充電所必須的時間以后，積分電容44中采樣的剩余電荷量，通過打開第一和第二采樣開關72和76以及閉合保持開關74，而被保持。為了采樣保持操作不中斷去除第二預定電荷量310，在執行保持操作以前，去除操作被暫停一段固定的時間。在如圖2和3所示的一個實施例中，去除操作被延遲50微秒。在這段暫停時間期間，使得比較器62跳動的信號將不被同步器/數字邏輯電路66遵循。在一個實施例中，剩余電荷量被加到剩余電荷量化電路450(圖4)。剩余電荷量化電路450根據剩余電荷量確定二進制輸出比特的附加比特。在一個實施例中，剩余電荷量化電路450包括外部的傳統的模擬-數字變換器，諸如雙斜率模擬-數字變換器、多斜率模擬-數字變換器或電荷平衡模擬-數字變換器。在另一個實施例中，模擬-數字變換電路10被使用來處理它本身的剩余電荷。在這個實施例中，剩余電荷量化電路450包括模擬-數字變換電路10，其中模擬輸入信號包括積分電容44中的剩余電荷。
在圖4所示的另一個實施例中，多信道模擬-數字變換電路400接收多個模擬輸入信號，每個模擬輸入信號被解算成多個二進制輸出比特。多信道模擬-數字變換電路400包括M個信道，諸如第一信道410，第二信道420和第M信道430。多信道模擬-數字變換電路400可包括應用所需要的、任意數目的信道。在一個實施例中，多信道模擬-數字變換電路400包括64個信道。
每個信道410,420和430分別地、獨立地包括積分和折疊電路412、422和432，以及采樣保持電路414、424和434。信道410、420和430，每個分別地連接到多路復用器440，以及剩余電荷量化電路450被連接到多路復用器440。在這個實施例中，信道410、420和430分別使用積分和折疊電路412、422和432以及采樣保持電路414、424和434，以流水線結構形式來處理多個模擬輸入信號。在這個實施例中，積分和折疊電路412、422和432分別解算每個多個二進制輸出比特的最高有效位。積分和折疊電路412、422和432的剩余電荷量分別被采樣保持電路414、424和434進行采樣保持。在保持操作期間，剩余電荷量化電路450通過多路復用器440分別被提供以每個信道410、420和430的使用電荷量。剩余電荷量化電路450然后給出每個多個二進制輸出比特的最低有效位。這樣，分別從每個信道410、420和430的積分和折疊電路410、420和430解算的最高有效位，分別與由剩余電荷量化電路450解算的最低有效位相組合，以便從每個多個模擬輸入信號產生每個多個二進制輸出比特。如上所述，應當看到，剩余電荷量化電路450包括外部的模擬-數字變換器，諸如雙斜率模擬-數字變換器、多斜率模擬-數字變換器或電荷平衡模擬-數字變換器。
在另一個實施例中，來自多信道模擬-數字變換電路400的剩余電荷量可被加到另一個積分和折疊電路80(圖1)，它通過開關78(圖1)被連接到輸出端57(圖1)。在這個實施例中，附加的積分和折疊電路80被排列成流水線或級聯結構方式，每個采樣保持電路50的輸出57被提供給下一個積分和折疊電路80。在另一個實施例中，級聯的結構可以包括四個以串聯級聯的積分和折疊電路，其中第一積分和折疊電路解算最高有效位，以及每個后續的積分和折疊電路解算二進制輸出比特的附加比特，包括附加的最高有效位和/或最低有效位。
例如，如圖6所示，采樣保持電路600通過第一級輸出端620被連接到積分和折疊電路80(圖1)。在這個實施例中，積分和折疊電路80作為積分和折疊電路和采樣保持電路的串聯級聯的第一級被連接。采樣保持電路600包括被連接在第一級輸出端620與第一采樣開關624之間的電阻622。采樣保持電路610被連接在第一采樣開關624與放大器630的倒相輸入端634之間，而非倒相輸入端632被連接到地602。在一個實施例中，采樣保持電路610包括互相并聯的第一電容612和第二電容614。第二采樣開關636被連接在放大器630的倒相輸入端634與輸出端640之間。
如圖6所示，來自積分和折疊電路80的剩余電荷量通過第一級輸出端620被提供給采樣保持電路600。剩余電荷量在采樣保持電容610中被采樣和被存儲。在這個實施例中，第一電容612和第二電容614的并聯組合存儲剩余電荷量，以及第二電容614被設計成比第一電容614大幾倍。例如，1這個實施例中，第二電容614是第一電容614的十倍，所以第二電容614保持的電荷是第一電容614的幾倍。一旦剩余電荷量在采樣和保持電容610中被采樣，剩余電荷量通過使用類似于以上對于圖1揭示的程序過程被保持。正如下面將解釋的，在保持剩余電荷量以后，采樣保持電路600可被配置成解算附加二進制比特。
類似于以上的實施例和如圖7所示，模擬-數字變換電路700包括積分運算放大器電路720、數字邏輯電路730和折疊電路710。積分運算放大器電路720包括采樣保持電路600(圖6)，其倒相輸入端被連接到折疊電路710和輸出端640被連接到第二級輸出端724的輸出開關722，以及數字邏輯電路730。與以上的實施例一樣，折疊電路710包括電流鏡712，被連接到參考電流714和相減電流716，它被連接到電流鏡開關718，該開關被選擇地連接在地602與放大器630的倒相輸入端634之間。數字邏輯電路730包括比較器734，具有被連接到輸出端640的非倒相輸入端733，以及被連接到電源732的倒相端735。比較器734的輸出端737被連接到同步器/數字邏輯736，它產生相減電流716，以及被連接到移位寄存器738。開關739被連接在移位寄存器738與輸出端740之間。
一旦剩余電荷量被保持在采樣保持電容610，采樣保持電路600就通過把第二電容614連接到地602，而被配置成模擬-數字變換電路700的積分和折疊電路720。這樣，第一電容612變成為連接在放大器630的倒相輸入端與輸出端640之間，以及第一電容612的運行類似于積分電容44(圖1)。由于第二電容614被連接到地602，在第二電容614中的電荷被放電到第一電容612。由于第二電容614是第一電容612的十倍，第一電容612快速地充滿電荷。一旦第一電容612中的電荷變為等于第三預定電荷量，被連接到放大器630的輸出端640的數字邏輯電路730就指令折疊電路710從第一電容612去除第四預定電荷量。第三和第四預定電荷量可分別通過電壓源732和參考電流714被設置。數字邏輯電路740始終監視從第一電容612中去除第四預定電荷量的次數，以及根據已被去除的電荷量產生附加比特。在另一個級聯中，附加的采樣保持電路600可被連接到第二級輸出端724，以便確定第一電容612中的剩余電荷量。這樣，第二級模擬-數字變換電路700的剩余電荷量被提供給第三級模擬-數字變換電路(未示出)，以及可以解算甚至更多的附加比特。如上所述，附加模擬-數字變換電路可被連接來解算剩余電荷的整個二進制輸出比特。在另一個實施例中，剩余電荷可被發送到剩余電荷量化電路450(圖4)，來解算附加二進制比特的其余部分。
在再一個實施例中，如圖所示，模擬-數字變換電路500包括旁路開關551，以便在確定積分電容544中的剩余電荷量期間防止低通濾波。在如圖1所示的優選實施例中，模擬輸入信號從光電二極管22(圖1)產生。噪聲從輸入信號電路20被引入，以及正比于照射到光電二極管22的X射線數目的平方根。為了對于較小的模擬輸入信號的噪聲最小化，提供了低通濾波器582。低通濾波器582包括電阻552和電容553。對于較大的模擬輸入信號，低通濾波器582阻礙運算放大器546的輸出端549的適當的穩定。為了滿足在低的模擬輸入信號時的低噪聲需求和在高輸入信號時的高帶寬需求的矛盾的需求，提供了旁路開關551。
在圖5上，積分運算放大器電路540包括運算放大器546，具有倒相輸入端547、非倒相輸入端548和輸出端549。非倒相輸入端548被連接到地512，以及倒相輸入端547被連接到輸入端520。將會看到，輸入端520可被連接到輸入電路20(圖1)和折疊電路30(圖1)。復位開關542被連接在倒相輸入端547和輸出端549之間。另外，反饋電阻545和積分電容544被串聯地連接在倒相輸入端547和輸出端549之間。數字邏輯電路輸入560被連接到輸出端549。應當看到，數字邏輯電路輸入560可被連接到數字邏輯電路60(圖1)。
采樣保持電路550包括低通濾波器582和旁路開關551。電阻552被連接到輸出端549，以及旁路開關551被連接在電阻552兩端。電阻被連接到第一采樣開關572，以及電容553被連接在放大器556的倒相輸入端555與第一采樣開關572之間。保持開關574被連接在電容553和輸出端570之間。第二采樣開關576被連接在倒相端555與輸出端570之間。非倒相輸入端554被連接到地512。
在第一時鐘周期內第二預定電荷量310(圖3)從積分電容中被去除的次數，典型地給出模擬輸入信號的幅度的良好的估計。在一個實施例中，第一時鐘周期約為350微秒。如果模擬輸入信號具有低的幅度，則第二預定電荷量310(圖3)從積分電容544中被去除的次數是零或是相當小的數目。如果模擬輸入信號具有高的幅度，則第二預定電荷量310(圖3)從積分電容544中被去除的次數相當大。當模擬輸入信號相對較高時，不希望對輸出549進行低通濾波。所以，如果第二預定電荷量310(圖3)被去除的次數大于預定的數目，則旁路開關551被閉合，即電阻552被短路。結果，低通濾波器582不處理運算放大器546的輸出549。在一個實施例中，預定的次數是3。應當看到，第二預定電荷量310(圖3)從積分電容544中被去除的次數，由數字邏輯電路60(圖1)跟蹤，同樣地，如果在第一時鐘周期內達到預定的次數，數字邏輯電路60(圖1)引導旁路開關551閉合。因此，通過跟蹤在預定的時間內第二預定電荷量310(圖3)從積分電容544中被去除的次數，作出關于是否由低通濾波器582處理來自輸出549的剩余電荷量的決定。
為了顯示和說明的目的，以上討論了本發明。而且，此說明并不是打算限制本發明為這里所揭示的形式。因此，與以上的教導和相關技術的技巧和知識相稱的變例和修改是屬于本發明的范圍內。說明描述的實施例還打算解釋當前已知的、實施本發明的最佳模式，以及使得本領域技術人員能夠通過由他們的特定的應用項所需要的各種修改或使用本發明，而在其它實施例中利用本發明。因此打算把附屬權利要求看作為將替換的實施例包括到現有技術允許的程度。
(附圖上的說明)圖110模擬-數字變換電路12地20輸入信號電路22光電二極管24電容26電阻28噪聲限制電阻30折疊電路32電流鏡34參考電流36相減電流38電流鏡開關40積分運算放大器電路42復位開關44積分電容46運算放大器47倒相輸入端48非倒相輸入端49輸出50采樣保持電路52電阻53電容54輸入端55倒相端56放大器57輸出60數字邏輯電路61輸出62比較器63倒相輸入端64輸入端65電壓源66同步器/數字邏輯電路67輸出開關68移位寄存器72第一采樣開關74保持開關76第二采樣開關78輸出開關80積分和折疊電路圖2210時間圖3300第一預定電荷量310第二預定電荷量312輸出電壓314斜坡向下電壓圖4400多信道模擬-數字變換電路410第一信道412積分和折疊電路414采樣保持電路420第二信道422積分和折疊電路424采樣保持電路430第M信道432積分和折疊電路434采樣保持電路420第二信道440多路復用器450剩余電荷量化電路圖5500模擬-數字變換電路512地520輸入端540積分運算放大器電路542復位開關544積分電容545反饋電阻546運算放大器547倒相輸入端548非倒相輸入端549輸出550采樣保持電路551旁路開關552電阻553電容554非倒相輸入端555倒相端556放大器557輸出560數字邏輯電路570輸出572第一采樣開關574保持開關576第二采樣開關582低通濾波器圖6600采樣保持電路602地610采樣保持電容612第一電容614第二電容620第一級輸出622電阻624第一采樣開關630放大器632非倒相輸入端634倒相輸入端636第二采樣開關640輸出圖7700積分和折疊電路710折疊電路712電流鏡
權利要求
1．用于把模擬輸入信號變換成多個二進制輸出比特的模擬-數字變換電路10，所述模擬-數字變換電路10包括運算放大器46，具有用于接收所述模擬輸入信號的倒相端47以及還具有輸出端49；積分電容44，被連接在所述運算放大器46的所述倒相端47與所述輸出端49之間，所述積分電容44存儲正比于所述輸入信號的積分的電荷；電荷相減電路36，被選擇地耦合到所述運算放大器46的所述倒相端47與所述輸出端49，所述電荷相減電路在所述運算放大器46的輸出電荷基本上等于第二預定電荷量36時，從所述積分電容44中減去第一預定電荷310，所述第一預定電荷310從所述積分電容44中去除多次，其中所述第一預定電荷310從所述積分電容44中去除所述的次數，允許所述模擬輸入信號的所述積分大于能夠由所述積分電容44存儲的最大電荷；數字邏輯電路66，被連接到所述電荷相減電路36，所述數字邏輯電路66跟蹤由所述電荷相減電路36進行的、從所述積分電容44中去除所述第一預定電荷310的所述的次數，以及所述數字邏輯電路66提供所述多個二進制輸出比特的至少一個比特；以及剩余電荷量化電路450，被連接到所述積分電容44和所述運算放大器46的所述輸出端49，所述剩余電荷量化電路450確定所述積分電容44中的剩余電荷，所述剩余電荷基本上等于在從所述積分電容44中去除所述第一預定電荷310所述次數以后在所述積分電容44中存儲的電荷，以及剩余電荷量化電路450提供相應于所述剩余電荷的、所述多個二進制輸出比特的至少一個附加比特。
2．權利要求1的模擬-數字變換電路10，其特征在于，還包括低通濾波器電路582，被選擇地連接到所述運算放大器46的所述輸出端49，所述低通濾波器582在所述第一預定電荷310從所述積分電容44中被去除的所述次數低于預定的數目時被連接到所述輸出端49。
3．權利要求2的模擬-數字變換電路10，其特征在于，其中所述低通濾波器582包括被串聯連接的電阻552和電容553。
4．權利要求2的模擬-數字變換電路10，其特征在于，其中所述第一預定電荷310從所述積分電容44中被去除的所述次數是在預定的時間量內被測量的。
5．權利要求4的模擬-數字變換電路10，其特征在于，其中所述預定的數目是3，以及所述預定的時間量是350微秒。
6．權利要求1的模擬-數字變換電路10，其特征在于，其中所述模擬輸入信號包括一個電流信號。
7．權利要求1的模擬-數字變換電路10，其特征在于，其中所述模擬輸入信號包括一個電壓信號。
8．權利要求1的模擬-數字變換電路10，其特征在于，其中所述剩余電荷小于所述第二預定電荷。
9．權利要求1的模擬-數字變換電路10，其特征在于，其中在所述第一預定電荷從所述積分電容44中被去除以后，所述第一預定電荷大于在所述積分電容中所存儲的電荷。
10．權利要求9的模擬-數字變換電路10，其特征在于，其中在所述第一預定電荷每次從所述積分電容44中被去除以后，所述積分電容中的電荷包括與所述模擬輸入信號的極性相反的極性。
11．權利要求1的模擬-數字變換電路10，其特征在于，其中所述剩余電荷量化電路450包括模擬-數字變換器500。
12．權利要求1的模擬-數字變換電路10，其特征在于，其中由所述數字邏輯電路60提供的至少一個比特包括至少一個最高有效位。
13．權利要求1的模擬-數字變換電路10，其特征在于，其中由所述剩余電荷量化電路450提供的至少一個附加比特包括至少一個最低有效位。
14．權利要求1的模擬-數字變換電路10，其特征在于，其中所述剩余電荷量化電路450包括至少一個積分和折疊電路410，每個所述積分和折疊電路412以流水線串聯結構形式連接，每個所述積分和折疊電路412包括采樣保持電路414被連接到用于接收積分和折疊剩余電荷的所述至少一個積分和折疊電路410的前面的積分和折疊電路412的輸出端，第一個所述積分和折疊電路412被連接到用于接收所述積分電容44中的所述剩余電荷的所述運算放大器46的所述積分電容44和所述輸出端49；積分和折疊運算放大器630，具有倒相端634和輸出端640，所述采樣保持電路414被連接到所述積分和折疊運算放大器630的所述倒相端634；積分和折疊積分電容612，被連接在所述積分和折疊運算放大器630的所述倒相端634與所述輸出端640之間，所述積分和折疊積分電容612存儲積分和折疊電荷，它基本上正比于來自所述前面的積分和折疊電路410的所述積分和折疊剩余電荷的積分；積分和折疊電荷相減電路716，選擇地耦合到所述積分和折疊運算放大器630的所述倒相端634和所述輸出端640，當所述積分和折疊運算放大器630的輸出電荷基本上等于第二積分和折疊預定電荷300時，所述積分和折疊電荷相減電路716從所述積分和折疊積分電容612中去除第一積分和折疊預定電荷310，所述第一積分和折疊預定電荷310被從所述積分和折疊積分電容612中去除多次；積分和折疊數字邏輯電路730，被連接到所述積分和折疊電荷相減電路716，所述數字邏輯電路730跟蹤由所述積分和折疊電荷相減電路716從所述積分和折疊積分電容612中去除第一積分和折疊預定電荷310的所述次數，以及所述積分和折疊數字邏輯電路730提供所述多個二進制輸出比特的所述至少一個附加比特。
15．用于把模擬輸入信號變換成多個二進制輸出比特的模擬-數字變換電路10，所述模擬-數字變換電路10包括積分電路40，用于接收所述模擬輸入信號和存儲正比于所述模擬輸入信號的電荷；電荷相減電路36，被選擇地耦合到所述積分電路40，以及當在所述積分電路40中存儲的所述電荷基本上等于第二預定電荷300時，從在所述積分電路40中存儲的所述電荷中去除第一預定電荷310，所述第一預定電荷310從所述積分電容44中去除多次；數字邏輯電路66，被連接到所述電荷相減電路36，以及跟蹤由所述電荷相減電路36進行的、從所述積分電路40中去除所述第一預定電荷310的所述的次數，以及所述數字邏輯電路66提供所述多個二進制輸出比特的至少一個比特。
16．權利要求15的模擬-數字變換電路10，其特征在于，還包括模擬-數字變換器450，被連接到所述積分電路40，所述模擬-數字變換電路確定在所述積分電路40中的剩余電荷，其中所述剩余電荷基本上等于在從所述積分電路40中去除所述第一預定電荷310所述次數以后在所述積分電路40中存儲的電荷，以及所述模擬-數字變換電路450提供相應于所述剩余電荷的、所述多個輸出比特的附加比特。
17．權利要求16的模擬-數字變換電路10，其特征在于，還包括低通濾波器電路582，被選擇地連接到所述積分電路40，所述低通濾波器電路在所述第二電荷從所述積分電路40中被去除的所述次數低于預定的數目時被連接到所述積分電路40。
18．權利要求16的模擬-數字變換電路10，其特征在于，其中所述模擬輸入信號包括電流信號。
19．權利要求16的模擬-數字變換電路10，其特征在于，其中所述模擬輸入信號包括電壓信號。
20．用于把模擬輸入信號變換成多個二進制輸出比特的方法，所述方法包括以下步驟提供所述模擬輸入信號到運算放大器和積分電容，其中所述積分電容被連接在所述運算放大器的倒相輸入端與輸出端之間；存儲正比于在所述積分電容中所述模擬輸入信號的積分的電荷；當所述運算放大器的輸出電荷基本上等于第二預定電荷時，從所述積分電容中減去第一預定電荷；跟蹤從所述積分電容中減去所述第一預定電荷的次數；根據通過所述減去所述第一預定電荷的步驟從所述積分電容中減去所述第一預定電荷的所述次數，確定所述多個二進制輸出比特的至少一個比特，其中從所述積分電容中減去所述第一預定電荷所述次數，允許所述模擬輸入信號的所述積分大于能夠由所述積分電容存儲的最大電荷；以及根據在所述積分電容中的剩余電荷確定所述多個二進制輸出比特的至少一個附加比特，所述剩余電荷基本上等于在從所述積分電容中去除所述第一預定電荷所述次數以后在所述積分電容中存儲的電荷。
21．權利要求20的方法，其特征在于，還包括以下步驟當所述第一預定電荷從所述積分電容中被減去的所述次數低于預定的數目時，通過使用低通濾波器電路，對所述運算放大器的輸出進行濾波。
22．權利要求20的方法，其特征在于，其中所述模擬輸入信號包括一個電流信號。
23．權利要求20的方法，其特征在于，其中所述模擬輸入信號包括一個電壓信號。
24．權利要求20的方法，其特征在于，其中所述確定所述至少一個附加比特的步驟包括提供所述剩余電荷到所述運算放大器和所述積分電容，其中所述積分電容被連接在所述運算放大器的所述倒相輸入端與所述輸出端之間；存儲正比于在所述積分電容中所述剩余電荷的積分的電荷；當所述運算放大器的輸出電荷基本上等于第四預定電荷時，從所述積分電容中減去第三預定電荷；跟蹤從所述積分電容中減去所述第一預定電荷的次數；根據通過所述減去所述第三預定電荷的步驟從所述積分電容中減去所述第三預定電荷的所述次數，確定所述多個二進制輸出比特的至少一個比特。
25．權利要求20的方法，其特征在于，其中在所述第一預定電荷每次從所述積分電容44中被去除以后，所述第一預定電荷大于在所述積分電容中所存儲的電荷。
26．權利要求20的方法，其特征在于，其中在所述第一預定電荷每次從所述積分電容44中被去除以后的電荷包括與所述模擬輸入信號的極性相反的極性。
27．權利要求20的方法，其特征在于，其中所述確定所述至少一個附加比特的步驟包括通過所述剩余電荷到模擬-數字變換電路，其中所述模擬-數字變換器根據所述剩余電荷量提供所述至少一個附加的最低有效位。
28．用于把模擬輸入信號變換成多個二進制輸出比特的方法，所述方法包括以下步驟存儲正比于所述模擬輸入信號的積分的電荷；當存儲的電荷基本上等于第二預定電荷時，從存儲的電荷中減去第一預定電荷；跟蹤從所述存儲電荷中減去所述第一預定電荷的次數；以及根據從所述存儲電荷中減去所述第一預定電荷的所述次數，確定所述多個二進制輸出比特的至少一個比特。
29．權利要求28的方法，其特征在于，還包括確定所述多個二進制輸出比特的附加比特。
30．權利要求28的方法，其特征在于，其中所述模擬輸入信號包括一個電流信號。
31．權利要求28的方法，其特征在于，其中所述模擬輸入信號包括一個電壓信號。
32．用于把至少一個模擬輸入信號變換成至少一個多個二進制輸出比特的多信道模擬-數字變換電路400，所述多信道模擬-數字變換電路400包括多個信道410，所述多個信道410的每個信道包括運算放大器46，具有被連接到所述模擬輸入信號的倒相端47以及具有輸出端；積分電容44，被連接在所述運算放大器46的所述倒相端47與所述輸出端49之間，所述積分電容44存儲正比于所述輸入信號的積分的電荷；電荷相減電路36，被選擇地耦合到所述運算放大器46的所述倒相端47與所述輸出端49，所述電荷相減電路36在所述運算放大器46的輸出電荷基本上等于第二預定電荷量300時，從所述積分電容44中減去第一預定電荷310，其中所述第一預定電荷310從所述積分電容44中去除所述的次數，允許所述模擬輸入信號的所述積分大于能夠由所述積分電容44存儲的最大電荷；數字邏輯電路66，被連接到所述電荷相減電路36，所述數字邏輯電路66跟蹤由所述電荷相減電路36進行的、從所述積分電容44中去除所述第一預定電荷310的所述次數，以及所述數字邏輯電路66提供所述多個二進制輸出比特的至少一個比特；采樣保持電路50，被連接到所述積分電容44和所述運算放大器46的所述輸出端49，所述采樣保持電路50采樣和保持在所述積分電容44中的剩余電荷，所述剩余電荷基本上等于在所述第一預定電荷310從所述積分電容44中被去除所述的次數以后在所述積分電容44中的存儲電荷；多路復用器440，具有多個輸入端和一個輸出端，每個所述多個輸入端獨立地被連接到所述多個信道410的不同的所述采樣保持電路414；以及剩余電荷量化電路450，被連接到所述多路復用器440的所述輸出端，所述剩余電荷量化電路450通過所述多路復用器440從每個所述多個信道410接收每個所述剩余電荷，所述剩余電荷量化電路450分別提供相應于所述每個剩余電荷的、所述多個二進制輸出比特的至少一個附加比特到每個所述多個信道410。
33．權利要求32的多信道模擬-數字變換電路400，其特征在于，其中所述模擬輸入信號包括一個電流信號。
34．權利要求32的多信道模擬-數字變換電路400，其特征在于，其中所述模擬輸入信號包括一個電壓信號。
全文摘要
一個模擬－數字變換電路包括運算放大器和積分電容。電荷相減電路在運算放大器輸出電荷基本上等于第二預定電荷時,從積分電容中去除第一預定電荷。第一預定電荷從所述積分電容中被去除多次以允許模擬輸入信號的積分大于積分電容所能存儲的最大電荷。數字邏輯電路跟蹤第一預定電荷的去除次數,以及提供多個輸出比特的至少一個比特。剩余電荷量化電路確定積分電容中的剩余電荷,以及提供相應的多個輸出比特的至少一個附加比特。
文檔編號H03M1/14GK1322061SQ0111653
公開日2001年11月14日 申請日期2001年4月10日 優先權日2000年4月10日
發明者N·K·勞, D·D·哈里森, D·T·麥格拉斯, J·J·蒂曼 申請人:通用電氣公司