一種低功耗的電源供電系統的制作方法
【專利摘要】本實用新型涉及一種低功耗的電源供電系統，包括帶隙基準生成電路、參考電壓緩沖器、比較器一、比較器二、時序控制電路、PMOS功率管和NMOS功率管，帶隙基準生成電路產生基準電壓，基準電壓保持在電容C1上面，基準電壓作為參考電壓緩沖器的輸入，參考電壓緩沖器生成參考電壓vref_l和參考電壓，參考電壓vref_l保持在電容C2a上面，參考電壓vref_h保持在電容C2b上面，參考電壓vref_l、vref_h分別作為比較器一、二的負向輸入端，比較器一、二的輸出控制功率管，功率管的輸出作為比較器一和比較器二的正向輸入。本實用新型解決了現有的降低電源供電系統功耗的方式存在減小功耗有限的技術問題，本實用新型利用供電系統斷續工作和電容保持的方法降低了電源供電系統的功耗。
【專利說明】
一種低功耗的電源供電系統
技術領域
[0001]本實用新型涉及一種低功耗的電源供電系統。
【背景技術】
[0002]現有的電源供電系統如圖1所示，首先由帶隙基準生成電路生成一個帶隙基準電壓vbgr，帶隙基準電壓vbgr作為參考電壓緩沖器的輸入，參考電壓緩沖器用vbgr做基準，生成另外一個參考電壓vref。參考電壓vref作為后面LDO的輸入參考電壓。LDO由運算放大器，功率管和反饋電阻網絡組成。運算放大器保證反饋電壓vfb與參考電壓vref相等，功率管提供負載需要的大電流，根據電阻Rl和電阻R2的比例，設置需要的輸出電壓大小。因為帶隙基準生成電路、參考電壓緩沖器以及運算放大器存在的很大的功耗，導致整個電源供電系統的功耗較大。現有的方法通過減小帶隙基準生成電路、參考電壓緩沖器和運算放大器的功S(Iq)來減小電源供電系統的整體功耗。
[0003]雖然上述方式可以減少供電系統的功耗，但是還存在以下缺點:
[0004]1、減小運算放大器的功耗會影響電源供電系統的響應速度；
[0005]2、減小帶隙基準生成電路和參考電壓緩沖器的功耗會影響他們的性能，進而影響電源供電系統的性能；
[0006]3、能減小的整體功耗比較有限。
【發明內容】
[0007]為了解決現有的降低電源供電系統功耗的方式存在減小功耗有限的技術問題，本實用新型提供一種低功耗的電源供電系統。
[0008]本實用新型的技術解決方案:
[0009]—種低功耗的電源供電系統，其特殊之處在于:包括帶隙基準生成電路、參考電壓緩沖器、比較器一、比較器二、時序控制電路、PMOS功率管和NMOS功率管，
[0010]帶隙基準生成電路產生基準電壓vbgr，基準電壓vbgr保持在電容Cl上面，基準電壓vbgr作為參考電壓緩沖器的輸入，參考電壓緩沖器生成參考電壓vref_l和參考電壓vref_h，參考電壓vref_l保持在電容C2a上面，參考電壓vref_h保持在電容C2b上面，
[0011]參考電壓vref_l作為比較器一的負向輸入端，參考電壓vref_h作為比較器二的負向輸入端，比較器一的輸出zgate_p控制PMOS功率管，比較器二的輸出zgate_n控制NMOS功率管，PMOS功率管和NMOS功率管的輸出電壓vout作為比較器一和比較器二的正向輸入，
[0012]PMOS功率管和NMOS功率管的輸出電壓vout保持在負載電容CL上面；
[0013]帶隙基準生成電路和電容Cl之間設置有開關SI，參考電壓緩沖器與電容C2a之間設置有開關S2，參考電壓緩沖器與電容C2b之間設置有開關S3，
[OOM]時序控制電路輸入端輸入來自外部的時鐘信號elk和外部使能信號en_deep_pd，輸出開關使能信號S1、開關使能信號s2、使能信號enl、使能信號en2和使能信號en3;
[0015]開關使能信號Si控制開關SI，開關使能信號s2控制開關S2和開關S3，使能信號enl控制帶隙基準生成電路，使能信號en2控制參考電壓緩沖器，使能信號en3控制比較器一和比較器二。
[0016]開關使能信號sl/s2和使能信號enl/en2在同一個周期中有三個時間段，在Tl時間段，使能信號enl/en2為低電平，開關使能信號sl/s2為低電平；
[0017]在T2時間段，使能信號enl/en2為高電平，開關使能信號sl/s2為低電平；
[0018]在T3時間段，使能信號enl/en2為高電平，開關使能信號sl/s2為高電平；
[0019]Tl時間段內保證基準電壓vbgr、參考電壓vref_l和參考電壓vref_h的電壓降在輸出誤差范圍內；
[0020]T2時間段內保證帶隙基準生成電路輸出的基準電壓和參考電壓緩沖器輸出的參考電壓達到目標值；
[0021]T3時間段內保證電容Cl上面保持的基準電壓vbgr達到目標值、電容C2a上面保持的參考電壓vref_l和電容C2b上面保持的參考電壓vref_h達到目標值。
[0022]外部使能信號en_deep_pd為高電平，使能信號en3在同一個周期分為兩個時間段，
[0023]時間段T4內使能信號en3為低電平，時間段T5內使能信號en3為高電平；
[0024]T4時間段內保證輸出電壓vout的值在設定的閾值范圍內，在T5時間內，保證負載電容CL保持的輸出電壓vout達到目標值。
[0025]—種低功耗的電源供電方法，其特殊之處在于:包括以下步驟:
[0026]I)搭建權利要求1 -3之任一所述的低功耗的電源供電系統；
[0027]2)使能信號enl和使能信號en2在Tl時間段保持低電平，帶隙基準生成電路和參考電壓緩沖器保持關斷狀態;基準電壓vbgrii過電容Cl來保持;參考電壓vref_l和參考電壓vref_h分別通過電容C2a和電容C2b來保持；
[0028]3)使能信號enl和使能信號en2在T2時間段變為高電平，帶隙基準生成電路和參考電壓緩沖器保持開啟狀態，帶隙基準生成電路的輸出和參考電壓緩沖器的輸出在一定時間內到達目標值;開關SI和開關S2繼續保持關斷狀態；
[0029]4)使能信號enl和使能信號en2在T3時間段保持高電平;帶隙基準生成電路和參考電壓緩沖器的輸出電壓穩定在目標值;開關SI和開關S2為閉合狀態，基準電壓vbgr被帶隙基準生成電路的輸出充到其目標值，參考電壓vref_l和參考電壓vrefj!被參考電壓緩沖器的輸出充到其目標值；
[°03°] 5)在外部使能信號en_deep_pd為低電平時，使能信號en3處于高電平，比較器一、比較器二正常工作:
[0031 ]當比較器一檢測到輸出電壓vout比參考電壓vref_l低，比較器一輸出為低電平，同時比較器二輸出zgate_n也變為低電平，匪OS功率管關斷，通過PMOS功率管給負載電容CL充電；
[0032]當比較器二檢測到輸出電壓VOUt比參考電壓vref_h還高時，比較器二輸出zgate_η變為高電平，同時比較器一輸出zgate_p&變為高電平，PMOS功率管關斷，通過NMOS功率管給負載電容CL放電；
[0033]6)在外部使能信號en_deep_pd為高時，系統進入省電模式:
[0034]使能信號en3在T4時間內為低電平，比較器一和比較器二關斷；使能信號en3在T5時間內為高電平，比較器一和比較器二正常工作。
[0035]Tl時間段內保證基準電壓vbgr、參考電壓vref_l和參考電壓vref_h的電壓降在輸出誤差范圍內；
[0036]T2時間段內保證帶隙基準生成電路的輸出和參考電壓緩沖器的輸出達到目標值；
[0037]T3時間段內保證電容Cl上面保持的基準電壓vbgr達到目標值、電容C2a上面保持的參考電壓vref_l和電容C2b上面保持的參考電壓vref_h達到目標值。
[0038]T4時間段內保證輸出電壓vout的值在設定的閾值范圍內，在T5時間內，保證負載電容CL保持的輸出電壓vout達到目標值。
[0039]本實用新型所具有的優點:
[0040]本實用新型利用供電系統斷續工作和電容保持的方法降低了電源供電系統的功耗。
【附圖說明】
[0041]圖1為現有電源供電電路示意圖；
[0042]圖2為本實用新型的電源供電系統的電路結構示意圖；
[0043]圖3為本實用新型帶隙基準和參考電壓緩沖器的時序控制示意圖；
[0044]圖4為比較器的使能信號en3的時序控制示意圖。
【具體實施方式】
[0045]本實用新型的電源供電系統的電路結構見圖2。該電源供電系統由一個“帶隙基準生成電路”，“一個參考電壓緩沖器”，兩個“比較器”，多個分散的“功率管”和“時序控制電路”組成。帶隙基準生成電路產生基準電壓vbgr，vbgr保持在電容Cl上面。Vbgr作為參考電壓緩沖器的輸入，參考電壓緩沖器用vbgr做參考電壓，生成另外兩個參考電壓:#^_1和vrefjuvref^l和vref_h分別保持在電容C2a和C2b上面。其中vref_l和vref_h分別作為比較器一和比較器二的輸入。比較器一的輸出“zgate_p”控制PMOS功率管，比較器二的輸出zgate_n控制NMOS功率管。“帶隙基準生成電路”，“參考電壓緩沖器”和“比較器”分別受使能信號enl，en2和en3控制，使他們在大部分時間內是關掉的，從而達到節省功耗的目的。enl，en2和en3由數字控制電路產生。在“帶隙基準生成電路”和“參考電壓緩沖器”關掉的時間內，靠電容來保持vbgr，vref_l和vref_h。在比較器一和比較器二關掉的時候，輸出電壓vout靠負載電容來保持。
[0046]“帶隙基準生成電路”和開關SI以及“參考電壓緩沖器”和開關S2的時序控制見圖
3.—個周期中有三個階段。
[0047](I)在第一個階段，“enl”和“en2”保持低電平，所以在該階段，“帶隙基準生成電路”和“參考電壓緩沖器”保持關斷狀態；電壓vbgrii過電容Cl來保持；電壓vref_l和vref_h分別通過電容C2a和C2b來保持。開關SI和S2保持關斷，使vbgr不受“帶隙基準生成電路”輸出的影響，電壓vref_l和vref_h不受“參考電壓緩沖器”輸出的影響。第一個階段時間Tl的長短由vbgr，vref_l和vref _h上面的漏電流決定:漏電流越小，TI的時間可以越長。在TI時間內，vbgr，vref_l和vref_h上面的電壓降需要在輸出誤差可接受的范圍內。
[0048](2)在第二階段，“enl”和“en2”變為高電平，所以在該階段，“帶隙基準生成電路”和“參考電壓緩沖器”保持開啟狀態，他們的輸出電壓在一定時間內到達目標值;在該階段，開關SI和S2繼續保持關斷狀態，使vbgr不受“帶隙基準生成電路”輸出的影響，電壓vref_l和vrefj!不受“參考電壓緩沖器”輸出的影響。第二個階段時間T2的長短由“帶隙基準生成電路”和“參考電壓緩沖器”輸出電壓達到目標值的時間決定:到達目標值的時間越短，T2的時間就可以越短。在T2時間內，“帶隙基準生成電路”和“參考電壓緩沖器”的輸出電壓需要達到穩定的目標值。
[0049](3)在第二階段，“enl”和“en2”仍然保持高電平；“帶隙基準生成電路”和“參考電壓緩沖器”的輸出電壓保持在穩定的目標值;在該階段，開關SI和S2變為閉合狀態，vbgr被“帶隙基準生成電路”的輸出充到其目標值，vref_l和vrefj!被“參考電壓緩沖器”的輸出充到其目標值。第三個階段時間T3的長短由電容上面需要的充電時間長短來決定，需要的充電時間越短，T3就越短;在T3時間內，電容Cl上面的vbgr電壓必須達到其目標值，電容C2a和電容C2b上面電壓vref_l和vref_h也必須達到其目標值。
[0050]比較器en3的時序控制見圖4:
[0051 ] (I)在en_deep_pd為低時，處于正常工作模式，en3—直為高，即比較器一直工作:當比較器I檢測到輸出電壓vout比vref_l還低時，zgate_p變為低電平，通過PMOS功率管給負載電容充電；當比較器2檢測到輸出電壓vout比vref_h還高時，zgate_n變為高電平，通過NMOS功率管給負載電容放電。
[0052](2)在en_deep_pd為高時，供電系統進入省電模式，en3部分時間為高，部分時間為低。在T4時間內，en3為低，比較器I和比較器2關斷;在T5時間內，en3為高，比較器I和比較器2正常工作。在T4時間內，需要保證vout在能夠容忍的范圍內；在了5時間內，需要保證vout能夠恢復到目標值。
【主權項】
1.一種低功耗的電源供電系統，其特征在于:包括帶隙基準生成電路、參考電壓緩沖器、比較器一、比較器二、時序控制電路、PMOS功率管和NMOS功率管， 帶隙基準生成電路產生基準電壓vbgr，基準電壓vbgr保持在電容CI上面，基準電壓vbgr作為參考電壓緩沖器的輸入，參考電壓緩沖器生成參考電壓vref_l和參考電壓vref_h，參考電壓vref_l保持在電容C2a上面，參考電壓vref_h保持在電容C2b上面， 參考電壓vref_l作為比較器一的負向輸入端，參考電壓vref_h作為比較器二的負向輸入端，比較器一的輸出zgate_p控制PMOS功率管，比較器二的輸出zgate_n控制NMOS功率管，PMOS功率管和NMOS功率管的輸出電壓vout作為比較器一和比較器二的正向輸入， PMOS功率管和NMOS功率管的輸出電壓vout保持在負載電容CL上面； 帶隙基準生成電路和電容Cl之間設置有開關SI，參考電壓緩沖器與電容C2a之間設置有開關S2，參考電壓緩沖器與電容C2b之間設置有開關S3， 時序控制電路輸入端輸入來自外部的時鐘信號elk和外部使能信號en_deep_pd，輸出開關使能信號S1、開關使能信號s2、使能信號enl、使能信號en2和使能信號en3; 開關使能信號si控制開關SI，開關使能信號s2控制開關S2和開關S3，使能信號enl控制帶隙基準生成電路，使能信號en2控制參考電壓緩沖器，使能信號en3控制比較器一和比較口口 _-?σ~- ο2.根據權利要求1所述的低功耗的電源供電系統，其特征在于:開關使能信號sl/s2和使能信號enl/en2在同一個周期中有三個時間段，在Tl時間段，使能信號enl/en2為低電平，開關使能信號sl/s2為低電平； 在T2時間段，使能信號enl/en2為高電平，開關使能信號sl/s2為低電平； 在T3時間段，使能信號enl/en2為高電平，開關使能信號sl/s2為高電平； Tl時間段內保證基準電壓vbgr、參考電壓vref_l和參考電壓vref_h的電壓降在輸出誤差范圍內； T2時間段內保證帶隙基準生成電路輸出的基準電壓和參考電壓緩沖器輸出的參考電壓達到目標值； T3時間段內保證電容Cl上面保持的基準電壓vbgr達到目標值、電容C2a上面保持的參考電壓vref_l和電容C2b上面保持的參考電壓vref_h達到目標值。3.根據權利要求2所述的低功耗的電源供電系統，其特征在于:外部使能信號en_deep_Pd為高電平，使能信號en3在同一個周期分為兩個時間段， 時間段T4內使能信號en3為低電平，時間段T5內使能信號en3為高電平； T4時間段內保證輸出電壓vout的值在設定的閾值范圍內，在T5時間內，保證負載電容CL保持的輸出電壓vout達到目標值。
【文檔編號】H02M3/158GK205490150SQ201620197828
【公開日】2016年8月17日
【申請日】2016年3月15日
【發明人】成俊
【申請人】西安紫光國芯半導體有限公司