電源切換電路及半導體裝置的制造方法
【專利摘要】提供避免消耗電流的增大的電源切換電路。電源切換電路在各個電源輸入端子與輸出端子之間，具備彼此柵極連接并且彼此背柵極連接的、串聯連接的MOS晶體管。
【專利說明】
電源切換電路及半導體裝置
技術領域
[0001]本發明涉及從主電源和副電源接受電源供給的半導體裝置中的、當停止從主電源的電源供給時將電源供給從主電源切換到副電源的電源切換電路。
【背景技術】
[0002]圖3是示出現有的電源切換電路的電路圖。
[0003 ]現有的電源切換電路具備:被供給主電源的電壓VO的主電源輸入端子200 ；被供給副電源的電壓Vl的副電源輸入端子201;PN結元件202及203;以及輸出電壓Vout的輸出端子204。
[0004]圖4是現有的電源切換電路的PN結元件的截面結構圖。
[0005]PN結元件以設在襯底的P型區域209中的N型區域208為負極端子206、以設在N型區域208中的P型區域207為正極端子205而實現。此外，為了避免在襯底的P型區域209與鄰接的N型區域之間流過多余的正向偏置電流，襯底的P型區域209被供給最低的電壓(VSS)。
[0006]現有的電源切換電路，在來自主電源的電源停止的后備動作狀態中，通過從副電源供給電源，謀求電源向半導體裝置的穩定供給。
[0007]現有技術文獻專利文獻
專利文獻1:日本特開2003 — 87994號公報。
【發明內容】
[0008]發明要解決的課題然而，現有的電源切換電路供給電源時在供給電源的路徑上具有正向偏置的PN結元件，所以在寄生PNP型雙極元件中會流過集電極電流，因此存在會增大消耗電流這一課題。
[0009]本發明是為了解決以上那樣的問題而構思的發明，提供消耗電流少的電源切換電路。
[0010]用于解決課題的方案
為了解決現有的問題，本發明的電源切換電路設為以下的結構。
[0011]在切換從多個電源輸入端子接受電源供給的半導體裝置的電源并向輸出端子輸出的電源切換電路中，在各個電源輸入端子與輸出端子之間，具備彼此柵極連接并且彼此背柵極連接的、串聯連接的MOS晶體管。
[0012]發明效果
依據本發明的電源切換電路，能提供消耗電流少的電源切換電路。
【附圖說明】
[0013][圖1]是示出本實施方式的電源切換電路的電路圖。
[0014][圖2]是示出本實施方式的電源切換電路的其他示例的電路圖。
[0015][圖3]是示出現有的電源切換電路的電路圖。
[0016][圖4]是現有的電源切換電路的PN結元件的截面結構圖。
【具體實施方式】
[0017]以下，參照附圖，對本實施方式的電源切換電路進行說明。
[0018]圖1是示出本實施方式的電源切換電路的電路圖。
[0019]本實施方式的電源切換電路具備:被供給主電源的電壓VO的主電源輸入端子200;被供給副電源的電壓VI的副電源輸入端子201; MOS晶體管100、11、110、111;以及輸出電壓Vout的輸出端子204。
[0020]MOS晶體管100的漏極與主電源輸入端子200連接，源極和背柵極連接。MOS晶體管101的柵極和漏極與MOS晶體管100的柵極及輸出端子204連接，源極和背柵極與MOS晶體管100的源極和背柵極連接。MOS晶體管110的漏極與副電源輸入端子201連接，源極和背柵極連接。MOS晶體管111的柵極和漏極與MOS晶體管110的柵極及輸出端子204連接，源極和背柵極與MOS晶體管110的源極和背柵極連接。
[0021 ]接著，對本實施方式的電源切換電路的動作進行說明。
[0022]在電壓VO比電壓Vl高的通常動作狀態下，由于MOS晶體管100成為導通狀態，所以漏極電壓VA成為與電壓VO大致相等。MOS晶體管101因源極電壓(電壓VA)與電壓VO大致相等而成為導通狀態，輸出端子204被供給主電源的電壓V0。
[0023]在此，由于VO? VA，所以不會對MOS晶體管100的漏極與背柵極間的PN結元件施加正向偏置電壓。因而，以MOS晶體管100的漏極與背柵極間的PN結元件為發射極及基極、以襯底的P區域209為集電極的PNP型雙極元件不會導通，因此不會流過集電極電流。因而，不會發生電源切換電路的消耗電流增大的情況。
[0024]另一方面，在副電源的路徑中，由于MOS晶體管110的柵極電壓明顯比源極電壓高，另外由于漏極與背柵極間的PN結元件明顯反向偏置，所以MOS晶體管110中不會流過電流。因而，對副電源輸入端子201、即副電源的流入電流會得到抑制。
[0025]在電壓VO比電壓Vl低的后備動作狀態下，由于MOS晶體管110成為導通狀態，所以漏極電壓VB會成為與電壓Vl大致相等。MOS晶體管111因源極電壓(電壓VB)與電壓Vl大致相等而成為導通狀態，輸出端子204被供給副電源的電壓VI。
[0026]在此，由于VO? VA，所以不會對MOS晶體管110的漏極與背柵極間的PN結元件施加正向偏置電壓。因而，以MOS晶體管110的漏極與背柵極間的PN結元件為發射極及基極、以襯底的P區域209為集電極的PNP型雙極元件不會導通，因此不會流過集電極電流。因而，不會發生電源切換電路的消耗電流增大的情況。
[0027]另一方面，在主電源的路徑中，由于MOS晶體管100的柵極電壓明顯比源極電壓高，另外由于漏極與背柵極間的PN結元件明顯反向偏置，所以MOS晶體管100中不會流過電流。因此，對主電源輸入端子200、即主電源的流入電流會得到抑制。
[0028]如以上說明的那樣，依據本實施方式的電源切換電路，能提供消耗電流少的電源切換電路。進而，成為還考慮到了對各電源的流入電流的抑制的電源切換電路。
[0029]此外，在上述舉出圖1的電路為例，以是主電源和副電源的電源切換電路為前提進行了說明，但是對于3個以上的電源，也同樣能得到效果。例如，對于主電源同樣具備MOS晶體管100及101、對于其他電源同樣具備晶體管即可。
[0030]另外，說明了各晶體管的柵極電壓通過電源切換電路的輸出端子204供給，但也可以供給電源的路徑的晶體管的柵極被供給比電源切換電路的輸出低的電壓，不供給電源的路徑的晶體管的柵極被供給比電源切換電路的輸出高的電壓。例如，如圖4所示，晶體管的柵極也可以與另一個輸入端子連接。
[0031]標號說明
200主電源輸入端子;201副電源輸入端子；100、101、110、111 MOS晶體管；204輸出端子。
【主權項】
1.一種電源切換電路，設置于在多個電源輸入端子接受不同的電壓的電源供給的半導體裝置，所述電源切換電路切換所述電壓并向輸出端子輸出，其特征在于， 在各個電源輸入端子與所述輸出端子之間，具備彼此柵極連接并且彼此背柵極連接的、串聯連接的MOS晶體管。2.如權利要求1所述的電源切換電路，其特征在于， 所述MOS晶體管的柵極與所述輸出端子連接。3.如權利要求1所述的電源切換電路，其特征在于， 所述MOS晶體管的柵極與另一個所述電源輸入端子連接。4.一種半導體裝置，其特征在于，具備: 權利要求1至3的任一項所述的電源切換電路。
【文檔編號】H02J9/06GK105871049SQ201610078681
【公開日】2016年8月17日
【申請日】2016年2月4日
【發明人】杉浦正, 杉浦正一
【申請人】精工半導體有限公司