一種基于power平臺ovp保護線路的制作方法
【專利說明】一種基于POWER平臺OVP保護線路
[0001]
技術領域
[0002]本發明涉及電壓保護技術，具體的說是一種基于POWER平臺0VP保護線路。
【背景技術】
[0003]所有電器設備工作時都有一個額定電壓，如果超出這個電壓就超出了電器的絕緣強度和耐壓值，電器會因此發熱、擊穿而燒壞甚至起火。服務器系統中電子元器件的工作電壓也是一個固定值，如果超過規格范圍內的高電壓的輸入會導致系統故障，甚至造成元器件燒毀，過壓保護設計(0VP)能夠有效的阻止高壓進入元器件。
[0004]W83795作為系統電壓監測芯片，會實時監測所有voltage regulator(VR)的輸出電壓。當有超過規格要求的異常高壓輸入VR時，會導致VR的high-side FET(場效應晶體管)的損壞。在這種情況下，插上PSU后，VR會被燒毀。
【發明內容】
[0005]本發明針對目前需求以及現有技術發展的不足之處，提供一種基于POWER平臺0VP保護線路。
[0006]本發明所述一種基于POWER平臺0VP保護線路，解決上述技術問題采用的技術方案如下:所述基于POWER平臺0VP保護線路集成在電路板卡上，主要包括電壓監測芯片、latchcircuit(鎖存電路)和一可編程芯片PS0C，其中，所述電壓監測芯片用于實時監測所有voltage rail以及各路power電壓，所述電壓監測芯片與latch circuit交互通信，所述latch circuit連接所述PS0C，同時，所述PS0C與PSU、voltage regulator(VR)通信。
[0007]優選的，所述電壓監控芯片采用W83795。
[0008]優選的，若0VP保護線路通過W83 79 5監測到高電壓時，則所有的VR輸出和PSU輸入均會通過PS0C被阻斷。
[0009]優選的，若監測到某一路電壓異高時，0VP保護線路通過使能latch circuit,latch circuit與PS0C通信，通過PS0C關斷PSU使能，并且disable所有VR電壓輸出。
[0010]本發明所述一種基于POWER平臺0VP保護線路與現有技術相比具有的有益效果是:本發明基于POWER架構0VP線路設計，通過在板卡設計中引入電壓偵測電路、latch電路、執行保護電路，能夠快速有效的阻止高壓進入元器件，對服務器系統起到保護作用；應用于IBM Open Power平臺4U機架服務器，能夠在電壓異常過高的情況下，保護服務器系統。
【附圖說明】
[0011 ]附圖1為所述基于POWER平臺0VP保護線路的示意框圖。
【具體實施方式】
[0012]為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，并參照附圖，對本發明所述一種基于POWER平臺0VP保護線路進一步詳細說明。
[0013]本發明提出的一種基于POWER平臺0VP保護線路，基于POWER架構的0VP線路，通過在板卡設計中引入電壓偵測電路、latch電路、執行保護電路，可以高速有效的對接入系統的電壓的范圍進行判斷，如異于設定的正常值電壓則啟用保護機制；能夠快速有效的阻止高壓進入元器件，對服務器系統起到保護作用。
[0014]實施例:
本實施例所述一種基于POWER平臺0VP保護線路，該0VP保護線路集成在電路板卡上，其整體結構如附圖1所示，主要包括電壓監測芯片、latch circuit(鎖存電路)和一可編程芯片PS0C，其中，所述電壓監測芯片用于實時監測所有voltage rai 1以及各路power (A
power、B power、......)電壓，所述電壓監測芯片與latch circuit交互通信，所述latch
circuit連接所述PS0C，同時，所述PS0C與PSU、voltage regulator(VR)通信。
[0015]本實施例所述基于POWER平臺0VP保護線路，所述電壓監控芯片采用W83795，通過W83795實時監測所有VR的輸出電壓。若0VP保護線路通過W83795監測到高電壓時，則所有的VR輸出和PSU輸入均會通過PS0C被阻斷。如附圖1所示。采用該0VP保護線路，當電壓監測芯片監測到高電壓后，0VP會一直處于使能狀態，同時復位latch circuit(鎖存電路)。若監測到某一路電壓超出規定很多(異常高壓)，0VP保護線路通過使能latch circuit，latchcircuit與PS0C通信，通過PS0C關斷PSU使能，并且disable所有VR電壓輸出。
[0016]本實施例所述基于POWER平臺0VP保護線路，一旦0VP保護線路使能，所述latchcircuit會一直保持此狀態不變，直到電壓恢復正常值范圍內釋放，復位latch circuit。所述latch circuit在兩種情況下復位，一是當供電電壓不在位時，需要復位latch circuit；二是latch circuit使能釋放后，需要復位。用于復位latch circuit的測點可以放置于一個比較容易操作的位置，以便于能夠容易復位latch circuit。
[0017]此外，為了防止誤操作，本實施例所述0VP保護線路需要延時設計，如遇到異常高壓，PS0C會延時100ms?200ms，再使能0VP保護線路。同時，為了防止混淆，所述0VP保護線路與PSU偵測線路分開。
[0018]上述【具體實施方式】僅是本發明的具體個案，本發明的專利保護范圍包括但不限于上述【具體實施方式】，任何符合本發明的權利要求書的且任何所屬技術領域的普通技術人員對其所做的適當變化或替換，皆應落入本發明的專利保護范圍。
【主權項】
1.一種基于POWER平臺OVP保護線路，其特征在于，0VP保護線路集成在電路板卡上，主要包括電壓監測芯片、latch circuit和一可編程芯片PS0C，其中，所述電壓監測芯片用于實時監測所有voltage rail以及各路power電壓，所述電壓監測芯片與latch circuit交互通信，所述latch circuit連接所述PS0C，同時，所述PS0C與PSU、VR通信。2.根據權利要求1所述一種基于POWER平臺0VP保護線路，其特征在于，所述電壓監控芯片采用W83795。3.根據權利要求2所述一種基于POWER平臺0VP保護線路，其特征在于，若0VP保護線路通過W83795監測到高電壓時，則所有的VR輸出和PSU輸入均會通過PS0C被阻斷。4.根據權利要求3所述一種基于POWER平臺0VP保護線路，其特征在于，若監測到某一路電壓異高時，0VP保護線路通過使能latch circuit，latch circuit與PS0C通信，通過PS0C關斷PSU使能，并且disable所有VR電壓輸出。
【專利摘要】本發明公開一種基于POWER平臺OVP保護線路，涉及電壓保護技術，該OVP保護線路集成在電路板卡上，主要包括電壓監測芯片、latch？circuit和一可編程芯片PSOC，其中，所述電壓監測芯片用于實時監測所有voltage？rail以及各路power電壓,所述電壓監測芯片與latch？circuit交互通信，所述latch？circuit連接所述PSOC，同時，所述PSOC與PSU、VR通信。本發明能夠快速有效的阻止高壓進入元器件，對服務器系統起到保護作用。
【IPC分類】H02H9/04
【公開號】CN105490260
【申請號】CN201511013947
【發明人】黃凱, 薛廣營, 貢維
【申請人】山東海量信息技術研究院
【公開日】2016年4月13日
【申請日】2015年12月31日