電路裝置以及電子設備的制造方法
【技術領域】
[0001 ] 本發明涉及一種電路裝置以及電子設備等。
【背景技術】
[0002]作為對直流電機進行驅動的電機驅動，已知有通過控制截斷電流而對電機的驅動進行控制的方法。在該方法中，通過由檢測電阻對流至H電橋電路的電流進行電流/電壓轉換并對所得到的電壓與基準電壓進行比較，從而對截斷電流進行檢測。而且，通過將該檢測結果反饋至控制電路并對電橋電路的驅動信號進行PWM控制，從而使電機以固定的速度旋轉。作為這種電機驅動的現有技術，已知有專利文獻1、2所公開的技術。
[0003]該電機驅動的電橋電路具有驅動用的第一晶體管?第四晶體管(開關元件)，第一晶體管、第四晶體管與第二晶體管、第三晶體管相對于電機而被對角電連接。而且，在充電期間內，第一晶體管、第四晶體管導通。由此，電機的正極側端子(+端子)被設定為高電位的電壓，負極側端子(_端子)被設定為低電位的電壓。另一方面，在衰減期間內，第二晶體管、第三晶體管導通。由此，電機的正極側端子被設定為低電位的電壓，負極側端子被設定為高電位的電壓。
[0004]在這種電機驅動等的電路裝置中，由于通過電橋電路中的開關動作而使電流的導通或斷開被反復進行，因此存在基板電位發生變動的課題。該基板電位的變動可能給被構成于該基板上的其他電路的動作帶來惡劣影響。
[0005]例如，在電機驅動中，由于在為了驅動電機而需要大電流的基礎上，通過截斷動作而使電流的導通或斷開被反復進行，因此基板電位將發生變動。由此，由于被形成于基板上的檢測電路受到了基板電位發生的變動的惡劣影響，因此將發生截斷電流的檢測結果產生不均勻，以固定方式進行控制的電機的轉速的精度等下降的問題。
[0006]專利文獻1:日本特開2003-189683號公報
[0007]專利文獻2:日本特開2008-042975號公報
【發明內容】
[0008]根據本發明的幾個方式，本發明能夠提供一種能夠對由基板電位的變動造成的對電路動作的惡劣影響進行抑制的電路裝置以及電子設備等。
[0009]本發明的一個方式涉及一種電路裝置，其包括:電橋電路，其具有高壓側的晶體管和低壓側的晶體管；檢測電路，其對流至所述電橋電路的電流進行檢測；控制電路，其根據所述檢測電路中的檢測結果，來實施所述高壓側的晶體管以及所述低壓側的晶體管的導通或斷開控制；保護區域，其被設置于所述高壓側的晶體管以及所述低壓側的晶體管與所述檢測電路之間，并用于將電路裝置的基板設定為基板電位。
[0010]在本發明的一個方式中，通過檢測電路來檢測流至電橋電路的電流，并根據該檢測結果，而通過控制電路來對電橋電路的高壓側的晶體管以及低壓側的晶體管實施導通或斷開控制。而且，在高壓側的晶體管以及低壓側的晶體管與檢測電路之間，設置有用于將基板設定為基板電位的保護區域。因此，在高壓側的晶體管或低壓側的晶體管的區域中，通過對這些晶體管實施導通或斷開控制，從而在產生了使基板電位變動的噪聲的情況下，能夠抑制該噪聲傳遞至檢測電路的區域而使惡劣影響波及到檢測電路的電路動作的情況。因此，能夠提供一種可抑制由基板電位的變動造成的對電路動作的惡劣影響的電路裝置等。
[0011]另外，在本發明的一個方式中，可以為，所述保護區域具有:第一導電型的埋入層，其被形成于第一導電型的所述基板上；第一導電型的阱，其被形成于第一導電型的所述埋入層之上；第一導電型的雜質層，其被形成于第一導電型的所述阱之上。
[0012]如果采用這種方式，則通過在離開基板表面的深度方向上形成的第一導電型的阱和第一導電型的埋入層，而能夠將基板設定為基板電位。因此，能夠實現離基板表面較深的位置處的基板電位的穩定化，并能夠提高保護區域的噪聲吸收或阻斷功能。
[0013]此外，在本發明的一個方式中，可以為，第一導電型的所述阱為對外延層導入有第一導電型的雜質而形成的層。
[0014]如果采用這種方式，則例如通過在第一導電型的埋入層上使外延層生長并將第一導電型的雜質導入該外延層中，從而能夠形成第一導電型的阱。而且，經由第一導電型的雜質層和第一導電型的阱，能夠向第一導電型的埋入層供給基板電位。
[0015]另外，在本發明的一個方式中，可以為，所述高壓側的晶體管和所述低壓側的晶體管為DMOS結構的晶體管。
[0016]如此，作為高壓側的晶體管和低壓側的晶體管，通過使用DMOS結構的晶體管，從而能夠提尚晶體管的耐壓，并能夠進彳丁由電橋電路實施的尚電壓下的驅動對象的驅動。而且，雖然如此在驅動電壓升高了的情況下，有可能使因高壓側、低壓側的晶體管的高電壓下的導通或斷開動作而產生的噪聲的電位變動變大，但通過設置保護區域也能夠有效地抑制這種較大的電位變動的噪聲。
[0017]另外，在本發明的一個方式中，可以為，所述DMOS結構的晶體管被形成于第二導電型的埋入層之上，所述第二導電型的埋入層被形成于第一導電型的所述基板上。
[0018]如此，通過在第一導電型的基板上形成第二導電型的埋入層，并在其上形成DMOS結構的晶體管，從而能夠實現高耐壓的DMOS結構的晶體管。
[0019]另外，在本發明的一個方式中，可以為，所述保護區域具有第一導電型的埋入層。
[0020]如果采用這種方式，則能夠使DMOS結構的晶體管的與第二導電型的埋入層相對應的第一導電型的埋入層形成為保護區域。由此，例如能夠使離基板表面的保護區域的深度距離與DMOS結構的深度距離相等，從而能夠提高保護區域的噪聲吸收或阻斷功能。
[0021]此外，在本發明的一個方式中，可以為，所述DMOS結構的晶體管被形成于第二導電型的深阱上，所述第二導電型的深阱在第二導電型的埋入層之上通過外延層而形成。
[0022]如果采用這種方式，則通過在第二導電型的埋入層上形成外延層并向該外延層導入第二導電型的雜質，從而能夠實現用于形成DMOS結構的晶體管的第二導電型的深阱。
[0023]此外，在本發明的一個方式中，可以為，所述保護區域具有:第一導電型的埋入層；第一導電型的阱，其在第一導電型的所述埋入層之上通過外延層而形成；第一導電型的雜質層，其被形成于第一導電型的所述阱上。
[0024]如果采用這種方式，則能夠與DMOS結構的晶體管的第二導電型的埋入層、第二導電型的深阱相對應，在保護區域中形成第一導電型的埋入層、第一導電型的阱。因此，通過有效的制造工藝而能夠形成離基板表面的深度距離較深的保護區域。
[0025]此外，在本發明的一個方式中，可以為，具有第二保護區域，所述第二保護區域被設置于所述高壓側的晶體管與所述低壓側的晶體管之間，并用于將所述基板設定為所述基板電位。
[0026]如果采用這種方式，則例如在低壓側的晶體管中產生了噪聲的情況下，能夠通過在與保護區域相比離低壓側的晶體管較近的位置上形成的第二保護區域，來有效地吸收或阻斷該噪聲。
[0027]此外，在本發明的一個方式中，可以為，所述電橋電路的所述低壓側的晶體管和所述高壓側的晶體管為，在P型的所述基板上的第一 N型埋入層之上形成的DMOS結構的晶體管，所述檢測電路通過在與所述第一 N型埋入層分離的第二 N型埋入層之上形成的CMOS結構的晶體管而被構成。
[0028]如果采用這種方式，在與第一 N型埋入層分離的第二 N型埋入層之上形成有由CMOS結構的晶體管構成的檢測電路，并且檢測電路通過第二 N型埋入層而與P型的基板隔離。由此，能夠進一步切實地抑制通過低壓側晶體管或高壓側晶體管而產生的噪聲被傳遞至檢測電路從而使惡劣影響波及到電路動作的情況。
[0029]此外，本發明其他方式涉及一種包含上述的任一方式所述的電路裝置的電子設備。
【附圖說明】
[0030]圖1為本實施方式的電路裝置的電路結構例。
[0031]圖2(A)、圖2(B)為電橋電路的動作說明圖。
[0032]圖3為使用了檢測電阻的截斷動作的控制方法的說明圖。
[0033]圖4為本實施方式的電路裝置的配置結構以及裝置結構例。
[0034]圖5為保護區域的詳細的說明圖。
[0035]圖6為構成檢測電路的CMOS晶體管的裝置結構的其他示例。
[0036]圖7為由保護區域實施的抑制噪聲的原理的說明圖。
[0037]圖8為由保護區域實施的抑制噪聲的原理的說明圖。
[0038]圖9為本實施方式的電路裝置的配置結構的其他示例。
[0039]圖10㈧?圖10(E)為DMOS結構的晶體管以及保護區域的制造工藝流程。
[0040]圖11㈧?圖11⑶為DMOS結構的晶體管以及保護區域的制造工藝流程。
[0041]圖12㈧?圖12(C)為DMOS結構的晶體管以及保護區域的制造工藝流程。
[0042]圖13㈧?圖13(C)為DMOS結構的晶體管以及保護區域的制造工藝流程。
[0043]圖14為電子設備的結構例。
【具體實施方式】
[0044]以下，對本發明的優選的實施方式進行詳細說明。另外，在下文中進行說明的本實施方式并非對權利要求中所記載的本發明的內容進行不當限定，并且本實施方式中所說明的全部結構作為本發明的解決方法也不一定是必須的。
[0045]1.電路裝置的電路結構
[0046]在圖1中圖示了本實施方式的電路裝置的電路結構例。本實施方式的電路裝置包括:電橋電路10、控制電路20、檢測電路30。此外，還能夠包括預驅動器18。另外，本實施方式的電路裝置并不限定于圖1的結構，也能夠省略該結構要素的一部分，或者實施追加其他的結構要素等的各種變形。
[0047]電橋電路10具有高壓側的晶體管Ql、Q3和低壓側的晶體管Q2、Q4。電橋電路10為輸出向電機100(例如直流電機)的驅動電流的電路，且在圖1中成為H電橋的電路結構。高壓側的晶體管Q1、Q3例如為P型(廣義而言為第一導電型)的晶體管，低壓側的晶體管Q2、Q4例如為N型(廣義而言為第二導電型)的晶體管。高壓側的晶體管為，與低壓側的晶體管相比而被連接于高電位電源側的晶體管。低壓側的晶體管為，與高壓側的晶體管相比而被連接于低電位電源側的晶體管。另外，也可以晶體管Q1、Q2、Q3、Q4全部為N型的晶體管。此外，在Q1、Q2、Q3、Q4的源極與漏極間，存在未圖示的體二極管(寄生二極管)。
[0048]高壓側的晶體管Ql、Q3的源極與高壓側的電源VBB(第一電源)的節點連接。低壓側的晶體管Q2、Q4的源極與連接了檢測電阻RS的一端的節點N3連接。節點N3經由電路裝置的端子TMC而與作為外部配件的檢測電阻RS的一端連接。
[0049]晶體管Ql的漏極和晶體管Q2的漏極與連接了外部的電機100 (廣義而言為驅動對象)的一端的節點NI連接。節點NI經由電路裝置的端子TMA而與電機100的一端連接。
[0050]晶體管Q3的漏極和晶體管Q4的漏極與連接了電機100的另一端的節點N2連接。節點N2經由電路裝置的端子TMB而與電機100的另一端連接。
[0051]檢測電路30對向電橋電路10流動的電流進行檢測。例如，通過對檢測電阻RS的一端的電壓VS進行檢測，從而對充電期間內的充電電流進行檢測。例如，通過對電壓VS與低電位側的電源VSS(例如GND)的電壓的電壓差(檢測電阻RS的一端的電壓與另一端的電壓的電壓差)進行檢測，從而對充電電流進行檢測。另外，作為檢測電路30，可以采用設置對電壓VS和VS