專利名稱：保護電路的制作方法
技術領域：
本發明涉及一種半導體集成電路器件，尤其涉及一種對諸如靜電或者加到集成電路的輸入端或輸出端上信號等噪聲提供保護的保護電路。
在傳統的對諸如靜電等噪聲輸入進行保護的保護電路中，把N溝道MOS晶體管(下面簡稱為“NMOS晶體管”)的源極電連接到輸入端，把其漏極電連接到電源端上，把其柵極電連接到接地端上。傳統的保護電路利用NMOS晶體管擊穿來保護內部電路防止噪聲。
當由于靜電等正的脈沖型電壓噪聲(例如1000V)通過外墊片加到輸入端上時，保護NMOS晶體管擊穿。因此，電流從電連接到輸入端的源極流到電連接到電源端的漏極。即，由于噪聲從輸入端釋放到電源端，所以保護了內部電路免受噪聲的損壞。
另一方面，當由于靜電等負的電壓噪聲(例如-1000V)加到輸入端上時，保護NMOS晶體管導通。因此，產生電流，并從電連接到電源端的保護NMOS晶體管的漏極流到電連接到輸入端的源極。因而，由于噪聲基本上從輸入端釋放到電源端，所以保護了內部電路免受噪聲的損壞。
當超過保護NMOS晶體管閾值的負電壓加到傳統保護電路內的輸入端上時，電流從相應集成電路器件的電源端流向其輸入端。同時，保護NMOS晶體管的漏極附近變成高電場。由于高電場產生的熱電子將引起碰撞電離，從而使基片電流在其漏極與基片之間流動。結果，加到集成電路器件的基片上的電勢增加了。這將影響集成電路器件的穩定工作。因此，希望能在這點上有所改進。
為此，本發明的目的在于提供一種能獲得集成電路器件更穩定工作的保護電路。
根據本發明的一個方面，為了實現上述目的，提供了一種保護電路作為典型的例子它包含第一場效應晶體管，具有一個電連接到具有第一電勢的第一電源端上的電極、電連接到墊片上的另一電極和電連接到第一節點上的柵極；電連接在第一節點與墊片之間的元件，當低于預定值的負電勢加到墊片上時形成從第一節點向墊片延伸的電流通路；以及設置在第一節點與具有第二電勢的第二電源端之間的電阻裝置。
已經簡要地說明了本申請的各種發明中典型的一個。然而，從下面的描述將理解本申請的各種發明以及這些發明的具體的結構。
雖然說明書用權利要求來特別地指出和清楚地要求與本發明有關的主題，但相信，從下面結合附圖的描述可以更好地理解本發明、本發明的目的和特征以及其進一步的目的、特征和優點，其中
圖1是本發明第一實施例的電路圖；圖2是本發明第二實施例的電路圖；圖3是本發明第四實施例的電路圖；圖4是本發明第五實施例的電路圖。
下面參照附圖詳細描述本發明的較佳實施例。
圖1是本發明第一實施例的電路圖。如圖1所示，，NMOS晶體管5的源極電連接到輸入端上，而其漏極電連接到電源端1上。電源端1提供5V的電勢。NMOS晶體管6的源極電連接到接地端2上，而其漏極電連接到輸入端3上。接地端2提供0V電勢。而且輸入端電連接到未示出的外墊片上。這些NMOS晶體管5和6用作保護NMOS晶體管，以保護內部電路4，免受諸如靜電等噪聲的損壞。NMOS晶體管5的柵極電連接到節點8上。二極管7設置在節點8與輸入端3之間。而且，電阻器9設置在節點8與接地端2之間。
當在正常工作期間，高電平信號(例如5V)輸入到本電路的輸入端3時，NMOS晶體管5和6不會擊穿。因而，把高電平信號像它原來那樣傳送到內部電路4。另一方面，當向輸入端3提供低電平信號(例如0V)時，NMOS晶體管5和6不能導通。因而，低電平信號依原樣也傳送到內部電路4。
因此，如果加到輸入端3上的信號約為0至5V來激勵內部電路4時，則保護晶體管5和6對正常工作無影響。
當由于靜電等引起的脈沖型正電壓噪聲(例如1000V)加到輸入端3時，本電路進行保護工作。即，當大于使NMOS晶體管5和6電擊穿的電壓加到輸入端3上時，NMOS晶體管5和6擊穿，所以電流從其源極流向其漏極。因此，電流分別從輸入端3流向電源端1，從輸入端3流向接地端2。由于有電流，正電壓噪聲釋放到電源端1和接地端2，所以保護了內部電路4。
其次，當負電壓噪聲(例如-1000V)加到本電路的輸入端3上時，NMOS晶體管5和6導通。同時，電流從電源端1通過NMOS晶體管5流到輸入端，從接地端2通過NMOS晶體管6流向輸入端3，從接地端2通過電阻器9和二極管7流向輸入端3。
由于電流從電源端1和接地端2流向輸入端3，所以噪聲基本上釋放到電源端1和接地端2。因而，保護了內部電路4免受噪聲損壞。
同時，從接地端2流向節點8的電流由于電阻器而減小較少或者限制得較小。由于加到NMOS晶體管5的柵極上的電勢與節點8上的電勢相等，則因電阻器9上產生的壓降而使加到其柵極上的電勢降低。還由于柵極電勢降低較小，限制了在NMOS晶體管5的源極與漏極之間流動的電流。因而，適當地選擇電阻器9的值可以較少地減小NMOS晶體管5的柵極電勢，同時減小由于碰撞電離，NMOS晶體管5產生的基片電流。因此可以獲得集成電路器件穩定工作。
圖2是根據本發明第二實施例的半導體集成電路器件的電路圖。順便說一下，與第一實施例中使用的部件相同的部件用相同的參考號表示。
本實施例的特點在于，在第一節點8與輸入端3之間設置了一個第三NMOS晶體管21，把第三NMOS晶體管21的柵極電連接到第一節點上。
本電路的正常工作和由于靜電等引起的正脈沖型電壓噪聲(例如1000V)加到輸入端3上與第一實施例相似。
其次，當由于靜電等引起的負電壓噪聲(例如-1000V)加到本電路的輸入端3上時，NMOS晶體管5和6以及第三NOMS晶體管21導通。同時，電流通過NMOS晶體管5從電源端1流向輸入端3。而且，電流通過NMOS晶體管6從接地端2流向輸入端3。再者，電流通過電阻器9和第三NMOS晶體管21從另一個接地端2流向輸入端3。
由于電流從電源端1和接地端2流向輸入端3，所以負電壓噪聲基本上釋放到電源端1和接地端2。因此，保護了內部電路4，免受負電壓噪聲的損壞。
順便說一句，根據上述工作把加到NMOS晶體管5的柵極上的電勢限制得較低的功能與第一實施例相似。
二極管和NMOS晶體管必須以制造IC的另一個加工過程來制造。但，以如上所述的方法用NMOS晶體管21來代替二極管可以取消制造過程中的二極管的制造步驟。即，三個NMOS晶體管可以用同一過程制造。結果簡化了制造過程，因此能以更低的成本制造本發明的保護電路。
至于本發明的第三實施例，把第二實施例中使用的NMOS晶體管21閾值設置成低于NMOS晶體管5的閾值。
該電路的正常工作和由于靜電等引起的正脈沖型電路噪聲(例如1000V)加到輸入端3上與第一實施例相同。
其次，當由于靜電等原因產生的負電壓噪聲(例如-1000V)加到本電路的輸入端3上時，NMOS晶體管5、6和21導通。同時，電流通過NMOS晶體管5從電源端1流向輸入端3。而且電流通過NMOS晶體管6從接地端2流向輸入端3。再者，電流通過電阻器9和NMOS晶體管21從另一接地端2流向輸入端3。
由于電流從電源端1和接地端2流向輸入端3，所以負電壓噪聲基本上釋放到電源端1和接地端2。因此，保護了內部電路4，免受諸如靜電等噪聲的損壞。
如果此時節點8與輸入端3之間的電勢差等于NMOS晶體管21的閾值，則NMOS晶體管21進入到導通狀態。因此，節點8上的電勢，即加到NMOS晶體管5的柵極上的電勢到達接近NMOS晶體管21的閾值的值。結果，加到保護NMOS晶體管5的柵極上的電勢固定在接近NMOS晶體管21的閾值的電勢上。因此，可以把NMOS晶體管5的柵極電勢限制在低于第二實施例所用的NMOS晶體管5的柵極電勢的電勢。即，與第二實施例相比，在NMOS晶體管5的源極與漏極之間流動的電流可以減小較少或者限制得較低。因此，由于可以進一步限制因碰撞電離NMOS晶體管5產生的基片電流，所以可以制造出更佳的保護電路。
圖3是本發明第四實施例的電路圖。與第一和第二實施例所用的相同的部件用相同的參考號表示。本實施例的特征在于用第四NMOS晶體管31代替第一實施例中所用的電阻器9。把第四NMOS晶體管31的柵極電連接到電源端1上。因而，在所有時刻，NMOS晶體管31都保持導通。把NMOS晶體管31的導通電阻用作電阻裝置。
本電路的正常工作和因靜電等引起的正脈沖型電壓噪聲(例如1000V)加到輸入端3上與第一實施例相同。
其次，當負電壓噪聲(例如-1000V)加到本電路的輸入端3上時，NMOS晶體管5、6和21分別進入到導通狀態。同時，產生通過NMOS晶體管6從接地端2流向輸入端3的電流。而且電流通過NMOS晶體管31和NMOS晶體管21從另一接地端2流向輸入端3。再者，電流通過NMOS晶體管5從電源端1流向輸入端3。
由于電流從電源端1和接地端2流向輸入端3，所以負電壓噪聲基本上釋放到電源端1和接地端2。因此，保護了內部電路4，免受負電壓噪聲的損壞。
由于正常情況下，場效應NMOS晶體管處于導通狀態時具有約為幾千歐姆的電阻值，所以把NMOS晶體管31用作電阻裝置，因此，NMOS晶體管31把從接地端2流向節點8的電流限制得到小。而且，由于加到NMOS晶體管5的柵極上的電勢因NMOS晶體管31上產生的壓降而減小，所以在NMOS晶體管5的源極與漏極之間流動的電流也被限制得較小。
由于電阻元件是在與NMOS晶體管不同的加工過程中制造的，所以用NMOS晶體管代替電阻元件可以在制造集成電路器件時取消電阻元件制造過程。因而，可以帶來這樣的優點，即可以簡化制造過程，能以更低的成本制造集成電路器件。
利用多晶硅互連等制造幾千歐姆的電阻元件需要幾毫米互連。但，由于把NMOS晶體管用作導通電阻，并且在正常情況下，它具有幾千歐姆的電阻，所以可以用較小的面積得到較大的電阻值。因此，還可以獲得電阻元件面積可以減小的優點效果。
圖4是本發明第五實施例的電路圖。與第一和第二實施例中所用的相同的部件用相同的參考號表示。本實施例的特征在于NMOS晶體管6的柵極電連接到節點8上。
本電路的正常工作與因靜電等引起的正脈沖型電壓噪聲(例如1000V)加到輸入端3上與第一實施例相同。
其次，當負電壓噪聲(例如-1000V)加到本電路的輸入端3上時，NMOS晶體管5和6導通。同時，電流通過NMOS晶體管5從電源端1流向輸入端3。而且，電流通過NMOS晶體管6從接地端2流向輸入端3。再者，電流通過電阻器9和NMOS晶體管21從另一接地端2流向輸入端3。
由于電流從電源端1和接地端2流向輸入端3，所以負電壓噪聲基本上釋放到電源端1和接地端2。結果，保護了內部電路4，免受靜電的損壞。
同時，從接地端2流向節點8的電流被電阻器9限制得較小。由于加到NMOS晶體管5和6柵極上的電勢與節點8上的電勢相等，所以因電阻器9上產生的壓降把NMOS晶體管5和6的柵極電勢限制得較低。結果，也把在每個NMOS晶體管5和6的源極和漏極之間流動的電流限制得較小。
這樣的連接可以限制電連接在接地端2與輸入端3之間的NMOS晶體管6產生的基片電流的流動以及NMOS晶體管5產生的基片電流的流動。由于可以獲得限制接地側和源極側的兩個保護晶體管產生的基片電流流動的效果，所以可以實現集成電路器件穩定的工作。
雖然在本實施例中對相對于輸入端的保護電路描述了本發明，但本發明并不限于使用輸入端。本發明還可以用作相對于輸出的保護電路。
根據本發明的半導體集成電路的一個典型電路，如上所述，把形成從第一節點延伸到墊片的電流通路的元件設置在第一節點與墊片之間，把電阻裝置設置在第一節點與第二電源之間。由于設置了這些元件，可以限制把電壓加到保護晶體管的柵極，電流流入到保護晶體管內。即，由于可以限制在晶體管內產生的基片電流的流動，所以提供的半導體集成電路器件能獲得穩定的工作，而以與已有技術一樣的方式保持了保護內部電路的功能。
雖然已結合圖示的實施例描述了本發明，但該描述并不是構成限制。圖示實施例的各種改動以及本發明的其它實施例對于那些本技術領域的熟練人員來說參照了本說明書后將是明顯的。因此，打算由所附的權利要求書來覆蓋這種改動或者落入本發明真實范圍內的實施例。
權利要求
1.一種保護電路，包含第一場效應晶體管，具有一個電連接到具有第一電勢的第一電源端上的電極、電連接到墊片上的另一電極和連接到第一節點上的柵極；電連接在第一節點與墊片之間的元件，當低于預定值的負電勢加到墊片上時形成從第一節點向墊片延伸的電流通路；以及設置在第一節點與具有第二電勢的第二電源端之間的電阻裝置。
2.如權利要求1所述的保護電路，其特征在于所述元件為二極管。
3.如權利要求1所述的保護電路，其特征在于，所述元件為第二場效應晶體管。
4.如權利要求2所述的保護電路，其特征在于，第二場效應晶體管的閾值設置成低于第一場效應晶體管的閾值。
5.如權利要求1所述的保護電路，其特征在于，所述電阻裝置是第三場效應晶體管。
6.一種保護電路，包含第一場效應晶體管，具有一個電連接到具有第一電勢的第一電源端的電極、電連接到墊片的另一電極和電連接到第一節點上的柵極；電連接在第一節點與墊片之間的元件，形成從第一節點向墊片延伸的電流通路；第四場效應晶體管，具有一個電連接到墊片的電極、電連接到具有第二電勢的第二電源端的另一電極和電連接到第一節點的柵極；和設置在第一節點與第二電源端之間的電阻裝置。
7.如權利要求6所述的保護電路，其特征在于，所述元件為二極管。
8.如權利要求6所述的保護電路，其特征在于，所述元件為第二場效應晶體管。
9.如權利要求8所述的保護電路，其特征在于第二場效應晶體管的閾值設置成小于第一場效應晶體管的閾值。
10.如權利要求6所述的保護電路，其特征在于，所述電阻裝置為第三場效應晶體管。
11.一種保護電路，包含至少一個場效應晶體管，它具有一個電連接到具有第一電勢的第一電源端上的電極、電連接到墊片上的另一電極和電連接到第一節點上的柵極；和電勢調整裝置，用于當低于第一預定值的負電勢加到墊片上時，把第一節點上的電勢調整到低于第二預定值。
全文摘要
第一MOS晶體管(5)設置在電源端和輸入端(3)之間。第二MOS晶體管(6)設置在接地端(2)與輸入端(3)之間。第一MOS晶體管(5)的柵極電連接到節點(8)上,電阻器(9)電連接在節點(8)與另一接地端(2)之間。第二晶體管(6)的柵極電連接到接地端(2)上。當負脈沖型靜電加到如上構成的電路上時,加到第一MOS晶體管(5)的柵極上的電勢由于電阻(9)上產生壓降而被限制得較低。因此,可以把在第一MOS晶體管(5)的源極與漏極之間流動的電流控制得較小,防止由于碰撞電離產生的基片電流流動。因此可以獲得穩定工作的半導體集成電路器件。
文檔編號H02H7/20GK1170280SQ9711075
公開日1998年1月14日 申請日期1997年4月16日 優先權日1996年4月19日
發明者矢內鐵朗 申請人:沖電氣工業株式會社