泄放電器殘余電壓的裝置、方法及具有該裝置的用電器與流程

本發明涉及電子技術領域，尤其涉及一種泄放電器殘余電壓的裝置、方法及具有該裝置的用電器。

背景技術：

家用電器上需要用到X2電容作為濾波使用，當電器從交流電路中脫開時，電容器上的電荷沒有及時放掉，很容易發生觸電事故，所以電容器在脫離交流電源時，必須使用放電負載立刻將電容器上的剩余電量放掉。目前已有的家用電器殘余電壓放掉的方法，都是斷開電網時需要通過硬件或軟件檢測電網電壓變化，檢測掉電狀態控制放電開關接通負載電路放電，這種根據檢測數據實施控制的方法比較繁瑣，且耗費系統資源。

技術實現要素：

有鑒于此，本發明提供了一種泄放電器殘余電壓的裝置，包括：至少一個開關,所述開關的一端與負載連接；所述開關的另一端與芯片IO口連接，所述開關在所述電器斷電時導通泄放殘余電壓。

可選地，所述開關為三極管；所述三極管的基極通過電阻和/或上拉電阻與所述芯片IO口連接，發射極接地，集電極與所述負載連接。

可選地，所述開關為第二三極管；所述第二三極管的基極通過電阻和上拉電阻與所述第二芯片IO口連接，所述第二芯片IO口為開漏IO口。

可選地，在電器斷電時，通過所述第二芯片IO口輸出高阻態，從而殘余電壓通過所述第二三級管的上拉電阻接通所述第二三極管，使所述電器泄放殘余電壓。

可選地，在負載工作時，通過所述第二芯片IO口輸出高電平控制所述第二三極管接通工作；在負載不工作時，通過所述第二芯片IO口輸出低電平控制所述第二三極管關斷。

可選地，所述開關包括第一三極管；所述第一三極管的基極通過電阻與所述第一芯片IO口連接，所述第一芯片IO口為開漏IO口或普通IO口。

可選地，在負載工作時，通過所述第一芯片IO口輸出高電平控制所述第一三極管接通工作，通過所述第二芯片IO口輸出低電平控制所述第二三極管關掉；在負載不工作時，通過所述第一芯片IO口輸出低電平控制所述第一三極管關斷，通過所述第二芯片IO口輸出低電平控制所述第二三極管關斷。

可選地，還包括所述三極管的集電極與負載電路連接；所述負載電路包括連接所述負載的插座和二極管；所述連接所述負載的插座的一端與電源VCC相連接，另一端與所述三極管的集電極相連接；所述二極管的正極與所述三極管的集電極相連接，負極與所述電源VCC相連接。

本發明另一方面還提供了一種用電器，具有以上任一項所述的泄放電器殘余電壓的裝置。

本發明又一方面還提供了一種泄放電器殘余電壓的方法，包括：設置至少一個開關,將所述開關的一端與負載連接；將所述開關的另一端與芯片IO口連接，所述開關在所述電器斷電時導通泄放殘余電壓。

可選地，所述開關為三極管；將所述三極管的基極通過電阻和/或上拉電阻與所述芯片IO口連接，發射極接地，集電極與所述負載連接。

可選地，所述開關為第二三極管；將所述第二三極管的基極通過電阻和上拉電阻與所述第二芯片IO口連接，所述第二芯片IO口為開漏IO口。

可選地，在電器斷電時，通過所述第二芯片IO口輸出高阻態，從而殘余電壓通過所述第二三級管的上拉電阻接通所述第二三極管，使所述電器泄放殘余電壓。

可選地，在負載工作時，通過所述第二芯片IO口輸出高電平控制所述第二三極管接通工作；在負載不工作時，通過所述第二芯片IO口輸出低電平控制所述第二三極管關斷。

可選地，所述開關包括第一三極管；將所述第一三極管的基極通過電阻與所述第一芯片IO口連接，所述第一芯片IO口為開漏IO口或普通IO口。

可選地，在負載工作時，通過所述第一芯片IO口輸出高電平控制所述第一三極管接通工作，通過所述第二芯片IO口輸出低電平控制所述第二三極管關掉；在負載不工作時，通過所述第一芯片IO口輸出低電平控制所述第一三極管關斷，通過所述第二芯片IO口輸出低電平控制所述第二三極管關斷。

可選地，還包括所述三極管的集電極與負載電路連接；所述負載電路包括連接所述負載的插座和二極管；所述連接所述負載的插座的一端與電源VCC相連接，另一端與所述三極管的集電極相連接；所述二極管的正極與所述三極管的集電極相連接，負極與所述電源VCC相連接。

本發明的提供的技術方案避免家用電器斷開電網時需要通過硬件或軟件檢測電網電壓變化，不用檢測市電電壓，不涉及軟件控制處理，控制完全由硬件電路自動實現，節省了系統資源；且硬件電路設計巧妙，方案簡單易行。

附圖說明

此處所說明的附圖用來提供對本發明的進一步理解，構成本發明的一部分，本發明的示意性實施例及其說明用于解釋本發明，并不構成對本發明的不當限定。在附圖中：

圖1是本發明提供的泄放電器殘余電壓的裝置的一種優選實施例的結構示意圖；

圖2是本發明提供的泄放電器殘余電壓的裝置的又一優選實施例的結構示意圖；

圖3是本發明提供的泄放電器殘余電壓的方法的整體框架圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚，下面將結合本發明具體實施例及相應的附圖對本發明技術方案進行清楚、完整地描述。顯然，所描述的實施例僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。

需要說明的是，本發明的說明書和權利要求書及上述附圖中的術語“第一”、“第二”等是用于區別類似的對象，而不必用于描述特定的順序或先后次序。應該理解這樣使用的數據在適當情況下可以互換，以便這里描述的本發明的實施例能夠以除了在這里圖示或描述的那些以外的順序實施。此外，術語“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列步驟或單元的過程、方法、系統、產品或設備不必限于清楚地列出的那些步驟或單元，而是可包括沒有清楚地列出的或對于這些過程、方法、產品或設備固有的其它步驟或單元。

本發明提供了一種泄放電器殘余電壓的裝置。本發明的泄放電器殘余電壓的裝置包括：至少一個開關,所述開關的一端與負載連接；所述開關的另一端與芯片IO口連接，所述開關在所述電器斷電時導通泄放殘余電壓。本方案主要解決家用電器拔掉電源插頭時，EMC(Electro Magnetic Compatibility，電磁兼容性)濾波X2電容殘余電荷泄放問題。本方案為在正常工作時使用開關可以接通工作，在電器斷開電網時通過開關接通負載或耗電器快速泄放交流電容地電荷。

圖1是本發明提供的泄放電器殘余電壓的裝置的一種優選實施例的結構示意圖。如圖1所示，所述開關為三極管；所述三極管的基極通過電阻和/或上拉電阻與所述芯片IO口連接，發射極接地，集電極與負載電路4連接；圖1中標號4所示的虛線框表示負載電路，所述負載電路4包括連接所述負載的插座CN1和二極管D1；圖1中的插座CN1連接負載，負載可包括風扇等電器。所述負載的一端通過插座CN1與電源VCC端相連接，另一端通過插座CN1與所述三極管的集電極相連接；所述二極管D1的正極與所述三極管的集電極相連接，負極與所述電源VCC端相連接。

再參見圖1，根據本發明泄放電器殘余電壓的裝置的一種實施方式,所述開關包括第一三極管Q1和第二三極管Q2；所述第一三極管Q1的基極通過電阻R2與所述第一芯片IO口1連接，所述第一芯片IO口1為開漏IO口或普通IO口；所述第二三極管Q2的基極通過上拉電阻R1與所述第二芯片IO口2連接，所述第二芯片IO口2為開漏IO口。上拉就是將不確定的信號通過一個電阻鉗位在高電平(如圖1所示，高電平為5V)，電阻同時起限流作用。第一三極管Q1和第二三極管Q2的發射極接地，集電極與連接負載的插座CN1的一端和二極管D1的正極相連接。

進一步，在負載工作時，通過所述第一芯片IO口1輸出高電平控制所述第一三極管Q1接通工作；通過所述第二芯片IO口2輸出低電平控制所述第二三極管Q2關掉。在負載待機時，通過所述第一芯片IO口1輸出低電平控制所述第一三極管Q1關斷；通過所述第二芯片IO口2輸出低電平控制所述第二三極管Q2關斷。在電器斷電時，通過所述第一芯片IO口1輸出低電平控制所述第一三極管Q1關斷；通過所述第二芯片IO口2輸出高阻態，從而殘余電壓通過所述第二三級管的上拉電阻接通所述第二三極管Q2，使所述電器泄放殘余電壓。

本發明提供的技術方案，其優點在于使用芯片開漏口在掉電時的高阻態特性實現自動控制開關放電。開漏口的特性是：需要外部上拉電阻才能工作，芯片設置輸出為低電平L時，IO口輸出低電平L；輸出為高電平H時，IO口輸出高電平H，在芯片掉電低于復位電壓時，IO口輸出為高阻態。利用IO口輸出低電平、高電平和高阻態，自動控制負載的工作、待機和放電狀態。

在以上實施例中，通過芯片開漏IO口實現開關自動控制，同時放電負載工作時使用一個開關，放電時使用另一個開關，根據需要可以使用多個開關。實際設計時根據具體的控制需要而確定所使用開關的個數，可以是一個開關，也可以是多個開關，不限于使用兩個開關。以下是使用一個三極管實施控制的實施例。

圖2是本發明提供的泄放電器殘余電壓的裝置的又一優選實施例的結構示意圖。如圖2所示，根據本發明泄放電器殘余電壓的裝置的一種實施方式,所述開關為第二三極管Q2；所述第二三極管Q2的基極通過電阻R2和上拉電阻R1與所述第二芯片IO口2連接，所述第二芯片IO口2為開漏IO口。所述第二三極管Q2的發射極接地，集電極與連接負載的插座CN1和二極管D1的正極相連接。圖2中標號4所示的虛線框表示負載電路，負載電路包括連接負載的插座CN1和二極管D1。所述負載的一端通過插座CN1與電源VCC端相連接，另一端通過插座CN1與所述第二三極管Q2的集電極相連接；所述二極管D1的正極與所述第二三極管Q2的集電極相連接，負極與所述電源VCC端相連接。

進一步，在負載工作時，通過所述第二芯片IO口2輸出高電平控制所述第二三極管Q2接通工作；在負載待機時，通過所述第二芯片IO口2輸出低電平控制所述第二三極管Q2關斷；在電器斷電時，通過所述第二芯片IO口2輸出高阻態，從而殘余電壓通過所述第二三級管的上拉電阻接通所述第二三極管Q2，使所述電器泄放殘余電壓。

本發明另一方面還提供了一種用電器，具有以上任一項所述的泄放電器殘余電壓的裝置。

本發明又一方面還提供了一種泄放電器殘余電壓的方法。圖3是本發明提供的泄放電器殘余電壓的方法的整體框架圖。如圖3所示，本發明泄放電器殘余電壓的方法包括：步驟S110，設置至少一個開關,將所述開關的一端與負載連接；步驟S120，將所述開關的另一端與芯片IO口連接，所述開關在所述電器斷電時導通泄放殘余電壓。

根據本發明泄放電器殘余電壓的方法的一種實施方式,參見圖1及圖2，所述開關為三極管；將所述三極管的基極通過電阻和/或上拉電阻與所述芯片IO口連接，發射極接地，集電極與負載電路4連接；所述負載電路4包括連接所述負載的插座CN1和二極管D1；將所述連接所述負載的插座CN1的一端與電源VCC端相連接，另一端與所述三極管的集電極相連接；將所述二極管D1的正極與所述三極管的集電極相連接，負極與所述電源VCC端相連接。

根據本發明泄放電器殘余電壓的方法的一種實施方式,參見圖1，所述開關包括第一三極管Q1和第二三極管Q2；將所述第一三極管Q1的基極通過電阻R2與所述第一芯片IO口1連接，所述第一芯片IO口1為開漏IO口或普通IO口；將所述第二三極管Q2的基極通過上拉電阻R1與所述第二芯片IO口2連接，所述第二芯片IO口2為開漏IO口。

進一步,在負載工作時，通過所述第一芯片IO口1輸出高電平控制所述第一三極管Q1接通工作；通過所述第二芯片IO口2輸出低電平控制所述第二三極Q2管關掉；在負載待機時，通過所述第一芯片IO口1輸出低電平控制所述第一三極管Q1關斷；通過所述第二芯片IO口2輸出低電平控制所述第二三極管Q2關斷；在電器斷電時，通過所述第一芯片IO口1輸出低電平控制所述第一三極管Q1關斷；通過所述第二芯片IO口2輸出高阻態，從而殘余電壓通過所述第二三級管的上拉電阻接通所述第二三極管Q2，使所述電器泄放殘余電壓。

根據本發明泄放電器殘余電壓的方法的另一種實施方式,參見圖2，所述開關為第二三極管Q2；將所述第二三極管Q2的基極通過電阻R2和上拉電阻R1與所述第二芯片IO口2連接，所述第二芯片IO口2為開漏IO口。

進一步，在負載工作時，通過所述第二芯片IO口2輸出高電平控制所述第二三極管Q2接通工作；在負載待機時，通過所述第二芯片IO口2輸出低電平控制所述第二三極管Q2關斷；在電器斷電時，通過所述第二芯片IO口2輸出高阻態，從而殘余電壓通過所述第二三級管的上拉電阻接通所述第二三極管Q2，使所述電器泄放殘余電壓。

本發明的提供的技術方案避免家用電器斷開電網時需要通過硬件或軟件檢測電網電壓變化，不用檢測市電電壓，不涉及軟件控制處理，控制完全由硬件電路自動實現，節省了系統資源；且硬件電路設計巧妙，方案簡單易行。

本文中所描述的功能可在硬件、固件或其任何組合中實施。其它實例及實施方案在本發明及所附權利要求書的范圍及精神內。此外，各功能單元可以集成在一個處理單元中，也可以是各個單元單獨物理存在，也可以兩個或兩個以上單元集成在一個單元中。

在本申請所提供的幾個實施例中，應該理解到，所揭露的技術內容，可通過其它的方式實現。其中，以上所描述的裝置實施例僅僅是示意性的，例如所述單元的劃分，可以為一種邏輯功能劃分，實際實現時可以有另外的劃分方式，例如多個單元或組件可以結合或者可以集成到另一個系統，或一些特征可以忽略，或不執行。另一點，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口，單元或模塊的間接耦合或通信連接，可以是電性或其它的形式。

所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為控制裝置的部件可以是或者也可以不是物理單元，即可以位于一個地方，或者也可以分布到多個單元上。可以根據實際的需要選擇其中的部分或者全部單元來實現本實施例方案的目的。

以上所述僅為本發明的實施例而已，并不用于限制本發明，對于本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的權利要求范圍之內。