一種dcdc轉換器的制造方法
【專利摘要】一種DCDC轉換器，有利于降低功耗和節省芯片面積，其特征在于，包括輸入電壓端、輸出電壓端、誤差放大器和脈沖寬度調制比較器，所述誤差放大器的正向端連接參考電壓端，所述誤差放大器的負向端連接反饋電壓端，所述誤差放大器的輸出端連接電平轉換電路使誤差放大器輸出端的差值電壓轉換為差值轉換電壓，所述差值轉換電壓輸入所述脈沖寬度調制比較器的正向端，所述脈沖寬度調制比較器的負向端連接采樣信號端，所述采樣信號端通過MOS管連接所述輸入電壓端。
【專利說明】—種DCDC轉換器
【技術領域】
[0001]本發明涉及從直流電源轉換到直流電源的DCDC轉換技術，特別是一種DCDC轉換器，有利于降低功耗和節省芯片面積。
【背景技術】
[0002]圖1是現有技術中基于電壓模式控制的DC-DC轉換器的電路原理示意圖。DC (Direct Current)指直流電,DCDC (也記作 DC-DC, direct current-direct current)指改變直流參數的直流到直流的變換。在DCDC轉換器中，以如圖1中的Buck結構為例，電壓模式控制系統的原理為:反饋電壓Vfb為輸出電壓Vout的采樣電壓，通過誤差放大器EA放大Vfb與參考電壓Vref的差值，再將該放大后的差值即誤差放大器輸出電壓Vea與預設的斜坡信號Vramp比較。當Vfb高于Vref時，即Vout高于預設值,此時Vea較低,且低于預設的斜坡信號時，PWM(PWM-Pulse Width Modulat1n/脈沖寬度調制)比較器輸出高電平，通過邏輯控制電路100使Ml關閉,M2導通,對Vout放電,使Vout趨近預設值。反之，當Vout低于預設值時，PWM比較器輸出低電平，保持Ml導通，M2關閉，對Vout充電，使Vout趨近預設值。如此往復，以實現對Vout電壓值的控制。但上述電壓模式控制為反饋控制，即需要當Vout高于或低于預設值后，再通過系統調節，經過一定的響應時間才能體現調節效果，具有滯后性。因此系統的瞬態響應較差，降低系統精度和性能，且若瞬間產生過高的Vout容易對系統造成損傷。
[0003]圖2是現有技術中基于電流模式控制的DC-DC轉換器的電路原理示意圖。如圖2所示，為典型的Buck結構，為在電壓環路的基礎上增加電流環路的電流模式控制。具體的，當Ml導通時，M2關閉，通過電感L對輸出Vout充電，此時Il = IL。當Ml關閉時，M2導通，輸出Vout放電，此時12 = IL。由于電感的作用，Il的電流波形如圖3所示，其中Ton階段為Ml導通階段，IL逐漸增加，Toff為Ml關閉階段，IL逐漸降低。當Il高于設定閾值后，將Ml關閉，因此電流模式可以逐周期地控制對Vout的充放電，以提高系統的瞬態響應，進而提高系統的精度和性能，并起到保護系統的作用。其中現有技術中，判斷Il高于一定閾值而關閉Ml的方法為:當Ml導通時，M3和M4也導通，其中Is = kl*Il，kl為常數。通過M3和M4對Il進行采樣，得到采樣電壓V，Vs = Vcc-V,以Vcc為參考點，Vs的高低表征II。而Vea-O = A(Vref-Vfb)，由此可知以地為參考點，Vea的高低可以表征Vfb的大小。由此可知，Vs和Vea電平不匹配，不能夠直接進行比較，需要對Vs進行電平轉換，具體地，通過
Vto 1的電路結構將信號￥8轉換為1811111，且1811111 = 1^2*11，1^2為常數，再將1811111加在一電阻上，將Isum信號變換成Vsum信號，此時Vsum-O = k2*I 1*R13，由此可知以地為參考點，Vsum的高低可以表征Il的大小。此時Vsum和Vea電平相匹配,通過PWM比較器對Vsum和Vea進行比較。當Vsum高于Vea時，則表征Il到達設定閾值，PWM比較器輸出高電平，通過邏輯控制使Ml關閉，M2導通。同理，當Vsum低于Vea時，則表征Il未到達設定閾值，PWM比較器輸出低電平，繼續保持Ml導通，M2關閉，對Vout進行充電。電流模式控制需要對Il進行采樣，得到Vs。但Vs信號與Vea信號電平不匹配，不能直接進行比較。需要將Vs通過V to I電路(通常為運算放大器)轉換成電流信號Isum,再將Isum信號轉換成Vsum信號，得到的表征Il的Vsum信號才能與Vea進行比較。上述轉變的過程中需要功耗較大的
Vto I結構以及如圖所示的R13，該結構增大了系統的靜態電流而降低了系統的性能，增大版圖的面積而增大了系統的成本，降低了產品的競爭力。
【發明內容】
[0004]本發明針對現有技術中存在的缺陷或不足，提供一種DCDC轉換器，有利于降低功耗和節省芯片面積。
[0005]本發明的技術方案如下:
[0006]—種D⑶C轉換器,其特征在于,包括輸入電壓端、輸出電壓端、誤差放大器和脈沖寬度調制比較器，所述誤差放大器的正向端連接參考電壓端，所述誤差放大器的負向端連接反饋電壓端，所述誤差放大器的輸出端連接電平轉換電路使誤差放大器輸出端的差值電壓轉換為差值轉換電壓，所述差值轉換電壓輸入所述脈沖寬度調制比較器的正向端，所述脈沖寬度調制比較器的負向端連接采樣信號端，所述采樣信號端通過MOS管連接所述輸入電壓端。
[0007]所述電平轉換電路集成在所述誤差放大器中。
[0008]所述電平轉換電路包括第五NMOS管，所述第五NMOS管的柵極連接所述誤差放大器的輸出端，所述第五NMOS管的源極通過第八電阻接地，所述第五NMOS管的漏極通過第七電阻連接所述輸入電壓端，所述第五NMOS管的漏極直接連接所述脈沖寬度調制比較器的正向端。
[0009]所述反饋電壓端位于相互串聯的第一反饋電阻和第二反饋電阻之間，所述第一反饋電阻連接所述輸出電壓端，所述第二反饋電阻連接接地端。
[0010]所述輸出電壓端通過電容連接接地端。
[0011]所述輸出電壓端通過電感連接開關節點，所述開關節點分別連接第一 PMOS管的漏極和第二 NMOS管的漏極，所述第一 PMOS管的柵極和所述第二 NMOS管的柵極分別連接邏輯控制電路，所述第二 NMOS管的源極連接接地端，所述第一 PMOS管的源極連接所述輸入電壓端。
[0012]所述邏輯控制電路連接所述脈沖寬度調制比較器的輸出端。
[0013]所述采樣信號端分別連接第三PMOS管的漏極和第四PMOS管的源極，所述第四PMOS管的漏極連接所述開關節點，所述第三PMOS管的源極連接所述輸入電壓端。
[0014]本發明的技術效果如下:本發明一種D⑶C轉換器通過設置電平轉換電路對誤差放大器輸出端的差值電壓Vea信號進行處理，變換成可以與采樣信號Vs進行比較的信號即差值轉換電壓Veas，或對誤差放大器EA進行處理，使差值電壓Vea直接變為可與采樣信號Vs進行比較的信號，從而能夠省去了電壓轉電流電路V to I結構，降低功耗，節省芯片面積。
【專利附圖】
【附圖說明】
[0015]圖1是現有技術中基于電壓模式控制的DC-DC轉換器的電路原理示意圖。
[0016]圖2是現有技術中基于電流模式控制的DC-DC轉換器的電路原理示意圖。
[0017]圖3是DC-DC轉換器的Buck結構中電感電流波形示意圖。
[0018]圖4是實施本發明的一種D⑶C轉換器的電路結構示意圖。
[0019]附圖標記列示如下:100-邏輯控制電路；101-接地端；M1-第一 PMOS管；M2-第二 NMOS管；M3-第三PMOS管；M4_第四PMOS管；M5_第五NMOS管；SW_開關節點；L_電感；Cout-電容；Vcc-輸入電壓端或輸入電壓或輸入電壓值；Vout-輸出電壓端或輸出電壓或輸出電壓值；R7_第七電阻；R8-第八電阻；R11或R5-第一反饋電阻；R12或R6-第二反饋電阻；R13-轉壓電阻；Vfb-反饋電壓端或反饋電壓或反饋電壓值；Vref-參考電壓端或參考電壓或參考電壓值；EA-誤差放大器；Vea_誤差放大器輸出端的差值電壓或差值電壓值或誤差放大器的輸出端；Vramp—斜坡信號；PWM_脈沖寬度調制比較器；11_第一電流；IL_電感電流；12-第二電流；Is-采樣電流；V-采樣電壓；Vs-采樣信號或采樣信號端；V to 1-電壓轉電流電路；Isum-轉換電流；Vsum-轉壓電壓；Τοη_Μ1導通階段；Toff_Ml關閉階段；Vgs-柵源電壓；Iea_M5源極電流；Veas_差值轉換電壓或差值轉換電壓端。
【具體實施方式】
[0020]下面結合附圖(圖4)對本發明進行說明。
[0021]圖4是實施本發明的一種ECDC轉換器的電路結構示意圖。如圖4所示，一種ECDC轉換器，包括輸入電壓端Vcc、輸出電壓端Vout、誤差放大器EA和脈沖寬度調制比較器PWM，所述誤差放大器EA的正向端(+)連接參考電壓端Vref，所述誤差放大器EA的負向端(-)連接反饋電壓端Vfb，所述誤差放大器EA的輸出端連接電平轉換電路使誤差放大器輸出端的差值電壓Vea轉換為差值轉換電壓Veas，所述差值轉換電壓Veas輸入所述脈沖寬度調制比較器PWM的正向端(+)，所述脈沖寬度調制比較器PWM的負向端(_)連接采樣信號端Vs，所述采樣信號端Vs通過MOS管連接所述輸入電壓端Vcc。所述電平轉換電路集成在所述誤差放大器EA中。所述電平轉換電路包括第五NMOS管M5，所述第五NMOS管M5的柵極連接所述誤差放大器EA的輸出端Vea，所述第五NMOS管M5的源極通過第八電阻R8接地，所述第五NMOS管M5的漏極通過第七電阻R7連接所述輸入電壓端Vcc，所述第五NMOS管M5的漏極直接連接所述脈沖寬度調制比較器PWM的正向端(+)。所述反饋電壓端Vfb位于相互串聯的第一反饋電阻R5和第二反饋電阻R6之間，所述第一反饋電阻R5連接所述輸出電壓端Vout,所述第二反饋電阻R6連接接地端101。所述輸出電壓端Vout通過電容Cout連接接地端101。所述輸出電壓端Vout通過電感L連接開關節點SW，所述開關節點SW分別連接第一 PMOS管Ml的漏極和第二 NMOS管M2的漏極，所述第一 PMOS管Ml的柵極和所述第二 NMOS管M2的柵極分別連接邏輯控制電路100，所述第二 NMOS管M2的源極連接接地端101，所述第一 PMOS管Ml的源極連接所述輸入電壓端Vcc。所述邏輯控制電路100連接所述脈沖寬度調制比較器PWM的輸出端。所述采樣信號端Vs分別連接第三PMOS管M3的漏極和第四PMOS管M4的源極，所述第四PMOS管M4的漏極連接所述開關節點SW，所述第三PMOS管M3的源極連接所述輸入電壓端Vcc。
[0022]如圖4，該Buck結構中，Ml，M2，M3和M4導通時，工作在深線性區，等效為電阻，分別為R1，R2，R3，R4。當Ml導通，M2關閉時，流過Ml的電流為II。V = I1*R1 = Is*(R3+R4)，可得 Vs = Vcc-V = Vcc-11*R1*R3/(R3+R4)。設 k3 = R1*R3/(R3+R4)，為常數，因此 Vcc-Vs=K*I1，其中Vcc和k3為常數，由此可知，以Vcc為參考點，Vs為相對于Vcc不斷變化的電壓信號，Vcc與Vs的差值與Il成比例，用以表征Il的大小。
[0023]Vref和Vfb差值經EA放大后，得到Vea，即A(Vref-Vfb) = Vea-Ο,由此可知Vea的參考電壓為地，Vea與地的差值表征Vfb的大小。由此可知Vea與Vs電平不匹配，不能夠直接相比較。因此通過如圖4所示的結構，進行電平轉換。Vcc-Veas= (Vea-Vgs)/R8*R7=(A(Vref-Vfb)-Vgs)/R8*R7,由此可知Veas是相對于Vcc不斷變化的電壓信號，Vcc與Veas的差值與(Vref-Vfb)成比例,用以表征Vfb的大小。由此可知Veas與Vs相對于Vcc的變化量，分別用以表征Il和Vfb，為電平匹配的電壓值，可通過PWM比較器直接對二者進行比較。具體如下:
[0024]PWM比較器:當Vs低于Veas，表征Il較高，PWM比較器輸出高電平，通過邏輯控制關閉M1，打開M2，Vout放電，提高系統的瞬態響應，提高Vout精度，且避免Il電流過大而損壞器件。同理，當Vs高于Veas，表征Il較低，PWM比較器輸出低電平，保持Ml導通，使系統繼續對Vout充電。
[0025]在此指明，以上敘述有助于本領域技術人員理解本發明創造，但并非限制本發明創造的保護范圍。任何沒有脫離本發明創造實質內容的對以上敘述的等同替換、修飾改進和/或刪繁從簡而進行的實施，均落入本發明創造的保護范圍。
【權利要求】
1.一種DCDC轉換器,其特征在于,包括輸入電壓端、輸出電壓端、誤差放大器和脈沖寬度調制比較器，所述誤差放大器的正向端連接參考電壓端，所述誤差放大器的負向端連接反饋電壓端，所述誤差放大器的輸出端連接電平轉換電路使誤差放大器輸出端的差值電壓轉換為差值轉換電壓，所述差值轉換電壓輸入所述脈沖寬度調制比較器的正向端，所述脈沖寬度調制比較器的負向端連接采樣信號端，所述采樣信號端通過MOS管連接所述輸入電壓端。
2.根據權利要求1所述的DCDC轉換器，其特征在于，所述電平轉換電路集成在所述誤差放大器中。
3.根據權利要求1所述的DCDC轉換器，其特征在于，所述電平轉換電路包括第五NMOS管，所述第五NMOS管的柵極連接所述誤差放大器的輸出端，所述第五NMOS管的源極通過第八電阻接地，所述第五NMOS管的漏極通過第七電阻連接所述輸入電壓端，所述第五NMOS管的漏極直接連接所述脈沖寬度調制比較器的正向端。
4.根據權利要求1所述的DCDC轉換器，其特征在于，所述反饋電壓端位于相互串聯的第一反饋電阻和第二反饋電阻之間，所述第一反饋電阻連接所述輸出電壓端，所述第二反饋電阻連接接地端。
5.根據權利要求1所述的DCDC轉換器，其特征在于，所述輸出電壓端通過電容連接接地端。
6.根據權利要求1所述的DCDC轉換器，其特征在于，所述輸出電壓端通過電感連接開關節點，所述開關節點分別連接第一 PMOS管的漏極和第二 NMOS管的漏極，所述第一 PMOS管的柵極和所述第二 NMOS管的柵極分別連接邏輯控制電路，所述第二 NMOS管的源極連接接地端，所述第一 PMOS管的源極連接所述輸入電壓端。
7.根據權利要求6所述的DCDC轉換器，其特征在于，所述邏輯控制電路連接所述脈沖寬度調制比較器的輸出端。
8.根據權利要求6所述的DCDC轉換器，其特征在于，所述采樣信號端分別連接第三PMOS管的漏極和第四PMOS管的源極，所述第四PMOS管的漏極連接所述開關節點，所述第三PMOS管的源極連接所述輸入電壓端。
【文檔編號】H02M3/155GK104300787SQ201410643908
【公開日】2015年1月21日 申請日期:2014年11月7日 優先權日:2014年11月7日
【發明者】陳建春, 其他發明人請求不公開姓名 申請人:圣邦微電子（北京）股份有限公司